CN1604282A - 半导体晶片的加工方法 - Google Patents
半导体晶片的加工方法 Download PDFInfo
- Publication number
- CN1604282A CN1604282A CNA2004100831730A CN200410083173A CN1604282A CN 1604282 A CN1604282 A CN 1604282A CN A2004100831730 A CNA2004100831730 A CN A2004100831730A CN 200410083173 A CN200410083173 A CN 200410083173A CN 1604282 A CN1604282 A CN 1604282A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- adhering film
- grinding
- periphery wall
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000003672 processing method Methods 0.000 claims description 5
- 239000002313 adhesive film Substances 0.000 abstract 3
- 235000012431 wafers Nutrition 0.000 description 65
- 238000005520 cutting process Methods 0.000 description 10
- 230000001154 acute effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000007767 bonding agent Substances 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000010339 dilation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
- B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
- B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
- B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
一种用于半导体晶片的加工方法,在研磨半导体晶片背面减薄形成以后,没有给半导体晶片造成损伤,并给背面上粘贴粘接薄膜。对倒角后的外周侧部15进行切削等形成大致垂直面之后,研磨背面制成规定厚度,然后通过给背面粘贴并加热粘接薄膜,使半导体晶片1和粘接薄膜成为一体。采用把外周侧部15制成大致垂直面的办法,借助于研磨变得更薄了以后,外周既没有成为锐角形状也没有产生缺口,所以即使随后加热也没有生长裂缝。
Description
技术领域
本发明涉及一种研磨外周倒角后的半导体晶片并在背面上粘贴粘接薄膜的方法。
背景技术
在表面上形成了多个IC和LSI等电路的半导体晶片因为由脆性部件构成,为了防止表面上制作电路的过程中损伤,所以形成其厚度有某种厚度(例如600μm左右),同时外周侧部倒角形成圆弧形等,通过在电路形成后研磨背面,形成规定的厚度(例如,参照专利文献1)。近年来,因为谋求各种电子机器的薄型化、小型化,要求极其之薄地形成半导体晶片的厚度为100μm以下、50μm以下。
有时候通过背面研磨给形成了规定厚度的半导体晶片背面,粘贴称作小片附着膜的粘接薄膜。该粘接薄膜,在多个层叠半导体芯片的场合,或实现作为半导体芯片间的粘接剂的任务或实现作为在引线框架和在插入式选择指(インタポ一ザ)上焊接半导体芯片时粘接剂的任务,粘贴后通过加热与半导体晶片成为一体(例如,参照专利文献2) 。
但是,有600μm左右厚度的半导体晶片外周侧部如果倒角成圆弧状,通过用背面的研磨法而使之徐徐变薄(例如,厚度200μm左右)形成,外周侧部成了像刀状一样的锐角形状(刀状边缘),进而研磨背面减薄(例如,厚度100μm以下)形成的话,刀状边缘就产生缺口(例如参照专利文献3)。
[专利文献1]特开平11-33887号公报
[专利文献2]特开2003-197651号公报
[专利文献3]特开平8-37169号公报
发明内容
厚度变薄为100μm以下、50μm以下,在外周变成刀状状边缘的半导体晶片的背面上粘贴粘接薄膜,1~3分左右加热到大约180℃,使半导体晶片和粘接薄膜成为一体的话,就有切割半导体晶片的问题。推测其原因是,因为半导体晶片与粘接薄膜的热膨胀差异而从形成于刀状边缘缺口开始生长裂缝。
因此,作为本发明想要解决的课题,就是研磨外周侧部倒角后的半导体晶片使之减薄形成后,不使半导体晶片损伤而且将粘接薄膜粘贴到背面上使半导体晶片和粘接薄膜成为一体。
本发明的要旨是,由划道所区分在表面上形成多个电路,研磨外周面倒角后的半导体晶片背面把半导体晶片形成规定厚度以后,在该半导体晶片背面上粘贴粘接薄膜并使粘接薄膜和半导体晶片形成为一体的情况下,从半导体晶片的外周面作为大致垂直面状的外周壁研磨背面而形成规定的厚度,加热背面上粘贴粘接薄膜使半导体晶片和粘接薄膜形成为一体。成为对象的外周面是倒角了的半导体晶片,例如外周面有圆弧状倒角,然而倒角不限定于成圆弧状,而后通过研磨背面来减薄形成,包括全部外周倒角成为锐角形状这样的形状。而且,外周壁不仅有垂直状,而且也包含成为近乎垂直状态,而后通过研磨背面减薄形成,只要没有锐角状这样的形状就行。
在外周壁形成工序中,通过用切削刀沿着半导体晶片外周进行切削形成外周壁是令人满意的,然而即使研磨外周侧部也能形成外周壁。而且,借助于背面的研磨使半导体晶片厚度减为100μm以下的情况下,尤其因为由于形成刀状边缘而产生缺口的问题,在研磨工序中厚度减薄为100μm以下的这种场合本发明变得有用。
还有,形成一体工序以后,对与粘接薄膜成了一体的半导体晶片进行分割,也可以包括制成背面上粘贴了粘接薄膜的一个个半导体芯片的分割工序。
本发明中,在研磨半导体晶片背面之前采用使外周面成为大致垂直面状的外周壁的办法,随后通过研磨背面而减薄形成,外周不会变成锐角形状的刀状边缘,也没有产生缺口。所以,采用背面上粘贴粘接薄膜加热的办法使半导体晶片和粘接薄膜成为一体,因为外周上没有缺口,即使半导体晶片与粘接薄膜方面存在热膨胀差异,也没有裂缝产生,所以不会半导体晶片损伤,可使半导体晶片和粘接薄膜成为一体。
而且,在外周壁形成工序中,通过用切削刀沿着半导体晶片外周进行切削形成外周壁,很容易而且高效地形成外周壁。还有,研磨工序中通过研磨背面,将半导体晶片厚度减薄为100μm以下的场合,能够一边根据半导体晶片薄型化的要求一边制作没有缺口和裂缝的半导体晶片。
形成一体工序以后,包括分割与粘接薄膜成了一体的半导体晶片,分割成背面上粘贴了粘接薄膜的一个个半导体芯片的分割工序的场合,其状态能立即进行对引线框架等的焊接。
附图说明
图1是表示半导体晶片的一例平面图。
图2是表示该半导体晶片的放大剖面图。
图3是表示外周壁形成工序用的切削装置的一例立体图。
图4是表示该外周壁形成工序的立体图。
图5是表示该外周壁形成工序的放大剖面图。
图6是表示该外周壁形成工序后的半导体晶片放大剖面图。
图7是表示该外周壁形成工序后的半导体晶片立体图。
图8是表示表面上粘贴了保护构件的半导体晶片立体图。
图9是表示研磨工序用的研磨装置一例立体图。
图10是表示该研磨工序结束后的半导体晶片放大剖面图。
图11是表示该半导体晶片和粘接薄膜的立体图。
图12是表示介以划片胶带,与划片架成了一体的半导体晶片立体图。
具体实施方式
说明有关加工图1所示半导体晶片1的情况。在这个半导体晶片1的表面10上,隔开规定间隔形成网格状划道12,在由划道12所区分了的多个长方形区域分别形成电路,通过切削划道12,成为连同电路的半导体芯片13。
在图1的半导体晶片1方面,作为表示晶体方位的标记,形成定向面14。而且,如图2所示,半导体晶片1的外周侧部15,为了防止在加工和运送的过程中产生破裂和缺口而进行圆弧状倒角。该半导体晶片1,例如有600μm左右的厚度。
例如用图3中示出的切削装置2,然后切削形成了图2所示圆弧状外周侧部15的内侧。对图3的切削装置2而言,具备保持被切削物的保持台20、检测要切削区的对准手段21,以及对被加工物施行切削加工的切削手段22。
保持台20由可在X方向移动而且可旋转的,吸引保持被加工物的吸引部200和其周围形成的避让沟201构成。对准手段21具备配设于保持台20的X方向移动路线上方上对被切削物摄像的摄像手段210。切削手段22是可在Y方向和Z方向移动,成为在可旋转的主轴220顶端部安装切削刀221的构成。
在保持台20上表面朝上保持半导体晶片1。然后,通过保持台20向+X方向移动定位于对准手段21的正下面,检测要切削的区域以后,进而沿该方向移动保持台20定位于被切削手段22的附近。
如图4所示,沿着半导体晶片1的外周进行切削,除去图2所示的圆弧状外周侧部15。最初使保持台20沿着X方向移动,同时沿着定位面14使高速旋转的切削刀221进刀,形成进行切削的直线部160。其次,一边使保持台20旋转一边沿着圆弧状的外周使高速旋转的切削刀221进刀形成圆弧部161,全部除去外周侧部15。还有,最初形成直线部160之后与直线部160交叉的方式定位切削刀22并形成圆弧部161时,就能防止产生因最初的进刀而产生缺口的情况。
如图5所示,切削时切削刀221的外周部因为进入吸盘台20上所形成的避让沟201,保持台20和切削刀221就不会受伤。这样以来进行切削,如图6和图7所示,半导体晶片1的外周就形成大致垂直面状的外周壁16(外周壁形成工序)。可以不完全垂直地形成外周壁16。
接着,如图8所示,在半导体晶片1的表面上粘贴保护构件3。然后,例如用如图9所示的研磨装置4,研磨半导体晶片1的背面11。研磨装置4,具备保持被研磨物的吸盘台40和对吸盘台40上所保持的被研磨物施行研磨加工的研磨手段41。吸盘台40,借助于转盘42而可旋转(自转)地支持着,同时借助于转盘42的旋转而成了能够公转。另一方面,研磨手段41固定于支持板43,支持板43由电机44驱动,成了随着沿导轨45导引升降的研磨手段41也升降的结构。
对研磨手段41来说,具备:有垂直方向轴心的主轴410、主轴410的顶端部形成的固定件411、固定于固定件411的研磨轮412、以及研磨轮412的下面固着的研磨油石413。
在吸盘台40方面,保持图8中所示的保护构件3,使半导体晶片1的背面露出。然后,把半导体晶片1定位于研磨手段41的正下方,借助于主轴410的旋转使研磨油石413旋转,同时使研磨手段41下降,使得旋转的研磨油石413接触半导体晶片1的背面并研磨该背面,把半导体晶片1磨到规定厚度(研磨工序)。这里,例如要将厚度研磨成为100μm以下、50μm以下。
这样尽管被研磨得很薄,外周壁形成工序中因为除去半导体晶片1的圆弧状外周侧部并形成垂直面状的外周壁16(参照图6),没有了以前那样的外周在为锐角形状的刀状边缘,如图10所示,外周壁16照样是大致垂直的状态。所以,难以产生缺口。
接着,如图11所示,表面上贴上保护构件3的半导体晶片1背面11上粘贴粘接薄膜5。粘接薄膜5就是,例如称作小片附着膜的薄膜。
把粘接薄膜5粘贴到半导体晶片1之后,加热到大约180℃,使两者成为一体(形成一体工序)。这时,因为半导体晶片1上没产生缺口,不会因热冲击而使半导体晶片1破裂。
从而半导体晶片1和粘接薄膜5成了一体以后,如图12所示,在划片胶带6的粘着面60上粘贴粘接薄膜5的一侧。划片胶带6因为粘贴于划片架7上,半导体晶片1介以划片胶带6而与划片架7成为一体。然后接着,从半导体晶片1的表面10剥离保护构件3。还有,使用预先配设粘接薄膜5的划片胶带方式的场合,半导体晶片1的背面粘贴有粘接薄膜,也就同时粘贴划片胶带。
这样与划片架7成为一体后的半导体晶片1,用例如图3所示的切削装置2通过纵横切削(划片)划道12(参照图1)分成一个个半导体芯片13(分割工序)。然后,从划片胶带6上一个个捡起来,形成背面粘贴了粘接薄膜的半导体芯片13。而后,将粘接薄膜用于对引线框架等的焊接,使半导体芯片固定。
本发明,即使研磨外周倒角了的半导体晶片而且形成得很薄也不会产生缺口和裂缝,所以能够利用于高品质的半导体芯片制造。
Claims (4)
1.一种半导体晶片的加工方法,由划道所区分在表面上形成多个电路,研磨外周面倒角的半导体晶片背面,把半导体晶片形成为规定厚度以后,该半导体晶片背面上粘贴粘接薄膜使该粘接薄膜和该半导体晶片形成一体,其特征是至少包括:
该半导体晶片的外周面制成大致垂直面状的外周壁的外周壁形成工序;
给该半导体晶片的表面粘贴保护构件,研磨该半导体晶片背面而形成规定厚度的研磨工序;以及
给该半导体晶片背面粘贴粘接薄膜,加热使该半导体晶片和该粘接薄膜形成一体的形成一体工序。
2.按照权利要求1所述的半导体晶片加工方法,其特征是:
在上述外周壁形成工序是,沿着外周以切削刀切削上述半导体晶片,形成大致垂直面状的外周壁。
3.按照权利要求1或2所述的半导体晶片加工方法,其特征是:
在上述研磨工序是,通过对上述半导体晶片背面的研磨,使该半导体晶片厚度成为100μm以下。
4.按照权利要求1、2或3所述的半导体晶片加工方法,其特征是包括:
在上述形成一体工序以后,分割与上述粘接薄膜成为一体的半导体晶片,成为背面粘贴粘接薄膜的一个个半导体芯片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP340722/2003 | 2003-09-30 | ||
JP2003340722A JP2005109155A (ja) | 2003-09-30 | 2003-09-30 | 半導体ウェーハの加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1604282A true CN1604282A (zh) | 2005-04-06 |
Family
ID=34535533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004100831730A Pending CN1604282A (zh) | 2003-09-30 | 2004-09-29 | 半导体晶片的加工方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2005109155A (zh) |
KR (1) | KR20050031927A (zh) |
CN (1) | CN1604282A (zh) |
TW (1) | TW200514155A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1991873B (zh) * | 2005-12-27 | 2010-05-19 | 株式会社迪思科 | 配线基片以及存储卡的制造方法 |
CN101131921B (zh) * | 2006-08-23 | 2010-08-11 | 株式会社迪思科 | 晶片的加工方法 |
CN102773611A (zh) * | 2011-05-12 | 2012-11-14 | 株式会社迪思科 | 晶片分割方法 |
CN103311116A (zh) * | 2013-06-17 | 2013-09-18 | 无锡中微高科电子有限公司 | 半导体芯片的背面倒角工艺 |
CN106992113A (zh) * | 2016-01-08 | 2017-07-28 | 三星电子株式会社 | 半导体晶片、半导体结构及制造半导体晶片的方法 |
CN113305732A (zh) * | 2021-06-22 | 2021-08-27 | 北京中电科电子装备有限公司 | 一种用于半导体设备的多工位全自动减薄磨削方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5613072B2 (ja) * | 2011-01-31 | 2014-10-22 | 新電元工業株式会社 | 半導体ウエハーのダイシング方法 |
JP2013102080A (ja) * | 2011-11-09 | 2013-05-23 | Disco Abrasive Syst Ltd | ウエーハの支持基板およびウエーハの加工方法 |
JP5939881B2 (ja) * | 2012-05-02 | 2016-06-22 | 株式会社ディスコ | 研削方法 |
JP2014063919A (ja) * | 2012-09-21 | 2014-04-10 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
TWI680031B (zh) * | 2012-09-24 | 2019-12-21 | 日商荏原製作所股份有限公司 | 研磨方法及研磨裝置 |
JP6371579B2 (ja) * | 2014-05-12 | 2018-08-08 | 株式会社ディスコ | チャックテーブル |
JP6344971B2 (ja) * | 2014-05-16 | 2018-06-20 | 株式会社ディスコ | サポートプレート、サポートプレートの形成方法及びウェーハの加工方法 |
JP7373940B2 (ja) * | 2019-08-15 | 2023-11-06 | 株式会社ディスコ | ウェーハの加工方法及び切削装置 |
-
2003
- 2003-09-30 JP JP2003340722A patent/JP2005109155A/ja active Pending
-
2004
- 2004-09-23 KR KR1020040076481A patent/KR20050031927A/ko not_active Application Discontinuation
- 2004-09-24 TW TW093129069A patent/TW200514155A/zh unknown
- 2004-09-29 CN CNA2004100831730A patent/CN1604282A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1991873B (zh) * | 2005-12-27 | 2010-05-19 | 株式会社迪思科 | 配线基片以及存储卡的制造方法 |
CN101131921B (zh) * | 2006-08-23 | 2010-08-11 | 株式会社迪思科 | 晶片的加工方法 |
CN102773611A (zh) * | 2011-05-12 | 2012-11-14 | 株式会社迪思科 | 晶片分割方法 |
CN102773611B (zh) * | 2011-05-12 | 2015-05-06 | 株式会社迪思科 | 晶片分割方法 |
CN103311116A (zh) * | 2013-06-17 | 2013-09-18 | 无锡中微高科电子有限公司 | 半导体芯片的背面倒角工艺 |
CN103311116B (zh) * | 2013-06-17 | 2015-11-18 | 无锡中微高科电子有限公司 | 半导体芯片的背面倒角工艺 |
CN106992113A (zh) * | 2016-01-08 | 2017-07-28 | 三星电子株式会社 | 半导体晶片、半导体结构及制造半导体晶片的方法 |
CN113305732A (zh) * | 2021-06-22 | 2021-08-27 | 北京中电科电子装备有限公司 | 一种用于半导体设备的多工位全自动减薄磨削方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200514155A (en) | 2005-04-16 |
JP2005109155A (ja) | 2005-04-21 |
KR20050031927A (ko) | 2005-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1604282A (zh) | 半导体晶片的加工方法 | |
JP4741332B2 (ja) | ウエーハの加工方法 | |
US6699774B2 (en) | Wafer splitting method using cleavage | |
CN1601704A (zh) | 晶片的加工方法 | |
CN101075580A (zh) | 切割晶圆的方法 | |
CN1617305A (zh) | 晶片加工方法 | |
CN1677623A (zh) | 晶片的加工方法 | |
CN103084950B (zh) | 晶片加工方法 | |
CN1574235A (zh) | 用于制造半导体芯片的方法 | |
CN1601705A (zh) | 半导体晶片的分割方法 | |
KR20070094905A (ko) | 실리콘 웨이퍼의 연마방법 및 제조방법 및 원판상 워크의연마장치 및 실리콘 웨이퍼 | |
EP1026735A2 (en) | Method of dividing a wafer and method of manufacturing a semiconductor device | |
JP5430975B2 (ja) | ワーク加工方法およびワーク加工装置 | |
CN1496581A (zh) | 半导体单晶片保护构件与半导体单晶片的磨削方法 | |
CN101060073A (zh) | 保护带粘贴方法 | |
CN102848305B (zh) | 被加工物的磨削方法 | |
JPH06275713A (ja) | 半導体ウエハおよび半導体チップならびにダイシング方法 | |
CN1496580A (zh) | 半导体芯片的制造方法 | |
JP2010194680A (ja) | ワーク加工方法およびワーク加工装置 | |
JP2007103582A (ja) | ウエーハの加工方法および研削装置 | |
EP1022778A1 (en) | Method of dividing a wafer and method of manufacturing a semiconductor device | |
JP2005317846A (ja) | 半導体デバイス及び半導体デバイスの加工方法 | |
JP4741331B2 (ja) | ウエーハの加工方法 | |
EP1316992B1 (en) | Method for processing a semiconductor wafer using a laminate substrate as a support for said semiconductor wafer | |
US6107163A (en) | Method of manufacturing a semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |