CN1496580A - 半导体芯片的制造方法 - Google Patents

半导体芯片的制造方法 Download PDF

Info

Publication number
CN1496580A
CN1496580A CNA02806349XA CN02806349A CN1496580A CN 1496580 A CN1496580 A CN 1496580A CN A02806349X A CNA02806349X A CN A02806349XA CN 02806349 A CN02806349 A CN 02806349A CN 1496580 A CN1496580 A CN 1496580A
Authority
CN
China
Prior art keywords
cutting
semiconductor
back side
semiconductor chip
ditch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA02806349XA
Other languages
English (en)
Inventor
关家一马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN1496580A publication Critical patent/CN1496580A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

为了制造无切削变形层与破片、抗弯强度足够高的半导体芯片，在表面由线痕划分出多个电路形成的半导体单晶片W被分割成一个个电路的半导体芯片的情况下，于半导体单晶片W的表面侧形成切削余部(20)地形成从线痕的背面不到达表面的切削沟(19a)之后，从背面进行腐蚀，对背面、切削沟的侧面与切削余部(20)进行腐蚀，分割成一个个半导体芯片。

Description

半导体芯片的制造方法
技术领域
本发明涉及将半导体单晶片分割成一个个半导体芯片的方法。
背景技术
如图11所示，由线痕(ストリ一ト)S划分形成多个集成电路(IC)、大规模集成电路(LSI)等的电路的半导体单晶片W，在其背面进行磨削，加工到规定的厚度之后，如图所示，沿线痕S纵横切削，按电路分割成一个个半导体芯片。
另外，如图12所示，在表面的线痕S处预先形成相当于最终的半导体芯片厚度的切削沟50，在其表面贴附保护带T；如图13所示，也可以采用由对背面进行磨削露出切削沟50，并分割成一个个半导体芯片C的叫做先切块的技术，同样以每一电路形成半导体芯片C。
在上述任一种方法中，都会由于磨削半导体单晶片W的背面而在背面产生磨削变形层。另外，还由于对线痕S的切削在线痕S两侧。即半导体芯片C的侧面产生切削变形层。这种磨削变形层与切削变形层，成了半导体芯片C的抗弯强度下降的主要原因。
因此，在半导体单晶片W的背面磨削之后对背面进行化学腐蚀以消除磨削变形层；或对由先切块技术分割成半导体芯片C之后在半导体芯片C的背面与侧面进行化学腐蚀以消除磨削变形层与切削变形层，着力于提高其抗弯强度。
但是，借助化学腐蚀，虽能除去磨削变形层与切削变形层，但由于由腐蚀也不能充分除去由切削在半导体芯片C的侧面产生的缺陷(缺陷、割裂等)，因此有着不能充分提高其抗弯强度的问题。
从而，在半导体芯片的制造中，有着如何充分提高其抗弯强度的问题。
发明内容
本发明是将表面以线痕划分成多个电路形成的半导体单晶片分割成一个个电路的半导体芯片的半导体芯片制造方法；它提供了至少由切削沟形成工序与腐蚀工序构成的半导体芯片的制造方法。所述切削沟形成工序是在半导体单晶片表面侧形成切削余部地形成从线痕的背面不到达表面的切削沟；所述腐蚀工序则是从背面进行腐蚀，对背面、切削沟的侧面与切削余部进行腐蚀、以分割成一个个半导体芯片。
所述半导体芯片的制造方法的附加要件是，在切削沟形成工序中，在半导体单晶片的背面形成断面成V字形的切削沟，以干腐蚀完成腐蚀工序，在完成切削沟形成工序前完成磨削半导体单晶片的背面、形成所希望的厚度的背面磨削工序。
根据这样构成的半导体芯片的制造方法，在切削沟形成工序中残留切削余部地形成从背面不到达表面的切削沟之后，在腐蚀工序中从背面侧进行化学腐蚀、腐蚀除去切削余部，基于这样的构成，可充分消除半导体芯片的侧面的切削变形层与破片(チツピング)。
另外，在预先磨削背面的情况下，在腐蚀工序中也可除去由磨削产生的磨削变形层。
附图说明
图1是表示本发明所适用的半导体单晶片的立体图。
图2是表示在图1的半导体单晶片表面贴附保护构件状态的立体图。
图3是表示用于背面磨削工序实施的磨削装置之一例的立体图。
图4是表示用于切削沟形成工序的实施的切削装置之一例的立体图。
图5是放大表示构成图4切削装置的切削机构与校准机构的立体图。
图6是表示在背面形成切削沟的半导体单晶片的立体图。
图7是表示图6的切削沟形状的第一例的剖面图。
图8是表示图6的切削沟形状的第二例的剖面图。
图9是表示用于腐蚀工序的实施的腐蚀装置之构成的一例的说明图。
图10是表示腐蚀工序结束后的切削沟的状态的剖面图。
图11是表示被切块的半导体单晶片的立体图。
图12是表示在表面形成切削沟的半导体单晶片的剖面图。
图13是表示对图12的表面上形成切削沟的半导体单晶片的背面进行磨削所形成的各个半导体芯片的剖面图。
具体实施方式
作为用于实施本发明的最佳形态，对从图1所示的半导体单晶片W制造出具有充分的抗弯强度的半导体芯片的方法进行说明。
在图1的半导体单晶片W的表面，按规定间隔形成格子状的线痕S，在由线痕S划分的多个矩形区域，在后面形成的各导志体芯片C上形成IC、LSI等电路。
使半导体单晶片W翻过来、反转其表里，如图2所示，在半导体单晶片W的表面贴附保护构件1。而后，如图3所示，将贴附有保护构件1的半导体单晶片W输送到磨削装置2上。
在图3的磨削装置2中，在直立的壁部3的内侧沿垂直方向配设着一对轨道4，沿该轨道4，随着支承部5的上下运动，安装于支承部5上的磨削装置6上下运动。另外，还可转动地配设有转盘7，在该转盘7上可转动地支承着用于保持半导体单晶片W的卡盘8。
在磨削装置6上，在具有垂直方向的轴心的转轴6a的前端安装着固定件6b，并在其下部装着磨削轮6c，在磨削轮6c的下端固定着磨削砂轮6d，该砂轮随转轴6a的转动而转动。
在该磨削装置2中，将表面贴附有保护构件1的半导体单晶片W于背面朝上的状态载置并吸引保持于卡盘8上，位于磨削装置6的正下方。
而后，使转轴6a转动，同时使磨削装置6下降；随着转轴6a的转动磨削砂轮6d转动，同时转动磨削砂轮6d接触半导体单晶片W的背面并施加推压力，该背面由磨削砂轮6d磨削达到希望的厚度(背面磨削工序)。
其次，将达到希望厚度的半导体单晶片W在表面贴附有保护构件1的状态下，例如输送到图4所示的切削装置10。
在切削装置10中，背面磨削工序结束、达到希望厚度、多个表面贴附有保护构件1的半导体单晶片W收容于盒11中，在由输出输入装置12从盒11输送出载置于假置区域13之后，吸附于第一输送装置14并由第一输送装置14旋转输送载置于卡盘15上、背面朝上地吸引保持着。
这样半导体单晶片W一旦吸引保持于卡盘15上，卡盘15向+X方向移动，并位于校准装置16的正下方。
如图5所示，校准装置16与具有切削刀片17的切削装置18成为一体，与切削装置18连动、可沿Y轴方向移动。
在校准装置16上具有红外线摄像装置16a，校准装置16与切削装置18一边沿Y轴方向移动，一边从上方由红外线对背面侧朝上保持于卡盘15上的半导体单晶片W进行摄像，对预先贮存于校准装置16中的线痕的形状的图像与由摄像取得的表面图像进行图形匹配，由此可检测形成于表面侧的线痕。于是使这时检测出的线痕与切削刀片17在Y轴方向的位置自动吻合。
这样，位置自动吻合后，与使卡盘15在+X方向再移动的同时，使切削装置18下降，在半导体单晶片W的背面切入规定深度进行切削。
另外，使切削装置18在Y轴方向仅移动一线痕间隔、并进行与上述相同的切削；再使卡盘15转90°对所有线痕进行同样的切削，如图6所示，在纵横方向形成切削沟19(切削沟形成工序)。
切削沟19形成对应于切削刀片17的外周形状的形状，例如像图7所示的切削沟19a那样，可在底部形成圆形；也可像图8所示的切削沟19b那样，形成V形形状。在图7与图8中，从切削沟19a、19b的底部到表面的切削残余部分成切削余部20。切削余部20的厚度T为不超过后边进行的腐蚀工序可除去的厚度，这一点很重要，例如为10μm左右。这样由于不完全切断，留下了切削余部20，可防止在切断下部近旁产生破片(缺陷)。下边基于图8示例进行说明。
由切削沟形成工序像图8所示那样纵横形成切削沟19b之后，使用例如如图9所示之构成的腐蚀装置30对半导体单晶片W的背面侧进行干腐蚀。
该腐蚀装置30大概由处理室31、供给部35与排出部36构成。所述处理室31用于进行等离子腐蚀；供给部35用于向处理室31供给腐蚀气体；排出部36用于排出使用完了的气体。
在处理室31的内部具有保持半导体单晶片W的保持部32，产生等离子的一对等离子电极33，向等离子电极33供给合适的高频电压的高频电源与调谐机34，以及用于冷却半导体单晶片W的冷却部37。保持部32与一方等离子电极33兼用。
在气体供给部35中具有蓄存例如SF6+He构成的腐蚀气体或以CF4+O2构成的腐蚀气体的贮箱38，和将蓄存于贮箱38中的腐蚀气体供给到处理室31的供给泵39；同时还具有将冷却水供给冷却部37的冷却水循环器40，使吸引力作用于保持部32上的吸引泵41，用于抽吸处理室31内部的腐蚀气体的吸引泵42，对吸引泵42所抽吸的腐蚀气体进行中和并排出到排出部36的过滤器43。
在这样构成的腐蚀装置30的保持部32中背面朝上保持着半导体单晶片W，由泵39向处理室31供给腐蚀气体；同时，由高频电源与调谐机34向等离子电极33施加高频电压，由此即由等离子对半导体单晶片W的背面进行等离子腐蚀。这时，由冷却水循环器40向冷却部37供给冷却水。
如这样进行腐蚀，如图10所示，对背面进行规定量的腐蚀、可除去磨削变形层；同时，也可以由腐蚀除去图8所示的切削余部20，切削沟19b贯穿到表面侧，分割出一个个半导体芯片C(腐蚀工序)。
这时，由于在切削沟19b的侧面也进行了腐蚀，不仅可以消除形成切削沟19b时产生的半导体芯片C侧面的切削变形层，而且可以充分消除破片，因此可充分提高抗弯强度。
尚且，在半导体单晶片W的线痕的表面侧，也有铜等由腐蚀气体不能腐蚀而形成非腐蚀层的情况。这种情况下，最好是借助切削等机械地除去该腐蚀层。
另外，在本实施形态中最初进行的磨削工序，并非是必须的工序，也可以仅以腐蚀工序精加工到希望的厚度。在完成磨削工序的情况下，可在腐蚀工序中除去背面产生的磨削变形层。
如上说明，如依本发明的半导体芯片的制造方法，由于在切削沟形成工序中形成了从背面不到达表面的切削沟、残留切削余部之后，在腐蚀工序中从背面侧进行化学腐蚀而以腐蚀去除切削余部，故可充分除去半导体芯片侧面的切削变形层与破片，可提高半导体芯片的抗弯强度。
另外，即使预先磨削半导体单晶片的背面，由于在腐蚀工序中可除去因磨削所产生的磨削变形层，故也可提高半导体芯片的抗弯强度。

Claims (4)

1.一种半导体芯片的制造方法，将在表面由线痕划分形成多个电路的半导体单晶片分割成一个个电路的半导体芯片，其特征在于，至少由切削沟形成工序与腐蚀工序构成；
所述切削沟形成工序是在半导体单晶片的表面侧形成切削余部地形成从线痕的背面不到达该表面的切削沟；
所述腐蚀工序是从该背面进行腐蚀，对该背面、该切削沟的侧面及该切削余部进行腐蚀、分割成一个个半导体芯片。
2.按权利要求1所记述的半导体芯片的制造方法，其特征在于，在切削沟形成工序中，在半导体单晶片的背面形成截面成V字形的切削沟。
3.按权利要求1所记述的半导体芯片的制造方法，其特征在于，腐蚀工序由干腐蚀来完成。
4.按权利要求1～3中所记述的半导体芯片的制造方法，其特征在于，在完成切削沟形成工序之前，完成对半导体单晶片的背面进行磨削、形成希望的厚度的背面磨削工序。
CNA02806349XA 2001-12-28 2002-12-06 半导体芯片的制造方法 Pending CN1496580A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001400865A JP2003197569A (ja) 2001-12-28 2001-12-28 半導体チップの製造方法
JP400865/2001 2001-12-28

Publications (1)

Publication Number Publication Date
CN1496580A true CN1496580A (zh) 2004-05-12

Family

ID=19189690

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA02806349XA Pending CN1496580A (zh) 2001-12-28 2002-12-06 半导体芯片的制造方法

Country Status (7)

Country Link
US (1) US20040072388A1 (zh)
JP (1) JP2003197569A (zh)
CN (1) CN1496580A (zh)
AU (1) AU2002354108A1 (zh)
DE (1) DE10296522T5 (zh)
TW (1) TWI239595B (zh)
WO (1) WO2003058697A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698161A (zh) * 2017-10-23 2019-04-30 株式会社迪思科 晶片的加工方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037142B1 (ko) 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
GB2420443B (en) * 2004-11-01 2009-09-16 Xsil Technology Ltd Increasing die strength by etching during or after dicing
JP2006173462A (ja) * 2004-12-17 2006-06-29 Disco Abrasive Syst Ltd ウェーハの加工装置
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
JP2008227276A (ja) * 2007-03-14 2008-09-25 Disco Abrasive Syst Ltd ウエーハの分割方法
JP6250369B2 (ja) * 2013-11-19 2017-12-20 株式会社ディスコ ウェーハの加工方法
JP2016039280A (ja) 2014-08-08 2016-03-22 株式会社ディスコ 加工方法
JP2019212768A (ja) * 2018-06-05 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7061022B2 (ja) * 2018-06-06 2022-04-27 株式会社ディスコ ウェーハの加工方法
JP7106382B2 (ja) * 2018-07-19 2022-07-26 株式会社ディスコ ウェーハの加工方法
JP7083716B2 (ja) * 2018-07-20 2022-06-13 株式会社ディスコ ウェーハの加工方法
JP2020061495A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061496A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法
JP2020061499A (ja) * 2018-10-11 2020-04-16 株式会社ディスコ ウェーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184846A (ja) * 1985-02-13 1986-08-18 Nec Corp 化合物半導体基板分割方法
JPH03183453A (ja) * 1989-09-08 1991-08-09 Maremitsu Izumitani タンニンを主成分とする味質改良剤、味質改良方法及びタンニンにより味質を改良した食品
JPH06326541A (ja) * 1993-05-11 1994-11-25 Seiko Epson Corp 弾性表面波素子の分割方法
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
JPH09320996A (ja) * 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
JP4387007B2 (ja) * 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) * 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2002057128A (ja) * 2000-08-15 2002-02-22 Fujitsu Quantum Devices Ltd 半導体装置及びその製造方法
DE60335554D1 (de) * 2002-05-20 2011-02-10 Imagerlabs Inc Bilden einer integrierten mehrsegmentschaltung mit isolierten substraten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698161A (zh) * 2017-10-23 2019-04-30 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
US20040072388A1 (en) 2004-04-15
TWI239595B (en) 2005-09-11
DE10296522T5 (de) 2004-04-15
AU2002354108A1 (en) 2003-07-24
JP2003197569A (ja) 2003-07-11
WO2003058697A1 (fr) 2003-07-17
TW200301548A (en) 2003-07-01

Similar Documents

Publication Publication Date Title
CN1496580A (zh) 半导体芯片的制造方法
US6528864B1 (en) Semiconductor wafer having regular or irregular chip pattern and dicing method for the same
KR100236991B1 (ko) 기판재생방법
CN1601704A (zh) 晶片的加工方法
CN1677623A (zh) 晶片的加工方法
CN1581443A (zh) 晶片加工方法
CN1617305A (zh) 晶片加工方法
CN1574235A (zh) 用于制造半导体芯片的方法
TWI327100B (en) Verfahren zur herstellung einer halbleiterscheibe mit einer profilierten kante
KR102429205B1 (ko) 웨이퍼의 가공 방법
CN1496581A (zh) 半导体单晶片保护构件与半导体单晶片的磨削方法
US20020036182A1 (en) Method of manufacturing silicon wafer
CN1604282A (zh) 半导体晶片的加工方法
CN110828297A (zh) 半导体基板的加工方法
CN101060073A (zh) 保护带粘贴方法
CN1619779A (zh) 半导体晶片的制造方法
JP4878738B2 (ja) 半導体デバイスの加工方法
EP1484792A1 (en) Method for grinding rear surface of semiconductor wafer
JP2007103582A (ja) ウエーハの加工方法および研削装置
JP3539934B2 (ja) ウェーハ分割方法およびウェーハ分割装置
JPH0778864A (ja) 半導体製造装置及び半導体装置の製造方法
CN1262999C (zh) 滑动器和加工滑动器的方法
JP2003007649A (ja) 半導体ウェーハの分割方法
EP1316992A2 (en) Method for processing a semiconductor wafer and laminate substrate used as a support for said semiconductor wafer in said method
CN1299336C (zh) 晶圆背面研磨工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication