CN103325719A - 支撑基板、半导体装置的制造方法以及半导体装置的检查方法 - Google Patents

支撑基板、半导体装置的制造方法以及半导体装置的检查方法 Download PDF

Info

Publication number
CN103325719A
CN103325719A CN2013100700235A CN201310070023A CN103325719A CN 103325719 A CN103325719 A CN 103325719A CN 2013100700235 A CN2013100700235 A CN 2013100700235A CN 201310070023 A CN201310070023 A CN 201310070023A CN 103325719 A CN103325719 A CN 103325719A
Authority
CN
China
Prior art keywords
support substrate
substrate
semiconductor device
diameter
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100700235A
Other languages
English (en)
Inventor
江崎朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103325719A publication Critical patent/CN103325719A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

本发明涉及支撑基板、半导体装置的制造方法、半导体装置的检查方法。本实施方式所涉及的支撑基板具有：第1支持基板，其外径比半导体基板的直径大，内径比所述半导体基板的直径小；以及第2支持基板，其外径为所述第1支持基板的内径以下。

Description

支撑基板、半导体装置的制造方法以及半导体装置的检查方法
技术领域
本实施方式涉及支撑基板、半导体装置的制造方法和半导体装置的检查方法。 
背景技术
个别半导体等纵型半导体装置在将半导体基板(以下记为晶片)从背面利用磨削、研磨、蚀刻等进行薄化后，对于该背面进行各种加工处理。之后，一般检查电特性，将半导体装置分为单片。然而，由于晶片厚度变薄所导致的强度的下降、以及形成于晶片上的半导体装置的构造引起的应力等，在晶片会产生大的翘曲。因此，晶片的运送(例如装卸)变得困难。另外，容易产生运送时、加工时的瑕疵(例如裂痕和破损)。 
因此，采用在晶片的表面粘贴表面保护片(以下记为BSG带)、或者支持基板的状态下，对晶片的背面进行各种加工处理的方法。例如，在以往的支持基板中，有的形成有从支持基板的表面贯穿至背面的多个贯穿孔。通过形成多个贯穿孔，能够将在从晶片的表面剥离支持基板时使用的溶剂快速导入至支持基板与晶片的表面之间的整个区域。 
另一方面，在对晶片的背面进行各种加工处理并在背面形成背面电极之后的电特性检查中，需要使电特性检查装置的探针接触位于晶片表面侧的表面电极，使电特性检查装置的测试台接触位于晶片背面侧的背面电极。但是，在晶片的表面粘贴了BSG带、玻璃基板的状态下，无法使探针接触表面电极。因此，在检查半导体装置的电特性时，需要将粘贴在晶片表面的BSG带、玻璃基板剥离并露出表面电极。 
通常，BSG带、玻璃基板是在将晶片装配在切割薄片上的状态下剥离的。但是，在将BSG带、玻璃基板剥离了的情况下，为了保持晶 片的强度无法剥离切割薄片。因此，无法使测试台接触背面电极。因此，提出了将在中央具有圆形开口的环状带粘贴在晶片表面，在使表面电极露出的状态下检查半导体装置的电特性。 
但是，在以往的方法中，无法从晶片的薄化到半导体装置的电特性的检查为止一贯地增强晶片。 
发明内容
希望一种能够从晶片的薄化到半导体装置的电特性的检查为止一贯地增强晶片的方案。 
本实施方式所涉及的支撑基板，具有：第1支持基板，其外径比半导体基板的直径大，内径比所述半导体基板的直径小；以及第2支持基板，其外径为所述第1支持基板的内径以下。 
其他实施方式所涉及的半导体装置的制造方法，具有：在形成有半导体装置的半导体基板的表面粘贴第1支持基板和第2支持基板的工序，其中，第1支持基板的外径比所述半导体基板的直径大，内径比所述半导体基板的直径小，第2支持基板的外径为所述第1支持基板的内径以下；对所述半导体基板的背面进行磨削，薄化所述半导体基板的工序；从所述半导体基板的表面剥离所述第2支持基板的工序；检查所述半导体装置的电特性的工序；在所述半导体基板的背面粘贴切割薄片的工序；从所述半导体基板的表面剥离所述第1支持基板的工序；以及切割所述半导体基板而将所述半导体装置分为单片的工序。 
其他实施方式所涉及的半导体装置的检查方法，具有：在形成有半导体装置的半导体基板的表面粘贴第1支持基板和第2支持基板的工序，其中，第1支持基板的外径比所述半导体基板的直径大，内径比所述半导体基板的直径小，第2支持基板的外径为所述第1支持基板的内径以下；对所述半导体基板的背面进行磨削，薄化所述半导体基板的工序；从所述半导体基板的表面剥离所述第2支持基板的工序；以及测定所述半导体装置的电特性的工序。 
附图说明
图1(a)-1(c)是示出实施方式所涉及的支撑基板的结构的鸟瞰图、俯视图和剖面图。 
图2(a)-2(c)是示出使用了实施方式所涉及的支撑基板的半导体装置的制造工序的剖面图。 
图3(a)-3(c)是示出使用了实施方式所涉及的支撑基板的半导体装置的制造工序的剖面图。 
图4(a)-4(d)是示出使用了实施方式所涉及的支撑基板的半导体装置的制造工序的剖面图。 
具体实施方式
下面，参照附图，详细说明实施方式。 
(实施例) 
＜支撑基板100的结构＞ 
说明支撑基板100的结构。 
图1(a)-1(c)是示出实施方式所涉及的支撑基板的结构的立体图、俯视图和剖面图。图1(a)是支撑基板100的鸟瞰图。图1(b)是支撑基板100的俯视图。图1(c)是图1(b)的X-X线的支撑基板100的剖面图。 
支撑基板100在将形成有半导体装置的半导体基板W(以下记为晶片W)的背面磨削并薄化时、或者将晶片W薄化后，直至检查利用切割形成于晶片W的半导体装置的电特性为止，被用作晶片W的增强板。支撑基板100具有第1支持基板101、第2支持基板102。第1、第2支持基板从一片玻璃板、金属板切下而制成。第1、第2支持基板的厚度和材质相同。 
第1支持基板101是在中央具有圆形开口的环形的支撑基板。第1支持基板101的外径D1比作为支撑对象的晶片W的直径大，内径D2比晶片W的直径小。具体而言，第1支持基板101的外径D1优选为比晶片W的直径大20mm左右，内径D2比晶片W的直径小2～6mm(单侧1～ 3mm)左右。 
例如，在支撑直径为200mm的晶片W的情况下，将第1支持基板101的外径D1设为220mm左右、将内径D2设为196mm左右即可。使支持基板101的外径比晶片W的直径大是为了在剥离在对晶片W进行薄化时粘贴在支撑基板100的表面的表面保护带(以下记为BSG带)时，确保吸附等用的长度的余量。 
另外，使内径D2比晶片W的直径小是为了确保将第1支持基板101向晶片W接合时的粘接用的长度的余量。另外，使内径D2比晶片W的直径小2～6mm、优选小4mm(单侧2mm)左右，是为了用于接合时，临时固定的粘接剂、或者第1支持基板101的背面不与形成于晶片W的半导体装置接触。 
在晶片W的端部的几mm(通常为3mm左右)的区域内不形成半导体装置。通过使第1支持基板101的内径D2比晶片W的直径小2～6mm(优选4mm)，尽可能防止第1支持基板101与半导体装置接触、或者临时固定的粘接剂附着到半导体装置，而在半导体装置产生瑕疵(例如灰尘的附着、伤痕的产生、电极的导通瑕疵)。 
第2支持基板102的外径D3为第1支持基板101的内径D2以下。例如，在作为支撑对象的晶片W的直径为200mm的情况下，第2支持基板102的外径D3优选为194mm左右。通过使第2支持基板102的外径D3为第1支持基板101的内径D2以下，能够在第1支持基板101的开口内配置第2支持基板102。 
在第2支持基板102，从表面F贯穿到背面B的直径φ0.4mm的贯穿孔H以0.8mm的间距(间隔)形成为矩阵状。通过在第2支持基板102形成多个贯穿孔H，剥离第2支持基板102时所使用的剥离液快速供给至第2支持基板102的背面与晶片W的表面之间。因此，能够与以往相比在短时间内容易剥离第2支持基板102。 
＜支撑基板100的制成＞ 
说明支撑基板100的制成方法。此处，说明制成200mm晶片用的支撑基板的情况。 
(1)准备具有均匀厚度的板(例如金属板、玻璃板)。 
(2)使用高速旋转的刀片，从所述板切下直径为220mm的圆板(第1圆板)。 
(3)使用高速旋转的刀片，从第1圆板呈同心圆状地切下直径为194mm的圆板(第2圆板)。 
(4)在第2圆板，将从表面F贯穿到背面B的直径φ0.4mm、间隔0.8mm间距的多个贯穿孔H形成为矩阵状。 
此外，在切下第2圆板时，使用直径60mm、厚度200μm(0.2mm)的刀片，在直径为195mm的位置抵接刀片并切下，则能够切下直径约194mm的圆板。另外，第2圆板的贯穿孔H通过在第2圆板涂布抗蚀剂，进行曝光和显影，在抗蚀剂中将直径φ0.4mm、间隔0.8mm间距的多个孔形成为矩阵状后，进行送风（blast）处理而形成。 
＜利用了支撑基板100的半导体装置的制造方法＞ 
图2(a)～图4(c)是示出使用实施方式所涉及的支撑基板的半导体装置的制造工序的剖面图。下面，参照图2(a)～图4(c)，说明利用了支撑基板100的半导体装置的制造方法。 
在形成有半导体装置的厚度为725μm左右的晶片W的表面F粘贴支撑基板100(参照图2(a))。 
在支撑基板100的表面粘贴BSG带S(参照图2(b))。 
对晶片W的背面B磨削和旋转湿法蚀刻，将晶片W薄化至厚度30μm左右(参照图2(c))。 
用外径比第1支持基板的外径D1大、内径比晶片W的直径大的环状的吸附夹具V，真空吸附第1支持基板101的背面(粘贴有晶片W的一侧)的端部，支持第1支持基板101。在支持了第1支持基板的状态下，剥离粘贴在支撑基板100的表面的BSG带S(参照图3(a))。根据本方法，能够不碰到晶片W的表面F地剥离BSG带S。 
对于薄化的晶片W的背面B，进行离子注入(implant)、扩散(激光退火)、背面电极E的形成(利用PVD(physical vapor deposition，物理气相沉积)装置的溅射法)等加工处理(参照图3(b))。 
用吸附夹具V真空吸附第1支持基板101的背面的端部，支持第1支持基板101。接下来，向形成于第2支持基板102的贯穿孔H、第1支持基板101与第2支持基板102的间隙注入剥离液R(参照图3(c))。此时，由剥离液R充满的晶片W的表面F由于周围被第1支持基板101包围，因此能够防止剥离液R向晶片W外溢出。 
从晶片W的表面F剥离第2支持基板102(参照图4(a))。使用分离清洗装置进行第2支持基板102的剥离。在剥离第2支持基板102后，清洗晶片W的表面F，将临时固定用的粘接剂从晶片W的表面F去除。另外，在清洗晶片W的表面F时，也能够利用第1支持基板101防止清洗液向晶片W外溢出。 
使电特性检查装置的探针P接触由于将第2支持基板102剥离而露出的晶片W的表面F的表面电极(未图示)，使电特性检查装置的测试台X接触形成于晶片W的背面B的背面电极E，测定半导体装置的电特性(参照图4(b))。 
在测定电特性后，将具有切割薄片（dicing sheet）Y和保持切割薄片Y的框架Z的切割用夹具安装在晶片W的背面B(参照图4(c))。 
从晶片W的表面F剥离第1支持基板101(参照图4(d))。第1支持基板101和晶片W的表面F仅在外周约2mm用临时固定剂粘接。因此，若将第1支持基板101抬起而剥离一部分，则以此为契机进行剥离。因此，即使不使用剥离剂，也能够容易将第1支持基板101从晶片W的表面F剥离。当然，也可以使用剥离剂，将第1支持基板101从晶片W的表面F剥离。 
将晶片W切割，将半导体装置分为单片。此外，可以对晶片W进行全切割而将半导体装置分为单片，也可以在对晶片W进行半切割后，将切割薄片Y拉长而将半导体装置分为单片。此外，在将第1支持基板101剥离时，残留在晶片W的表面F的周边部的临时固定剂位于未形成有半导体装置的区域(有效区域外)。因此，能够不清洗留在晶片W的表面F的周边部的临时固定剂地将晶片W切割，将半导体装置分为单片。 
如上所述，通过使用实施方式所涉及的支撑基板100，能够在始终增强晶片W的状态下，进行从晶片的薄化到半导体装置的电特性的检查。 
另外，由于切下具有均匀厚度的一片板(例如金属板、玻璃板)，制成第1支持基板101和第2支持基板102，因此在将第1、第2支持基板101、102粘贴在晶片W的表面F时，能够尽可能减小在第1、第2支持基板101、102产生的台阶。因此，在将第1、第2支持基板101、102粘贴在晶片W的表面F，利用磨削进行薄化的情况下，能够抑制应力集中在晶片W的一部分(台阶部)，能够降低晶片W的裂纹、裂痕的产生。另外，能够廉价制成支撑基板100。 
另外，由于在将BSG带S剥离时，不需要碰到晶片W的背面B，因此，能够抑制异物(灰尘)附着在薄化后的晶片W的背面B。因此，在薄化后的离子注入、退火中，能够抑制异物成为掩模，在晶片W的一部分形成无法进行离子注入的区域(激活层缺陷)。另外，由于能够抑制接触晶片W的背面B所导致的伤痕的产生，因此能够降低伤痕引起的晶片W的裂痕、裂纹的产生。因此，能够稳定对薄化后的晶片W的背面B进行加工处理。 
进而，由于在第1支持基板101包围晶片W的表面F的周围的状态下，将第2支持基板102剥离，因此能够降低剥离液、清洗液从晶片W溢出的可能性。因此，能够降低剥离液、清洗液弄脏剥离装置、晶片W的背面B的可能性。另外，以往是在晶片W的背面B粘贴切割薄片Y后将支持基板(支撑板)剥离，但有时剥离液会碰到切割薄片Y使切割薄片Y溶解(由于剥离液一般而言使用稀释剂类的溶剂，因此由氯乙烯树脂等制造的切割薄片会在剥离液中溶解)。然而在本实施方式所涉及的方法中，由于剥离液不会碰到切割薄片Y，因此不存在切割薄片Y溶解的可能性。另外，对于清洗液也一样。 
说明了若干实施方式，但这些实施方式只是作为例子呈现，并非限定发明的范围。这些新颖的实施方式可以以其他各种形态实施，在不脱离发明要点的范围内，能够进行各种省略、替换、变更。这些实 施方式及其变形包含在发明的范围、要点内，并且包含在权利要求书所记载的发明及其均等范围内。 

Claims (19)

1.一种支撑基板，其特征在于，具有：
第1支持基板，其外径比半导体基板的直径大，内径比所述半导体基板的直径小；以及
第2支持基板，其外径为所述第1支持基板的内径以下。
2.如权利要求1所述的支撑基板，其特征在于，
所述第1支持基板的内径比所述半导体基板的直径小2～6mm。
3.如权利要求1所述的支撑基板，其特征在于，
在所述第2支持基板形成有从表面贯穿到背面的多个贯穿孔。
4.如权利要求1所述的支撑基板，其特征在于，
所述第1支持基板与第2支持基板的材质和厚度相同。
5.如权利要求1所述的支撑基板，其特征在于，
所述第1、第2支持基板是从同一块板切下而形成的。
6.一种半导体装置的制造方法，其特征在于，具有：
在形成有半导体装置的半导体基板的表面粘贴第1支持基板和第2支持基板的工序，其中，第1支持基板的外径比所述半导体基板的直径大，内径比所述半导体基板的直径小，第2支持基板的外径为所述第1支持基板的内径以下；
对所述半导体基板的背面进行磨削，薄化所述半导体基板的工序；
从所述半导体基板的表面剥离所述第2支持基板的工序；
检查所述半导体装置的电特性的工序；
在所述半导体基板的背面粘贴切割薄片的工序；
从所述半导体基板的表面剥离所述第1支持基板的工序；以及
切割所述半导体基板而将所述半导体装置分为单片的工序。
7.如权利要求6所述的半导体装置的制造方法，其特征在于，
在检查所述半导体装置的所述电特性的所述工序中，使电特性检查装置的探针接触所述半导体基板的露出的表面，使所述电特性检查装置的测试台接触所述半导体基板的背面，测定所述半导体装置的电特性。
8.如权利要求6所述的半导体装置的制造方法，其特征在于，
在剥离所述第2支持基板的所述工序中，
向所述第1支持基板内供给剥离液而剥离所述第2支持基板。
9.如权利要求6所述的半导体装置的制造方法，其特征在于，还具有:
在将所述第1支持基板和所述第2支持基板粘贴在所述半导体基板的所述表面的所述工序之后，在所述第1支持基板的表面和所述第2支持基板的表面分别粘贴表面保护带的工序；以及
在薄化所述半导体基板的所述工序之后，从所述第1支持基板的所述表面和所述第2支持基板的所述表面剥离所述表面保护带的工序。
10.如权利要求6所述的半导体装置的制造方法，其特征在于，
在剥离所述表面保护带的所述工序中，
在吸附了所述第1支持基板的背面的状态下，从所述第1支持基板的表面和所述第2支持基板的所述表面剥离所述表面保护带。
11.如权利要求6所述的半导体装置的制造方法，其特征在于，
所述第1支持基板的内径比所述半导体基板的直径小2～6mm。
12.如权利要求6所述的半导体装置的制造方法，其特征在于，
在所述第2支持基板形成有从表面贯穿到背面的多个贯穿孔。
13.一种半导体装置的检查方法，其特征在于，具有：
在形成有半导体装置的半导体基板的表面粘贴第1支持基板和第2支持基板的工序，其中，第1支持基板的外径比所述半导体基板的直径大，内径比所述半导体基板的直径小，第2支持基板的外径为所述第1支持基板的内径以下；
对所述半导体基板的背面进行磨削，薄化所述半导体基板的工序；
从所述半导体基板的表面剥离所述第2支持基板的工序；以及
测定所述半导体装置的电特性的工序。
14.如权利要求13所述的半导体装置的检查方法，其特征在于，
在测定所述半导体装置的电特性的所述工序中，
使电特性检查装置的探针接触所述半导体基板的露出的表面，使所述电特性检查装置的测试台接触所述半导体基板的背面，测定所述半导体装置的电特性。
15.如权利要求13所述的半导体装置的检查方法，其特征在于，
在剥离所述第2支持基板的所述工序中，
向所述第1支持基板内供给剥离液而剥离所述第2支持基板。
16.如权利要求13所述的半导体装置的检查方法，其特征在于，还具有：
在将所述第1支持基板和所述第2支持基板粘贴在所述半导体基板的表面的所述工序之后，在所述第1支持基板的表面和所述第2支持基板的表面分别粘贴表面保护带的工序；以及
在薄化所述半导体基板的工序之后，从所述第1支持基板的所述表面和所述第2支持基板的所述表面剥离所述表面保护带的工序。
17.如权利要求13所述的半导体装置的检查方法，其特征在于，
在剥离所述表面保护带的所述工序中，
在吸附了所述第1支持基板的背面的状态下，从所述第1支持基板的所述表面和所述第2支持基板的所述表面剥离所述表面保护带。
18.如权利要求13所述的半导体装置的检查方法，其特征在于，
所述第1支持基板的内径比所述半导体基板的直径小2～6mm。
19.如权利要求13所述的半导体装置的检查方法，其特征在于，
在所述第2支持基板形成有从表面贯穿到背面的多个贯穿孔。
CN2013100700235A 2012-03-22 2013-03-06 支撑基板、半导体装置的制造方法以及半导体装置的检查方法 Pending CN103325719A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012065934A JP2013197511A (ja) 2012-03-22 2012-03-22 サポート基板、半導体装置の製造方法、半導体装置の検査方法
JP2012-065934 2012-03-22

Publications (1)

Publication Number Publication Date
CN103325719A true CN103325719A (zh) 2013-09-25

Family

ID=49194390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100700235A Pending CN103325719A (zh) 2012-03-22 2013-03-06 支撑基板、半导体装置的制造方法以及半导体装置的检查方法

Country Status (3)

Country Link
US (1) US20130252356A1 (zh)
JP (1) JP2013197511A (zh)
CN (1) CN103325719A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5738815B2 (ja) * 2012-09-13 2015-06-24 株式会社東芝 半導体装置の製造方法及び半導体製造装置
TWI583971B (zh) * 2015-01-16 2017-05-21 旺矽科技股份有限公司 檢測設備之操作方法
JP2016146429A (ja) * 2015-02-09 2016-08-12 トヨタ自動車株式会社 半導体装置の製造方法
DE102020206233B3 (de) * 2020-05-18 2021-08-12 Disco Corporation Verfahren zum herstellen eines substrats und system zum herstellen eines substrats

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005043A1 (en) * 1999-12-24 2001-06-28 Masaki Nakanishi Semiconductor device and a method of manufacturing the same
JP2004186430A (ja) * 2002-12-03 2004-07-02 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法
CN1601704A (zh) * 2003-09-26 2005-03-30 株式会社迪思科 晶片的加工方法
CN1619779A (zh) * 2003-11-17 2005-05-25 株式会社迪思科 半导体晶片的制造方法
CN1645591A (zh) * 2003-12-01 2005-07-27 东京応化工业株式会社 基板的支承板以及支承板的剥离方法
CN1677623A (zh) * 2004-04-01 2005-10-05 株式会社迪思科 晶片的加工方法
US20070093040A1 (en) * 2005-10-25 2007-04-26 Kazuma Sekiya Production method for device
US20090044869A1 (en) * 2007-02-22 2009-02-19 Wayne Brown Irrigation valve box

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005043A1 (en) * 1999-12-24 2001-06-28 Masaki Nakanishi Semiconductor device and a method of manufacturing the same
JP2004186430A (ja) * 2002-12-03 2004-07-02 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法
CN1601704A (zh) * 2003-09-26 2005-03-30 株式会社迪思科 晶片的加工方法
CN1619779A (zh) * 2003-11-17 2005-05-25 株式会社迪思科 半导体晶片的制造方法
CN1645591A (zh) * 2003-12-01 2005-07-27 东京応化工业株式会社 基板的支承板以及支承板的剥离方法
CN1677623A (zh) * 2004-04-01 2005-10-05 株式会社迪思科 晶片的加工方法
US20070093040A1 (en) * 2005-10-25 2007-04-26 Kazuma Sekiya Production method for device
US20090044869A1 (en) * 2007-02-22 2009-02-19 Wayne Brown Irrigation valve box

Also Published As

Publication number Publication date
US20130252356A1 (en) 2013-09-26
JP2013197511A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
JP6642691B2 (ja) フレーム一体型の蒸着マスク、フレーム一体型の蒸着マスク準備体、蒸着パターン形成方法、有機半導体素子の製造方法、有機ｅｌディスプレイの製造方法
JP2013008915A (ja) 基板加工方法及び基板加工装置
CN103325719A (zh) 支撑基板、半导体装置的制造方法以及半导体装置的检查方法
JP5090789B2 (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
US20150056727A1 (en) Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool
CN111675491B (zh) 一种极小尺寸红外窄带镀膜滤光片的加工方法
TW200410304A (en) Process for manufacturing thin semiconductor chip
CN104246971A (zh) 贴合晶片的制造方法
TWI542722B (zh) 用於濺鍍製程之夾具與濺鍍半導體封裝件之方法
US8097087B2 (en) Method of cleaning support plate
JP2005252173A (ja) 半導体素子の製造方法及び該方法に利用され得る装置
JP5738815B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2003086540A (ja) 半導体装置の製造方法及びその製造装置
JP4958287B2 (ja) 剥がし装置における剥離方法
CN114804645B (zh) 一种大尺寸超薄玻璃基板的通孔蚀刻方法
KR20090036949A (ko) 반도체 칩 고정용 접착 테이프
JP4564138B2 (ja) 半導体素子の製造方法
JP2014077171A (ja) メッキ用装置および半導体基板装置の製造方法
JP5706258B2 (ja) ウェハの電気特性検査方法
JP2007149974A (ja) 半導体素子の製造方法
CN116544182A (zh) 一种可均匀释放应力的超薄晶圆制作工艺
JP2013247175A (ja) 半導体装置の製造方法及び半導体装置
KR20090044571A (ko) 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
KR20060000748A (ko) 다이 소잉 장치의 테이프 마운트 공정에 이용되는 척
JP2003282662A (ja) 薄膜剥離検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130925