JP2013247175A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2013247175A
JP2013247175A JP2012118321A JP2012118321A JP2013247175A JP 2013247175 A JP2013247175 A JP 2013247175A JP 2012118321 A JP2012118321 A JP 2012118321A JP 2012118321 A JP2012118321 A JP 2012118321A JP 2013247175 A JP2013247175 A JP 2013247175A
Authority
JP
Japan
Prior art keywords
wafer
cutting
dicing
surface side
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012118321A
Other languages
English (en)
Inventor
Kazuhiko Sakutani
和彦 作谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012118321A priority Critical patent/JP2013247175A/ja
Publication of JP2013247175A publication Critical patent/JP2013247175A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】ウエハの切削時に生じるチッピングを低減でき、かつ、確実にウエハを半導体装置に分離することができる、半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法であって、第1ダイシングブレード6を用いて、複数のデバイス領域2が形成された半導体基板1を第1主面側から切削し、デバイス領域2間に溝部を設ける第1切削工程S4と、第1ダイシングブレード6より小さい厚さを有する第2ダイシングブレード16を用いて、半導体基板1を第2主面側から溝部に達するまで切削する第2切削工程とを含むことを特徴とする。
【選択図】図2

Description

本発明はウエハを半導体装置に分離する半導体装置の製造方法に係り、特に薄ウエハを使用する半導体装置に適した方法に関する。
一般に、ICやLSI等の半導体装置は、生産効率を上げるために、SiやGaAs等の半導体で作られたウエハ上に複数のデバイス領域を形成し、各個片に分割するダイシング工程を経て製造される。現在、一般的なダイシング方法として、砥粒を樹脂や金属で円盤状に成型したブレードを高速回転させて半導体装置を分割するブレードダイシングが行われている。
ブレードダイシングでは、通常、ウエハの表面へのデバイス領域形成時に削りしろとなるスクライブライン領域が、各デバイス領域間に設けられている。デバイス領域の形成完了後、ウエハ裏面にダイシングテープを貼り付けてウエハを固定し、高速回転させたダイシングブレードを用いて、裏面に貼付したダイシングテープに到達するまでスクライブライン領域を切削する。これと同時に、スクライブライン領域に沿って順次移動させることで、ウエハを半導体装置に分離している。
しかし、1つのダイシングブレードのみを用いて一度にスクライブライン領域を切削した場合、分離した半導体装置の表裏面のエッジには、チッピングと呼ばれる欠けが発生しやすい。チッピングは、ダイシング以降の工程、例えば半導体装置を樹脂で封止する際等に応力が集中する点となり、半導体装置の割れを生じさせやすい。また、チッピングで発生した欠片は、半導体装置上に付着し短絡を起こす等の悪影響を与えることも知られている。
そこで、チッピングを低減する手法として、例えば、図13aに示すように、第1ダイシングブレード6によってウエハ1の表面から深さdまで切削し、その後、図13bに示すように、第1ダイシングブレード6より小さい厚さを有する第2ダイシングブレード16を用いて、ウエハ1の残りを完全に切削するステップカット法が知られている。
また、特許文献1には、ステップカット法をさらに発展させ、切削を多段化した方法が開示されている。
特開2001−127010
切削後、半導体装置の裏面のサイドエッジにチッピングが発生する要因は複数考えられる。一因として、テストエレメントグループ(TEG)によるダイシングブレードの目詰まりが考えられる。スクライブライン領域には、ウエハテスト用のTEGが設けられており、電極としてAlやAu等の金属が積層されている。切削時、ダイシングブレードはスクライブライン領域と共にTEGを切削する。それゆえ、AlやAuがブレードに詰まって目詰まりを起こし、裏面を切削する際にチッピングを発生させると考えられる。
また、他の要因として、ダイシングブレードの衝撃に起因するウエハの破砕が考えられる。ダイシングブレードによる切削が裏面に到達する直前には、スクライブライン領域が薄くなっている。それゆえ、ダイシングブレードの衝撃に耐え切れず、切削ではなく破砕することでチッピングが発生すると考えられる。
ステップカット法では、裏面まで貫通して切削する際には、ダイシングブレードが目詰まりを生じにくい。また、より小さい厚さを有するダイシングブレードを用いて半導体装置に分離するので、ダイシングブレードの切削抵抗を減少させることができる。それゆえ、裏面のチッピングを低減することができる。しかし、スクライブライン領域が最も薄くなる位置が裏面側にあるため、ダイシングブレードの衝撃に起因して生じる、ウエハの破砕によるチッピングという問題が未だ存在していた。
また、近年の半導体装置は、生産性を向上させるため、ウエハが大口径化しており、ウエハ内に多くのデバイス領域を形成することが求められている。さらに、スクライブライン領域の幅を狭くすることも求められている。
さらに、半導体装置のサイズを小さくし、ウエハの取れ率や半導体装置の性能を向上させるために、ウエハを非常に薄くした状態でダイシングを行うことが通例となり、その厚さは数十ミクロンに到達している。それゆえ、ダイシングの条件は年々厳しくなっていると言える。
また、既存のダイシング技術では、ウエハを完全に切断するために、ダイシングテープを任意の厚さで切断する必要がある。しかし、ダイシングテープは切断しすぎると破れてしまい、また、切断が少なすぎると、ウエハを半導体装置に完全に分離することができない。それゆえ、確実にウエハを半導体装置に分離するためには、ダイシングブレードによる切削の深さに非常に高い精度が要求されていた。
そこで、本発明の目的は、ウエハの切削時に生じるチッピングを低減でき、かつ、確実にウエハを半導体装置に分離することができる、半導体装置の製造方法を提供することである。
上記目的を達成するために、本発明に係る半導体装置の製造方法は、第1ダイシングブレードを用いて、複数のデバイス領域が形成された半導体基板を第1主面側から切削し、デバイス領域間に溝部を設ける第1切削工程と、第1ダイシングブレードより小さい厚さを有する第2ダイシングブレードを用いて、半導体基板を第2主面側から溝部に達するまで切削する第2切削工程とを含むことを特徴とする。
本発明によれば、第2切削工程で半導体基板を切削する際、半導体基板の第1、第2主面から離れた位置でウエハを半導体装置に分離するため、半導体基板の第1、第2主面でチッピングが発生する確率を低減することができる。
また、第1切削工程及び第2切削工程において、半導体基板にダイシングテープを貼付して切削を実施した場合には、ダイシングテープに破れを生じさせることがなく、また、デバイス領域間を完全に切断可能である。また、この際、切削の深さに高い精度が要求されることはない。それゆえ、容易に、かつ確実にウエハを半導体装置に分離することができる。
第2切削工程では、第1ダイシングブレードより小さい厚さを有する第2ダイシングブレードを用いて半導体基板を半導体装置に分離するため、第2ダイシングブレードの切削抵抗を減少させることができ、チッピングが発生する確率をさらに低減することができる。
本発明の一実施形態による半導体装置の製造方法で使用するウエハの断面図を示す。 実施の形態1による、半導体装置の製造方法のフローチャートを示す。 マーキング工程の第1段階のレジスト塗布を説明する説明図を示す。 マーキング工程の第2段階の露光を説明する説明図を示す。 マーキング工程の第3段階のレジスト除去を説明する説明図を示す。 マーキング工程の第4段階のエッチングを説明する説明図を示す。 実施の形態1による研削工程を説明する説明図を示す。 実施の形態1による、第1ダイシングテープを貼付する第1貼付工程を説明する説明図を示す。 実施の形態1による第1切削工程を説明する説明図を示す。 実施の形態1による、第1ダイシングテープの剥離工程を説明する説明図を示す。 実施の形態1による、第2ダイシングテープを貼付する第2貼付工程を説明する説明図を示す。 実施の形態1による第2切削工程を説明する説明図を示す。 実施の形態2による第1切削工程を説明する説明図を示す。 実施の形態3による第1切削工程を説明する説明図を示す。 実施の形態3による、第2ダイシングテープを貼付する第2貼付工程を説明する説明図を示す。 実施の形態3による剥離工程を説明する説明図を示す。 実施の形態3による第2切削工程を説明する説明図を示す。 先行技術のステップカット法による半導体装置の製造方法を示しており、図13(a)は第1段階の切削を、図13(b)は第2段階の切削を、図13(c)は切削後のウエハの断面図を示す。
図1は、本発明の一実施形態による半導体装置の製造方法で使用するウエハの断面図を示す。
図1に示すように、ウエハ1にはデバイス領域2が形成されている。デバイス領域2は、例えばスパッタリング、めっき、蒸着、エッチング等の薄膜形成、除去技術を用いて形成可能である。以下、ウエハ1にデバイス領域2が形成されている面をデバイス面とし、反対側の面を裏面とする。
また、本実施形態で、ウエハ1にはシリコンウエハを用いるが、高周波を対象とした半導体装置やパワーデバイス等を製造する場合には、例えばGaAs、GaN、SiC等の材料で作成されたウエハを用いることができる。これらの材料は、全般的に硬く脆性を有するため、欠けやすいが、本発明による半導体装置の製造方法は、これらの材料で作成されたウエハにも適用可能である。
実施の形態1.
図2は、本発明の実施の形態1による、半導体装置の製造方法のフローチャートを示す。
本実施形態による半導体装置の製造方法は、ウエハのデバイス面に位置決め用のビアホールを作成するマーキング工程S1と、ウエハが所定の厚さになるまで裏面を研削する研削工程S2と、ウエハの裏面に第1ダイシングテープを貼付する第1貼付工程S3と、第1ダイシングブレードを用いて、ウエハをデバイス面側から切削し、デバイス領域間に溝部を設ける第1切削工程S4と、第1切削工程S2後にウエハを洗浄する洗浄工程S5と、ウエハのデバイス面に第2ダイシングテープを貼付する第2貼付工程S6と、ウエハの裏面側に貼付された第1ダイシングテープを剥離する剥離工程S7と、第2ダイシングブレードを用いて、ウエハを裏面側から溝部に達するまで切削する第2切削工程S8、等を含む。
図3a〜図3dは、実施の形態1によるマーキング工程の説明図を示す。
マーキング工程S1では、デバイス面に位置決め用のビアホール10を作成する。ビアホール10は、例えばドライエッチング又はウエットエッチングを用いて作成可能である。位置決め用に使用するので、ビアホール10の形状には高い精度が必要である。それゆえ、プラズマを使用したドライエッチングを用いてビアホール10を作成するのが好ましい。
図3aに示すように、マーキング工程S1ではまず、コーターを用いてウエハ1のデバイス面にレジスト4を塗布する。続いて、図3bに示すように、フォトマスク5を用いてウエハ1を露光させる。フォトマスク5のパターンは、ビアホール10を設ける位置のみ開口させる。レジスト4は、精度を向上させるために、ポジ型のレジストを使用することが好ましい。続いて、ウエハ1を現像液に浸してパターンを現像し、その後、リンス液、例えば純水を用いて洗浄する。これにより、図3cに示すように、レジスト4を除去する。続いて、図3dに示すように、レジスト4をマスクとして、プラズマエッチング装置を用いてエッチングを行い、ビアホール10を作成する。
この際、後述する研削工程S2での仕上げ厚さyを超える深さ以上の深さを有するビアホール10を作成する。
ここで、マーキング工程S1を単独で実施してもよいが、デバイス領域2の形成にエッチングを用いる場合、デバイス領域2の形成と同時に実施することができる。デバイス領域2の形成後に仕上げ厚さyに到達していない場合には、更なるエッチング工程を設けることができる。最後に、有機溶剤等を用いてレジスト4を除去する。
図4は、実施の形態1による研削工程を説明する説明図を示す。
研削工程S2では、まず、ウエハ1のデバイス面に表面保護テープ40を貼付してウエハ1を保持する。続いて、上述のように、ウエハ1が仕上げ厚さyになるまで研削する。研削は、砥石等によって機械研削してもよいし、エッチング研削してもよい。ビアホール10の深さはyを超えるので、研削によりビアホール10が裏面に露出する。
次に、ウエハ1のデバイス面から表面保護テープ40を剥離する。続いて、めっき、スパッタリング、蒸着等により、NiやAu等の金属膜を形成してもよい。
裏面の金属膜形成をめっきで行う場合、研削時に表面保護テープ40でなくガラス基板を貼付してウエハ1を保持してもよい。この場合も、研削後にガラス基板を剥離する。
図5は、実施の形態1による、第1ダイシングテープを貼付する第1貼付工程を説明する説明図を示す。
第1貼付工程S3では、マウンタを用いてウエハ1の裏面側に第1ダイシングテープ7を貼付する。続いて、第1ダイシングテープ7に張力を加えて金属リング9に貼付し、金属リング9の外周に沿って第1ダイシングテープ7を切断する。これにより、しわを生じさせずに第1ダイシングテープ7を金属リング9の内側に貼付することができる。続いて、この金属リング9内側の第1ダイシングテープ7上にウエハ1を貼付する。
図6は、実施の形態1による第1切削工程を説明する説明図を示す。
第1切削工程S4では、まず、吸着ステージ8上にウエハ1を載置する。吸着ステージ8は、好ましくは多孔質材料で作成された吸着ステージを使用する。該吸着ステージ8は、真空ポンプ30に接続されており、第1ダイシングテープ7越しにウエハ1を吸着して固定する。
続いて、ウエハ1のデバイス面側に設けられた画像処理装置20によって、ビアホール10を認識し、削りしろとなるスクライブライン領域3上に第1ダイシングブレード6を正確に配置する。続いて、第1ダイシングブレード6を用いて、スクライブライン領域3に沿って切削を行う。
この際、画像処理装置20によって、吸着ステージ8のデバイス面から第1ダイシングブレード6までの距離を正確に認識することにより、ウエハ1の厚さを適切に残した状態で切削することが可能となる。一例として、ウエハ1の厚さの約半分を残した深さまで切削を行うことができる。
また、スクライブライン領域3の幅が小さい場合、第1ダイシングブレード6の位置決め誤差や、切削時の第1ダイシングブレード6の振動により、デバイス領域2を切削してしまう可能性がある。それゆえ、スクライブライン領域3の幅は、少なくとも第1ダイシングブレード6の厚さより大きいことが好ましい。
次に、第1ダイシングブレード6をウエハ1に必要な位置まで近づけて、数万rpmの速度で高速回転させ、ウエハ1のデバイス面に溝部を設ける。この際、吸着ステージ8ごとウエハ1を前後に移動させて、スクライブライン領域3を切削する。続いて、左右の隣接するスクライブライン領域へ第1ダイシングブレード6を移動させ、再度スクライブライン領域を切削する。これを繰り返し、平行に設けられたスクライブライン領域を全て切削する。続いて、ステージを90度回転し、切削したスクライブライン領域に対して90度傾けて設けられているスクライブライン領域の切削を同様に行う。これにより、ウエハ1を各半導体装置に分離する。
次に、洗浄ステップS5を実施する。洗浄ステップS5では、例えば高圧ガスを用いて流体を霧状にし、加速させて洗浄物に吹き付ける二流体洗浄によってウエハ1を洗浄する。これにより、切削時に生じる微細なパーティクルを除去することができる。
洗浄ステップS5は、吸着ステージ8とは異なる洗浄ステージ上で実施してもよい。この場合、第1切削工程における切削後、吸着ステージ8から洗浄ステージにウエハ1を移動させ、次のウエハ1の切削と同時に洗浄を行うことができる。これにより、生産効率を向上させることができる。続いて、吸着ステージ8を高速回転させてウエハ1を乾燥させる。
図7a、図7bは、それぞれ実施の形態1による、第2ダイシングテープを貼付する第2貼付工程、及び第1ダイシングテープの剥離工程を説明する説明図を示す。
第2貼付工程S6では、切削したデバイス面に、マウンタを用いて第2ダイシングテープ17を貼付する。また、剥離工程S7では、ウエハ1に紫外線を照射する等により、第1ダイシングテープ7の粘着材を硬化させる。これにより、第1ダイシングテープ7とウエハ1との接着力を低下させ、第1ダイシングテープ7をウエハ1から剥離する。
ここで、第2貼付工程S6及び剥離工程S7では、第2貼付工程S6を先に実施することが好ましい。つまり、第1ダイシングテープ7の剥離前に、ウエハ1の裏面を第1ダイシングテープ7で保持した状態で、ウエハ1のデバイス面に第2ダイシングテープ17を貼付し、続いて第1ダイシングテープ7を裏面から剥離する。これにより、ウエハ1のハンドリングが容易になるため、第2ダイシングテープ17を貼付する際に生じる可能性がある、ウエハ1の割れを防止することが可能である。
図8は、実施の形態1による第2切削工程を説明する説明図を示す。
第2切削工程S8では、まず、真空ポンプ30に接続された吸着ステージ8上にウエハ1を載置し、第2ダイシングテープ17越しにウエハ1を吸着して固定する。続いて、第1切削工程S4と同様に、ウエハ1の裏面側に設けられた画像処理装置20によってビアホール10を認識し、スクライブライン領域3上に第2ダイシングブレード16を正確に配置する。第2ダイシングブレード16を用いて、スクライブライン領域3に沿って切削を行う。
続いて、第2ダイシングブレード16を必要な位置までウエハ1に近づけて、数万rpmの速度で高速回転させる。この際、吸着ステージ8ごとウエハ1を前後に移動させて、スクライブライン領域3を切削する。切削したスクライブライン領域3と平行に設けられたスクライブライン領域を全て切削し、続いて、ステージを90度回転し、切削したスクライブライン領域に対して90度傾いて設けられたスクライブライン領域の切削を同様に行う。
続いて、第2ダイシングブレード16を用いて、裏面側から、第1切削工程S4で設けた溝部に達するまでウエハ1を切削する。ここで、第2ダイシングブレード16は、第1切削工程S3で用いた第1ダイシングブレード6よりも小さい厚さを有するものを使用する。
第2ダイシングブレード16の厚さは、切削するウエハ1の厚さやスクライブライン領域3の幅、及び第1ダイシングブレード6の厚さ等の要因を考慮して決定する。例えば、ウエハ1の厚さが300μm以下で、スクライブライン領域3の幅が50μmの場合、第1ダイシングブレード6の厚さを30〜40μmとし、第2ダイシングブレード16の厚さは、第1ダイシングブレード6より2〜20μm程度小さくすることができる。
吸着ステージ8から第2ダイシングブレード16までの距離は、完全にスクライブライン領域3を切削しきり、ウエハ1を半導体装置に分離できる距離に調整する。かかる距離の調整は、画像処理装置20を使用して実施する。距離の調整には微小な誤差が生じる場合がある。それゆえ、完全にウエハ1を半導体装置に分離可能な位置から、適当な距離だけ大きく切削することが好ましい。
次に、本実施形態による半導体装置の製造方法の効果を説明する。
本実施形態によれば、第2切削工程S8でウエハ1を切削する際、ウエハ1のデバイス面及び裏面から離れた位置でウエハ1を半導体装置に分離する。それゆえ、ウエハ1のデバイス面又は裏面でチッピングが発生する確率を低減することができる。
また、第2切削工程S8では、第1ダイシングブレード6より小さい厚さを有する第2ダイシングブレード16を用いてウエハ1を半導体装置に分離するため、第2ダイシングブレード16の切削抵抗を減少させることができる。それゆえ、チッピングが発生する確率をさらに低減することができる。
また、第1切削工程S4及び第2切削工程S8でウエハ1を切削する際、ダイシングブレード6,16がダイシングテープ7,17と接触することがない。それゆえ、過度の切削によりダイシングテープを破ることがなく、スクライブライン領域3を完全に切断可能である。また、この際、切削の深さに高い精度が要求されることはない。つまり、第1切削工程S4で切削の深さにずれが生じた場合でも、第2切削工程S8で、完全にウエハ1を半導体装置に分離可能な位置から、適当な距離だけ大きく切削することでずれを補償することができる。また、第2切削工程S8では、半導体装置への分離後に、第2ダイシングブレード16から第2ダイシングテープ17までの距離を充分大きくすることができる。それゆえ、容易に、かつ確実にウエハ1を半導体装置に分離することができる。
また、マーキング工程S1では、研削工程S2での仕上げ厚さを超える深さまでビアホール10を作成するため、研削によりビアホール10がウエハ1の裏面に露出する。それゆえ、研削工程S2において、ビアホール10を研削の位置決めとして使用可能である。また、ビアホール10はウエハ1のデバイス面に作成するので、ビアホール10を第1切削工程S3において位置決めとして使用可能である。
一般に、研削後のウエハの裏面は、研削された状態、或いは金属膜が形成された状態であり、位置決めとなるものが存在しない。本実施形態では、マーキング工程S1で、ビアホール10を裏面側に露出させる。それゆえ、第2切削工程S8においても、ビアホール10を位置決めとして使用することができる。
また、マーキング工程S1では、ウエハ1にデバイス領域2を形成する際のエッチング等と同時にビアホール10を作成する。それゆえ、デバイス領域2の形成時に作成したビアホール10の厚さが不充分であった場合のみ、更なるエッチングを実施すればよく、生産性が向上する。
一般に、ダイシングテープとウエハとの接着が不充分な場合、ダイシングブレードに大きいぶれや振動が生じ、チッピングの原因となる可能性がある。本実施形態では、第1貼付工程で、ウエハ1のデバイス面側に第1ダイシングテープ7を貼付し、第2切削工第2貼付工程S7で、ウエハ1の裏面側に第2ダイシングテープ17を貼付している。それゆえ、ダイシングテープ7,17とウエハ1とを確実に接着させることができ、チッピングが生じる可能性をさらに低減することができる。
本実施形態では、デバイス領域2が形成されたウエハ1のデバイス面側を切削した後に、ウエハ1の裏面側を切削する方法について説明したが、ウエハ1の裏面側を切削した後にウエハ1のデバイス面側を切削してもよい。
この場合、第1貼付工程S3では、第1ダイシングテープ7をデバイス面側に貼付する。続いて、第1切削工程S4では、裏面側から切削し、溝部を設ける。続いて、第2貼付工程S6では、第2ダイシングテープ17を裏面側に貼付し、剥離工程S7では、第1ダイシングテープ7をデバイス面側から剥離する。第2切削工程S8では、デバイス面側から、第1切削工程S4で設けた溝部まで切削する。
また、本発明では、第1切削工程S4又は第2切削工程S8の際に、1つのダイシングブレードを用いて切削を行ったが、さらに多くのダイシングブレードを同時に用いて切削を行うことも可能である。例えば、2つのダイシングブレードを有するデュアルスピンドルダイサーで切削を行う場合、1つのスクライブライン領域3を2つのダイシングブレードで同時に切削することが可能であり、或いは、2つのスクライブライン領域3を2つのダイシングブレードで同時に切削することも可能である。これらにより、生産効率をさらに向上させることができる。
実施の形態2.
図9は、実施の形態2による第1切削工程を説明する説明図を示す。
実施形態2では、第1切削工程S4で第1ダイシングテープ7を使用しない点で、実施形態1と異なる。つまり、本実施形態では、切削工程S2の後、第1貼付工程S3及び剥離工程S7を実施せず、第1切削工程S4を実施する。その他の構成は実施形態1と同様であり、同一の符号を付して説明を省略する。
図9に示すように、第1切削工程S4では、ウエハ1の裏面を直接吸着ステージ8によって保持し、デバイス面側から切削する。この際、ダイシングテープを用いてウエハ1を保持する場合よりも、真空ポンプ30による吸引力を大きくし、ウエハ1を確実に保持することによって、チッピングが生じる可能性を低減することができる。
一般に、ウエハの一面のみから切削する半導体装置の製造方法では、ダイシングテープを貼付せずに切削した場合、ダイシングブレードを吸着ステージ等と接触させないでウエハを半導体装置に分離するのは、ダイシングブレードの位置の誤差や振動を考慮すると非常に難しい。
一方、本実施形態による半導体装置の製造方法では、第1切削工程S4においてウエハ1の厚さの一部のみを切削するため、ダイシングテープを貼付せずに切削可能である。それゆえ、本実施形態による半導体装置の製造方法では、第1ダイシングテープ7の貼付及び剥離に必要な時間を省くことができる。
実施の形態3.
以下、実施形態3の構成のうち、実施形態1と異なる部分のみを説明する。その他の構成は実施形態1と同様であり、同一の符号を付して説明を省略する。
実施形態1では、研削工程S2において、ウエハ1のデバイス面に表面保護テープ40又はガラス基板(以下、表面保護テープ40等)を貼付してウエハ1を保持し、研削後、ウエハ1のデバイス面から表面保護テープ40等を剥離した。
一方、本実施形態では、研削工程S2後に表面保護テープ40等を剥離しない。この場合、裏面に表面保護テープ40等を貼付した状態では、金属膜を形成することはできない。それゆえ、表面保護テープ40等の剥離後に、ウエハ1の裏面に金属膜を形成する。また、本実施形態では、第1貼付工程S3を実施しない。
図10は、実施の形態3による第1切削工程を説明する説明図を示す。
図10に示すように、本実施形態では、第1ダイシングテープ7を貼付せず、表面保護テープ40等をデバイス面に貼付した状態で切削を実施する。それゆえ、第1切削工程S4では、ウエハ1のデバイス面を吸着ステージ8によって保持し、ウエハ1の裏面側から切削を実施する。
図11aは、実施の形態3による第2ダイシングテープ17を貼付する第2貼付工程を説明する説明図を示し、図11bは、剥離工程を説明する説明図を示す。
第2貼付工程S6では、切削したウエハ1の裏面に、マウンタを用いて第2ダイシングテープ17を貼付する。続いて、剥離工程S7では、表面保護テープ40等をウエハ1のデバイス面から剥離する。かかる剥離は、例えば剥離テープを使用して機械的に行うことができる。ここで、剥離工程S7を先に実施し、第2貼付工程S6を続いて実施してもよい。
図12は、実施の形態3による第2切削工程を説明する説明図を示す。
第2切削工程S8では、ウエハ1の裏面を吸着ステージ8によって保持し、ウエハ1のデバイス面側から切削を実施する。
本実施形態による半導体装置の製造方法では、第1貼付工程S3を実施しないため、第1ダイシングテープ7の貼付に必要な時間を省くことができる。
また、ウエハ1のデバイス面に表面保護シート20等を貼付して第1切削工程S4を実施することによって、切削により生じる破片等がデバイス領域2に付着することがない。それゆえ、デバイス領域2の清浄度を保持することができる。
以上、本発明の実施の形態について説明したが、本発明に係る半導体装置の製造方法は、実施の形態で説明した方法に限定されるものではなく、種々の改良及び設計上の変更が可能である。
1 ウエハ、 2 デバイス形成領域、 3 スクライブライン領域、 4 レジスト、 5 フォトマスク、 6 第1ダイシングブレード、 7 第1ダイシングテープ、 8 吸着ステージ、 9 金属リング、 10 ビアホール、 16 第2ダイシングブレード、 17 第2ダイシングテープ、 20 画像処理装置、 30 真空ポンプ、 40 表面保護テープ

Claims (6)

  1. 第1ダイシングブレードを用いて、複数のデバイス領域が形成された半導体基板を第1主面側から切削し、デバイス領域間に溝部を設ける第1切削工程と、
    第1ダイシングブレードより小さい厚さを有する第2ダイシングブレードを用いて、半導体基板を第2主面側から溝部に達するまで切削する第2切削工程とを含むことを特徴とする、半導体装置の製造方法。
  2. 第1切削工程前に、半導体基板の第1主面側に位置決め穴を作成するマーキング工程を含むことを特徴とする、請求項1記載の半導体装置の製造方法。
  3. 前記デバイス領域は、半導体基板の第1主面側に形成されており、
    マーキング工程後に、半導体基板が所定の厚さになるまで第2主面を研削する研削工程を含み、
    マーキング工程では、第1主面側から前記所定の厚さ以上の深さを有する位置決め穴を、前記デバイス領域の形成と同時に作成することを特徴とする、請求項2記載の半導体装置の製造方法。
  4. 第2切削工程前に、半導体基板の第1主面側にダイシングテープを貼付する工程を含むことを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記デバイス領域は、半導体基板の第2主面側に形成されており、
    第1切削工程前に、半導体基板の第2主面側に位置決め穴を作成するマーキング工程と、
    マーキング工程後に、半導体基板が所定の厚さになるまで第1主面を研削する研削工程と、
    第2切削工程前に、半導体基板の第2主面側にダイシングテープを貼付する工程とを含み、
    マーキング工程では、第2主面側から前記所定の厚さ以上の深さを有する位置決め穴を、前記デバイス領域の形成と同時に作成し、
    第1切削工程では、研削工程で第2主面側に貼付する表面保護部材を貼付した状態で切削することを特徴とする、請求項1に記載の半導体装置の製造方法。
  6. 第1切削工程では、吸引機構に接続されるステージ上に半導体基板を載置して切削することを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
JP2012118321A 2012-05-24 2012-05-24 半導体装置の製造方法及び半導体装置 Pending JP2013247175A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012118321A JP2013247175A (ja) 2012-05-24 2012-05-24 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012118321A JP2013247175A (ja) 2012-05-24 2012-05-24 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2013247175A true JP2013247175A (ja) 2013-12-09

Family

ID=49846749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012118321A Pending JP2013247175A (ja) 2012-05-24 2012-05-24 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2013247175A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5817905B1 (ja) * 2014-12-15 2015-11-18 富士ゼロックス株式会社 半導体片の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5817905B1 (ja) * 2014-12-15 2015-11-18 富士ゼロックス株式会社 半導体片の製造方法
CN105702626A (zh) * 2014-12-15 2016-06-22 富士施乐株式会社 制造半导体芯片的方法以及定位切割部件的方法
US9865468B2 (en) 2014-12-15 2018-01-09 Fuji Xerox Co., Ltd. Method of positioning cutting member to semiconductor chip with grooves
TWI612569B (zh) * 2014-12-15 2018-01-21 富士全錄股份有限公司 用於製造半導體晶片之方法以及用於定位切割部件之方法
CN105702626B (zh) * 2014-12-15 2018-10-09 富士施乐株式会社 制造半导体芯片的方法以及定位切割部件的方法

Similar Documents

Publication Publication Date Title
JP5591859B2 (ja) 基板の分離方法及び分離装置
JP5151104B2 (ja) 電子部品の製造方法
TW475241B (en) Semiconductor wafer dividing method
JP2006179768A (ja) 半導体チップの製造方法
JP2013008915A (ja) 基板加工方法及び基板加工装置
JP2006344816A (ja) 半導体チップの製造方法
JP2018056502A (ja) デバイスウエーハの加工方法
TWI796383B (zh) 小徑晶圓的製造方法
TW201438078A (zh) 晶圓製程的切割方法
JP2018046208A (ja) ウエーハの加工方法
CN110931428A (zh) 分割多个半导体管芯的方法
JP6385727B2 (ja) 貼り合わせウェーハ形成方法
JP2004119718A (ja) 薄型半導体チップの製造方法
TW200532786A (en) Wafer transcription method
JP2006237056A (ja) 半導体装置の製造方法
JP2016201412A (ja) ウエーハの分割方法
TWI644774B (zh) a method for separating a brittle material substrate, a substrate holding member for breaking a brittle material substrate, and a frame for adhering the adhesive film used for breaking the brittle material substrate
JP2013247175A (ja) 半導体装置の製造方法及び半導体装置
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP2004221423A (ja) 半導体装置の製造方法
JP6591240B2 (ja) デバイスの製造方法
JP7171138B2 (ja) デバイスチップの製造方法
TWI411027B (zh) 用於製造一半導體裝置之方法以及用於製造一晶粒之方法
TWI744768B (zh) 半導體裝置之製造方法
JP4553878B2 (ja) 半導体装置の製造方法