CN105702626A - 制造半导体芯片的方法以及定位切割部件的方法 - Google Patents

制造半导体芯片的方法以及定位切割部件的方法 Download PDF

Info

Publication number
CN105702626A
CN105702626A CN201510756077.6A CN201510756077A CN105702626A CN 105702626 A CN105702626 A CN 105702626A CN 201510756077 A CN201510756077 A CN 201510756077A CN 105702626 A CN105702626 A CN 105702626A
Authority
CN
China
Prior art keywords
groove
substrate
face side
semiconductor chip
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510756077.6A
Other languages
English (en)
Other versions
CN105702626B (zh
Inventor
大野健
大野健一
村田道昭
大塚勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of CN105702626A publication Critical patent/CN105702626A/zh
Application granted granted Critical
Publication of CN105702626B publication Critical patent/CN105702626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种制造半导体芯片的方法以及定位切割部件的方法，制造半导体芯片的方法包括：沿着基板的切割区域在正面侧形成沟槽以及比正面侧的沟槽深的凹部，并且凹部用作用于切割部件的定位标记，切割部件沿着正面侧的沟槽从基板的背面执行切割；在基板的背面，使基板变薄以到达凹部而不到达正面侧的沟槽；利用在基板的背面露出的凹部作为定位标记，从基板的背面定位切割部件；以及利用被定位的切割部件从基板的背面侧朝向基板的正面侧的沟槽来执行切割。

Description

制造半导体芯片的方法以及定位切割部件的方法
技术领域
本发明涉及制造半导体芯片的方法以及定位切割部件的方法。
背景技术
日本专利公报No.2003-124151提出了一种划片方法，其中用第一刀片在蓝宝石基板的正面侧形成第一沟槽，然后用第二刀片在蓝宝石基板的背侧形成比第一沟槽宽且深的第二沟槽，使得能够在不减少从一个基板获得的芯片数量的情况下提高生产率。日本专利公报No.2009-88252提出了这样一种方法：即，利用激光形成从晶圆正面到晶圆中部的沟槽，然后，通过用刀片将晶圆从晶圆的背面切割到借助激光形成的沟槽为止来执行切割处理，从而增加形成在晶圆上的半导体器件的数量。
而且，已知一种制造半导体芯片的方法，包括在基板的正面上沿着基板的切割区域形成正面侧沟槽的工序以及用切割部件从基板的背面朝向基板的正面侧形成背侧沟槽的工序。在该制造方法中，作为用于从基板背面定位切割部件的方法，示范了这样一种方法：在基板的正面侧设置用于检测表面图案的照相机，并且在识别由照相机检测到的表面图案的同时执行切割部件的定位。而且，示范了这样一种方法：将红外照相机设在背面侧，并且在用红外照相机从背面侧识别表面图案的同时执行切割部件的定位。
然而，在诸如划片装置等普通切割装置中，安装有用于检测要切割表面侧的图案的检测器件(例如，照相机等)，但是没有安装能够检测与要切割表面相反的一侧的图案的检测器件。为此，如果在使用普通切割装置的同时应用上述方法，则不能从基板的背侧来将切割部件定位在与正面侧沟槽对应的位置处。
在本发明的方案中，目的是提供如下的制造半导体芯片的方法以及定位切割部件的方法：当用上述方法定位切割部件时，能够在无需利用诸如照相机等检测器件来检测正面侧图案的情况下执行切割部件的定位。
发明内容
根据本发明的第一方案，提供一种制造半导体芯片的方法，包括：
沿着基板的切割区域在正面侧形成沟槽以及比所述正面侧的所述沟槽深的凹部，并且所述凹部用作用于切割部件的定位标记，所述切割部件沿着所述正面侧的所述沟槽从所述基板的背面执行切割；
在所述基板的所述背面，使所述基板变薄以到达所述凹部而不到达所述正面侧的所述沟槽；
利用在所述基板的所述背面露出的所述凹部作为所述定位标记，从所述基板的所述背面定位所述切割部件；以及
利用被定位的所述切割部件从所述基板的背面侧朝向所述基板的所述正面侧的所述沟槽来执行切割。
根据本发明的第二方案，提供根据第一方案所述的制造半导体芯片的方法，其中，所述正面侧的所述沟槽和所述凹部是在同一步骤中通过同一蚀刻工序形成的。
根据本发明的第三方案，提供根据第二方案所述的制造半导体芯片的方法，其中，所述正面侧的所述沟槽和所述凹部是在所述同一蚀刻工序中利用蚀刻速度差形成的。
根据本发明的第四方案，提供根据第二方案所述的制造半导体芯片的方法，其中，在用于蚀刻的保护膜的开口的宽度中，用于形成所述凹部的开口的宽度比用于形成所述正面侧的所述沟槽的开口的宽度大。
根据本发明的第五方案，提供根据第一方案所述的制造半导体芯片的方法，其中，所述正面侧的所述沟槽和所述凹部是通过各向异性蚀刻形成的。
根据本发明的第六方案，提供根据第二方案所述的制造半导体芯片的方法，其中，所述正面侧的所述沟槽和所述凹部是通过各向异性蚀刻形成的。
根据本发明的第七方案，提供根据第一方案所述的制造半导体芯片的方法，其中，所述正面侧的所述沟槽和所述凹部是通过各向异性干蚀法形成的。
根据本发明的第八方案，提供根据第二方案所述的制造半导体芯片的方法，其中，所述正面侧的所述沟槽和所述凹部是通过各向异性干蚀法形成的。
根据本发明的第九方案，提供根据第一方案所述的制造半导体芯片的方法，其中，所述切割部件包括划片刀，并且利用所述划片刀朝向所述正面侧的所述沟槽形成比所述正面侧的所述沟槽宽的背面侧的沟槽。
根据本发明的第十方案，提供根据第二方案所述的制造半导体芯片的方法，其中，所述切割部件包括划片刀，并且利用所述划片刀朝向所述正面侧的所述沟槽形成比所述正面侧的所述沟槽宽的背面侧的沟槽。
根据本发明的第十一方案，提供根据第一方案所述的制造半导体芯片的方法，其中，所述切割部件包括激光器单元，并且利用从所述激光器单元发射的激光朝向所述正面侧的所述沟槽形成比所述正面侧的所述沟槽宽的背面侧的沟槽。
根据本发明的第十二方案，提供根据第二方案所述的制造半导体芯片的方法，其中，所述切割部件包括激光器单元，并且利用从所述激光器单元发射的激光朝向所述正面侧的所述沟槽形成比所述正面侧的所述沟槽宽的背面侧的沟槽。
根据本发明的第十三方案，提供根据第一方案所述的制造半导体芯片的方法，其中，多个所述凹部形成在所述基板的正面的外边缘区域中，并且利用从多个所述凹部中选择的凹部来定位所述切割部件。
根据本发明的第十四方案，提供根据第一方案所述的制造半导体芯片的方法，其中，所述凹部的形状是十字形、T形和L形中的至少一种。
根据本发明的第十五方案，提供一种定位切割部件的方法，包括：在基板的背面上，使所述基板变薄以到达凹部而不到达正面侧的沟槽，所述基板在所述正面侧包括沿着所述基板的切割区域在所述正面侧的所述沟槽和比所述正面侧的所述沟槽深的所述凹部；以及利用在所述基板的所述背面露出的所述凹部作为定位标记来定位切割部件，所述切割部件从所述基板的所述背面沿着所述基板的所述正面侧的所述沟槽切割出背面侧的沟槽。
根据第一方案和第十五方案，当在制造半导体芯片的方法(包括在基板的正面沿着基板的切割区域形成正面侧沟槽的工序以及用切割部件从基板的背面朝向基板的正面侧形成背侧沟槽的工序)中定位切割部件时，可以在无需用诸如照相机等检测器件来检测正面侧图案的情况下从背侧定位切割部件。
根据第二方案，与正面侧的沟槽和凹部在不同步骤中形成的情况相比，能够缩减制造工序。
根据第三方案，正面侧的沟槽的深度可以不同于正面侧的凹部的深度。
根据第四方案，即使当正面侧的沟槽和凹部在同一步骤中形成时，它们的深度也可以不同。
根据第五至第八方案，与正面侧的沟槽和凹部仅由各向同性蚀刻形成的情况相比，可以使得正面侧的沟槽变窄，而且，即使当在变薄工序中厚度不均一时，用作用于定位的标记物的凹部的尺寸也不大可能改变。
根据第十三方案，能够进行切割部件的二维定位。
附图说明
将基于下面的附图详细地描述本发明的示例性实施例，其中：
图1是示出根据本发明的示例性实施例的半导体芯片的制造工序的实例的流程图；
图2A至2C是根据本发明的示例性实施例的在半导体芯片的制造工序中半导体基板的示意性剖视图；
图3A至3D是根据本发明的示例性实施例的在半导体芯片的制造工序中半导体基板的示意性剖视图；
图4A至4E是根据本发明的示例性实施例的在半导体芯片的制造工序中半导体基板的示意性剖视图；
图5是当完成电路成形时半导体基板(晶圆)的示意性俯视图；
图6A和6B是示出由划片刀执行的半划片的剖视图，图6A是示出以由划片刀形成的背面沟槽到达微沟槽的方式形成的背面沟槽的深度的实例，图6B是用划片刀将背面沟槽形成到微沟槽前的实例；
图7A至7C是示出根据本发明的示例性实施例的用于对准的沟槽的平面形状的实例的视图；
图8是示出根据本发明的示例性实施例的微沟槽和用于对准的沟槽的形成方法的实例的流程图；
图9A至9D是与图8的形成方法对应的半导体基板的示意性剖视图；
图10A和10B是与图8的形成方法对应的半导体基板的示意性剖视图；以及
图11是示出开口的宽度与蚀刻深度之间的关系的曲线图。
具体实施方式
例如，根据本发明的制造半导体芯片的方法应用于对具有基板形状的部件(例如形成有多个半导体元件的半导体晶圆)进行分割(划片)的方法以及制造每个半导体芯片的方法。形成在基板上的半导体元件不限于特定元件，并且可以包括发光元件、光接收元件、有源元件、无源元件等。根据本发明的制造方法可以应用于从基板取出包括例如发光元件在内的半导体芯片的方法，并且发光元件可以为例如面发光型半导体激光器、发光二极管或发光晶闸管。另外，根据本发明的制造方法可以应用于从基板取出包括例如光接收元件在内的半导体芯片的方法，并且光接收元件可以为例如接触式图像传感器或线传感器。一个半导体芯片可以包括单个发光元件，并且可以包括布置成阵列形式的多个发光元件。此外，一个半导体芯片可以包括驱动一个发光元件或多个发光元件的驱动电路。另外，基板可以由例如硅、SiC、化合物半导体、蓝宝石等构成。然而，基板不限于此，至少包括半导体的基板(下文统称为半导体基板)可以是由其他材料形成的基板。例如，在硅基板中形成诸如接触式图像传感器等光接收元件，并且可以在由如GaAs等III-V族化合物构成的半导体基板中形成诸如面发光型半导体激光器或发光二极管等发光元件。
在下面的说明中，将参考附图描述从形成有多个光接收元件的半导体基板上取出每个半导体芯片的方法。应当指出，附图的比例或形状被夸大以利于理解本发明特征，从而不一定与实际装置的比例或形状相同。
示例性实施例
图1是示出根据本发明的示例性实施例的半导体芯片的制造工序的实例的流程图。如图1所示，根据本示例性实施例的制造半导体芯片的方法包括：步骤(S100)，形成光接收元件；步骤(S102)，形成光阻(光阻剂，又称为光刻胶或光致抗蚀剂)图案；步骤(S104)，在半导体基板的正面上形成微沟槽和用于对准的沟槽；步骤(S106)，去除光阻图案；步骤(S108)，将用于划片的胶带附着到半导体基板的正面上；步骤(S110)，通过机加工等方法研磨基板的背面来使得用于对准的沟槽露出；步骤(S112)，利用露出的用于对准的沟槽作为标记来定位划片刀；步骤(S114)，利用划片刀来对半导体基板的背面进行划片；步骤(S116)，通过机加工等方法来研磨基板的背面而将半导体基板变薄；步骤(S118)，用紫外光(UV)照射用于划片的胶带，并且将用于扩展的胶带附着到半导体基板的背面上；步骤(S120)，去除用于划片的胶带并且用紫外光照射用于扩展的胶带；以及步骤(S122)，拾起半导体芯片并且在电路板等上进行芯片安装。图2A至2C、图3A至3D以及图4A至图4E所示的半导体基板的剖视图对应于步骤S100至步骤S122中的对应步骤。
如图2A所示，在形成光接收元件的步骤(S100)中，在半导体基板W的正面的元件形成区域中形成多个光接收元件100。此处，例如，半导体基板W由硅基板构成。光接收元件100包括例如光电二极管、光电晶体管等。光接收元件100构成例如接触式的图像传感器等。应当注意，在附图中，对于光接收元件100示出了一个区域，但是一个光接收元件100例示了包括在被划片的一个半导体芯片中的元件，并且在用于一个光接收元件100的区域中不仅可以形成一个光接收元件，而且可以形成多个光接收元件或其他电路元件。另外，在半导体基板W的对准区域中形成有当将划片应用于基板时用作对准标记的用于对准的沟槽，如下面将要说明的。
图5是示出当形成光接收元件的步骤完成时半导体基板W的实例的俯视图。为方便起见，仅在图5中的中央部分示出了光接收元件100。在半导体基板W的正面上，沿矩阵方向以阵列形式形成有多个光接收元件100。光接收元件100的平面区域为近似矩形形状，并且光接收元件100经由切割区域120彼此间隔开，切割区域120是由具有恒定间距S的切割线等限定的。另外，形成有光接收元件的元件形成区域的外侧可以用作对准区域。为方便起见，形成圆圈的点划线代表了元件形成区域与对准区域之间的边界。
如果完成了光接收元件的形成，则在半导体基板W的正面上形成光阻图案(S102)。如图2B所示，光阻图案130以如下方式制作：半导体基板W的正面的由切割线等限定的切割区域120被露出。通过光刻工序来执行用于形成光阻图案130的制作。
随后，在半导体基板W的正面上形成微沟槽和用于对准的沟槽(S104)。如图2C所示，微型沟槽(下面，为方便起见，称为微沟槽或正面侧的沟槽)140具有恒定的深度且利用光阻图案130作为掩模而形成在半导体基板W的元件形成区域中，并且在对准区域中形成深度比微沟槽的深度大的用于对准的沟槽AM。微沟槽140沿着切割区域120形成为格子形状。用于对准的沟槽AM是深度比微沟槽140的深度大的凹部，并且形成在相对于基板上的任意基准点预先确定的位置处。
微沟槽140的正面侧的宽度Sa与形成在光阻图案130中的开口的宽度近似相同，并且微沟槽140的宽度Sa例如从几μm到数十μm。另外，微沟槽140的深度Da为例如近似12μm至近似100μm，并且形成为至少比诸如光接收元件等功能元件深。同时，用于对准的沟槽AM的正面侧的宽度Sb与形成在光阻图案130中的开口的宽度近似相同，并且例如，宽度Sb大于微沟槽140的宽度Sa，为数十μm。另外，用于对准的沟槽AM的距基板正面的深度Db形成为比微沟槽140距基板正面的深度Da深。如图5所示，例如，多个用于对准的沟槽AM可以形成在元件形成区域外的外周区域中，即，可以形成在对准区域中。通常，用于对准的沟槽AM-1、AM-2、AM-3和AM-4分别以半导体基板W的中心为基准点在X方向和Y方向上由两个芯片形成。下面将详细描述形成微沟槽140和用于对准的沟槽AM的方法。
在用普通划片刀来形成微沟槽140的情况下，切割区域120的间距S增加到近似40μm至60μm，这为沟槽宽度以及划片刀的基于切削量(chippingamount)的余留(margin)宽度之和。同时，在半导体工序中形成微沟槽140的情况下，不仅沟槽宽度窄，而且用于切割的余留宽度变得比使用划片刀的情况下的余留宽度窄。也就是说，切割区域120之间的间距S会变窄，因此，通过将光接收元件高密度地布置在晶圆上，可以使得所获得的半导体芯片的数量得到增加。本示例性实施例的“正面侧”指形成有光接收元件等的功能元件的表面侧，并且“背面侧”指与“正面侧”相反的表面侧。
随后，去除光阻图案(S106)。如图3A所示，如果从半导体基板的正面去除光阻图案130，则在正面上露出沿着切割区域120形成的微沟槽140，并使得用于对准的沟槽AM在对准区域中露出。
随后，附着UV固化型的用于划片的胶带(S108)。如图3B所示，带有粘合剂层的用于划片的胶带150附着到基板的位于光接收元件侧的正面上。
随后，通过研磨基板的背面，在基板的背面侧露出用于对准的沟槽AM(S110)。如图3C所示，使基板变薄至研磨位置C作为基板厚度Dc，并且到达用于对准的沟槽AM，但不到达微沟槽140。也即，满足关系Da<Dc<Db。通过例如背面研磨(机加工)来使基板变薄，并且可以通过沿水平方向或竖直方向移动旋转的磁体160，形成恒定厚度的基板。可以通过化学机械抛光(CMP)使基板变薄。如图3D所示，如果半导体基板W变薄到研磨位置C，则用于对准的沟槽AM在基板的背面侧露出。
随后，利用露出的用于对准的沟槽作为对准标记，将切割部件定位到微沟槽140(S112)。在该实例中，将划片刀用作切割部件。利用在基板的背面侧露出的用于对准的沟槽AM作为对准标记，定位布置在基板的背面侧的划片刀或划片刀装置。感测在基板的背面侧露出的用于对准的沟槽的感测单元用于上述定位步骤，利用感测单元的感测结果，将划片刀相对于对应的微沟槽定位。感测单元是例如对基板的背面侧进行成像的成像照相机，基于由成像照相机俘获的基板背面的图像来识别用于对准的沟槽AM的图案和位置，并基于识别的结果将划片刀定位到对应的微沟槽。如图5所示，例如，在用于对准的沟槽AM在半导体基板W的X方向和Y方向上分别由两个芯片形成的情况下，从俘获的图像识别出四个用于对准的沟槽AM-1至AM-4。随后，利用用于对准的沟槽AM-1和AM-2来执行X方向上的定位，并且利用用于对准的沟槽AM-3和AM-4来执行Y方向上的定位。通过这样做，将划片刀相对于要切割出的微沟槽定位。如果完成了划片刀的二维方向上的定位，则执行划片刀的Z方向上的定位。Z方向是半导体基板W的厚度方向，并且通过Z方向的定位来确定形成在背面侧的沟槽170的深度。
如果定位完成，则从基板的背面侧沿着微沟槽140利用划片刀执行半划片(S112)。定位的划片刀在旋转的同时沿X方向和Y方向水平地移动。结果，如图4A所示，朝向微沟槽140形成背面侧的沟槽170。
图6A和图6B是示出利用划片刀形成的背面侧的沟槽的示意性剖视图。划片刀300在旋转的同时从背面沿着微沟槽140切割半导体基板W，从而在半导体基板W中形成沟槽170。例如，划片刀300是盘形的切割部件。此处，示出了顶端部分具有恒定厚度的实例，但是可以采用具有渐缩形的顶端部分的划片刀。利用在基板背面中露出的用于对准的沟槽AM作为标记，将划片刀300在半导体基板W之外的平行于基板背面的平面中对准，并且此外，通过在与半导体基板W的背面垂直的方向上移动预定量而在基板的厚度方向上对准。在对准之后，通过在划片刀300旋转的同时使划片刀300或半导体基板W中的至少一者与半导体基板W的背面平行地在X方向或Y方向上移动，而在半导体基板W中形成沟槽170。
利用划片刀300形成的沟槽170(切口宽度Sc)具有与划片刀300的厚度近似相等的宽度。另外，利用划片刀300形成的背面侧的沟槽170可以具有到达微沟槽140的深度，如图6A所示，并且可以具有未到达微沟槽140的深度，如图6B所示。也即，在后者情况下，如果存在于微沟槽140与背面侧的沟槽170之间的部分310的距离等于或小于预定值，则易于分割沟槽170与微沟槽140之间的区域。此处，微沟槽140以比用划片刀形成的背面侧的沟槽170的宽度Sc窄的宽度Sa形成，但是这是由于如下事实：即，如果微沟槽140以比背面侧的沟槽170的宽度窄的宽度形成，则与仅通过划片刀来划分半导体基板的情况相比，增加了可以从一个晶圆获取的半导体芯片的数量。如图2C所示，如果可以从半导体基板的正面到其背面形成长度为几μm至近似十几μm的微沟槽140，则不需要首先利用划片刀在背面侧形成沟槽，但是不易于形成具有这样的深度的微沟槽。出于此原因，结合采用从背面用划片刀执行的半划片方法。
当用划片刀300来执行半划片时，利用用于划片的胶带150来保持切割出的半导体芯片。用于划片的胶带150包括胶带基底部件以及层叠在胶带基底部件上的粘合剂层。粘合剂层由紫外线固化型树脂来构成，并且在被施加紫外光之前具有恒定的粘度。如果紫外光施加到粘合剂层，则粘合剂层固化，从而失去其粘合特性。出于此原因，将粘合剂层粘贴到包括微沟槽140和用于对准的沟槽AM的基板的正面上，并且保持半导体芯片使得半导体芯片在划片之后不分离。
随后，研磨基板的背面，进一步使得基板的厚度变薄(S116)。以之前步骤S110的情况相同的方式，通过背面研磨(机加工)来执行基板的变薄。如图4B所示，通过执行基板的背面侧的背面研磨，基板进一步变薄，从而基板具有期望的厚度。然而，例如，如果基板在之前的步骤S110中到达期望的厚度，则变薄步骤不是必要的，可以省去。
随后，用紫外光(UV)照射用于划片的胶带，将紫外线固化型的用于扩展的胶带附着到基板的背面上(S118)。如图4C所示，利用紫外光180来照射用于划片的胶带150，且使用于划片的胶带150的粘合剂层固化。此后，将用于扩展的胶带190附着到半导体基板W的背面上。
随后，去除用于划片的胶带，用紫外光来照射用于扩展的胶带(S120)。如图4D所示，从半导体基板的正面去除用于划片的胶带150。另外，用紫外光200来照射基板的背面的用于扩展的胶带190，并且使用于扩展的胶带190的粘合剂层固化。用于扩展的胶带190的基底部件具有弹性并且以如下的方式伸展：在容易地执行了划片之后拾起被划片的半导体芯片，并且光接收元件之间的间距发生扩展。
随后，执行划片后的半导体芯片的拾起和芯片安装步骤(S122)。如图4E所示，利用诸如导电糊剂(例如粘合剂或焊料)等固定部件220把从用于扩展的胶带190拾起的半导体芯片210安装到电路板230上，并将电路板230安装到诸如图像形成装置等电子装置上。
随后，将对在步骤S104(图2C)中描述的形成微沟槽和用于对准的沟槽的方法进行说明。如上所述，当从半导体基板的背面执行切割部件的切割时，用于对准的沟槽AM用作对准标记。出于此原因，如果用于对准的沟槽AM可用作对准标记，则用于对准的沟槽AM的平面形状不限于特定的形状。图7A至7C是用于对准的沟槽的平面形状的实例。图7A示出了十字形，图7B示出了T形，图7C示出了L形。作为这些形状的共同点，每个用于对准的沟槽具有在X方向和Y方向上延伸的部分E1和E2，并且两个延伸部分E1和E2的宽度Sb彼此相等。
在本示例性实施例中，例如，在同一步骤中同时形成微沟槽140和用于对准的沟槽AM。如图2C所示，在光阻图案130中形成用于蚀刻微沟槽140的开口，并且开口的宽度与微沟槽140的正面侧的宽度Sa近似相同。此外，在光阻图案130中形成用于蚀刻用于对准的沟槽AM的开口，并且开口的宽度与在用于对准的沟槽AM的X方向或Y方向上延伸的部分E1(E2)的宽度Sb近似相同。在本示例性实施例中，为了使得在同一步骤中同时形成的微沟槽140和用于对准的沟槽AM的深度彼此不同(Da<Db)，利用取决于光阻图案的开口宽度的蚀刻速度差。也即，当用于形成用于对准的沟槽AM的开口的宽度大于用于形成微沟槽140的宽度Sa的光阻图案130的开口的宽度时，用于对准的沟槽AM的蚀刻速度比微沟槽140的蚀刻速度快，结果，用于对准的沟槽AM的蚀刻深度Db比微沟槽140的蚀刻深度Da深。蚀刻深度之差(Db-Da)可以具有如下的量值：研磨背面时的研磨位置C可依据该量值来设定。
图8是在同一步骤中同时形成微沟槽和用于对准的沟槽时的形成方法的实例。在本形成方法中，可以使用反应离子蚀刻(RIE)装置，不止一次地重复执行蚀刻步骤和保护膜沉积步骤，以各向异性干蚀法形成具有较深深度的沟槽，即，具有大纵横比的沟槽。通过交换供应给RIE装置的反应气体，实现蚀刻步骤和保护膜沉积步骤的切换。
在图9A至9D中示出了在图8的各步骤中形成的沟槽的示意性剖视图，并且参考图9A至9D来说明形成方法。为易于理解，示意性地示出了图9A至9D所示的沟槽的形状等。在硅基板W中形成光接收元件之后，用光阻剂涂覆硅基板的正面，此后，利用光刻步骤在基板的正面上形成光阻图案(S200)。如图9A所示，在硅基板W的正面上形成光阻图案400。光阻剂是例如粘度为100cpi的i线(i-line)光阻剂，并且具有近似8μm厚度的涂层。通过使用例如i线步进曝光机和TMAH为2.38％的显影溶液在光阻剂中形成用于形成微沟槽140的开口410和用于形成用于对准的沟槽AM的开口420。开口410的宽度与微沟槽140的宽度Sa近似相同，为例如5μm。开口420的宽度与用于对准的沟槽AM的宽度Sb近似相同，为例如十二μm。
随后，通过蚀刻来形成沟槽(S210)。在本形成方法中，例如，电感耦合等离子(ICP)用作反应离子蚀刻(RIE)装置。蚀刻条件为例如如下。功率为600W，偏压功率为23W，反应气体：SF6＝170sccm，蚀刻时间为七秒。如图9B所示，通过蚀刻而在从开口410露出的硅表面上形成沟槽430并且在从开口420露出的硅表面上形成沟槽440。该蚀刻是由反应气体的等离子产生的自由基和离子在基板的水平方向和竖直方向上以蚀刻速度按恒定的选择比来执行的。另外，由于开口420的宽度大于开口410的宽度，则易于蚀刻开口420，结果，沟槽440的蚀刻深度比沟槽430的蚀刻深度深。
随后，在沟槽内沉积保护膜(S220)。保护膜的沉积条件为例如如下。功率和偏压功率与蚀刻时的功率和偏压功率相同，但是反应气体从SF6切换到C4F8。供应例如120sccm的C4F8，并且保护膜的沉积时间为五秒。如图9C所示，通过保护膜的沉积，在沟槽430和沟槽440内形成保护膜430A和440A。
随后，通过蚀刻来形成沟槽(S230)。蚀刻条件与步骤S210时的蚀刻条件相同。反应气体从S4F8切换到SF6，仅通过由反应气体的等离子产生的自由基和离子中的自由基来攻击沟槽的侧壁，但是因为沟槽中存在保护膜430A和440A，所以不能蚀刻沟槽。同时，如图9D所示，在沟槽底部，保护膜430A和440A因偏压功率而被竖直入射的离子去除，所以在沟槽的底部450和460露出硅。出于此原因，在沟槽底部450和460处露出的硅被蚀刻，如图10A所示，在首先形成的沟槽430的底部450中形成不同的沟槽470，并且以相同的方式，在首先形成的沟槽440的底部460处形成不同的沟槽480。
随后，在沟槽内沉积保护膜(S240)。该步骤与步骤S220时的步骤相同。反应气体从SF6切换到C4F8。如图10B所示，保护膜470A和480A被沉积在沟槽内。通过多次重复保护膜的蚀刻和沉积，来执行各向异性干蚀法并且可以同时形成深的微沟槽410和用于对准的深沟槽AM。因此，由于由开口410形成的沟槽的深度比通过开口420形成的沟槽的深度浅，所以用于对准的沟槽的蚀刻深度Db比微沟槽的蚀刻深度Da深。
图11是示出在硅基板中形成图7C所示的L形的用于对准的沟槽时开口的宽度与蚀刻深度之间的关系的曲线图。例如，如果微沟槽140的宽度Sa为近似5μm并且用于对准的沟槽的宽度Sb为70μm，则微沟槽140的蚀刻深度Da近似100μm，且可以使得用于对准的沟槽AM的蚀刻深度Db为近似170μm。获得近似70μm作为蚀刻深度差(Db-Da)，由此可以将图3C所示的研磨位置C设定在该范围内。
前述的蚀刻条件和保护膜沉积条件仅为实例，可以适当地根据微沟槽140和用于对准的沟槽AM的形状、尺寸和蚀刻深度来改变条件。例如，通过增加蚀刻步骤和保护膜沉积步骤的重复次数，可以按较高的纵横比来形成微沟槽和用于对准的沟槽。另外，微沟槽140和用于对准的沟槽AM的侧壁可以形成为近似竖直地从基板的正面延伸，或者可以以侧壁沿向前的方向倾斜从而沟槽宽度逐渐缩窄的方式来形成。侧壁的倾斜是通过适当地改变蚀刻条件和保护膜沉积条件来获得的。
如上所述，根据本示例性实施例，在基板的正面侧形成微沟槽和用于对准的沟槽，并且通过使得基板的背面变薄，在基板的背面侧露出用于对准的沟槽，从而可以使用用于对准的沟槽作为切割部件在基板的背面侧的对准标记(定位标记)，并且将作为切割部件的划片刀定位在对应于正面侧的微沟槽上。另外，根据本示例性实施例，由于不需要设置用于感测基板的正面侧的微沟槽的位置的感测照相机等，所以提高了利用基板的正面侧的空间的自由度。此外，不需要用于从基板的背面侧感测微沟槽的位置的红外照相机或线。
在上述示例性实施例中，描述了从基板的背面侧利用划片刀来切割基板的实例，但是当切割基板时，可以使用除了划片刀之外的切割部件。例如，切割部件可以是利用激光照射来切割基板的激光器单元，甚至在该情况下，利用用于对准的沟槽作为标记，将激光器的照射位置定位在对应的微沟槽处。作为使用激光照射的切割方法，可以通过激光照射产生的热来熔化并切割基板，可以通过改变基板的内部来分割基板。激光器单元可以包括发射激光的激光器元件和控制激光器元件的激光发射的控制器。
此外，根据上述的示例性实施例，描述了在同一步骤中形成微沟槽和用于对准的沟槽的实例，但是可以在不同的制造步骤中形成微沟槽和用于对准的沟槽。例如，微沟槽的蚀刻步骤独立于用于对准的沟槽的蚀刻步骤来执行。在独立的步骤中制造的情况下，用于对准的沟槽的宽度Sb不需要大于微沟槽的宽度Sa，并且可以小于微沟槽的宽度Sa。然而，用于对准的沟槽的深度Db比微沟槽的深度Da深是必要的。
此外，根据上述的示例性实施例，描述了在由硅构成的半导体基板中形成微沟槽和用于对准的沟槽的实例，但是半导体基板可以是由例如GaAs、蓝宝石、SiC等其他材料构成的半导体基板或绝缘基板。另外，描述了在各向异性干蚀法时将硅用作产生由开口的宽度差引起蚀刻速度或蚀刻深度的差异的材料的实例，但是可以使用除硅以外的其他材料。
此外，在上述示例性实施例中，在图7A至7C中示出了用于对准的沟槽的平面形状，但是这些是实例，用于对准的沟槽的平面形状可以是任意形状，例如多边形形状或圆形形状，只要该形状可以用作用于对准的标记即可。此外，在上述的示例性实施例中，描述了在基板的外边缘的对准区域中形成用于对准的沟槽的实例，但是用于对准的沟槽不一定形成在基板的外边缘中，也可以形成在基板的中央部分内或者元件形成区域内，只要能用作用于定位的标记即可。此外，在上述说明中，用于对准的标记在X方向和Y方向上分别由两个芯片形成，但是用于对准的标记的数量是任意的，可以为四个以上，或者可以小于四个。
如上所述，详细描述了本发明的优选的示例性实施例，但是本发明不限于具体的示例性实施例，可以在不偏离权利要求书中所描述的本发明的主旨的范围内做出各种修改和改变。
出于解释和说明的目的提供了本发明的示例性实施例的前面的说明。不意在穷举或将本发明限制为所公开的确切形式。显然，对于本技术领域的技术人员可以进行许多修改和变型。选择和说明本示例性实施例是为了更好地解释本发明的原理及其实际应用，因此使得本技术领域的其他人能够为实现各种实施例理解本发明和各种适合于所构想的特定应用的修改。目的在于通过所附权利要求及其等同内容限定本发明的范围。
本申请基于2014年12月15日递交的日本专利申请No.2014-253227并且要求该专利申请的优先权。

Claims (15)

1.一种制造半导体芯片的方法，包括：
沿着基板的切割区域在正面侧形成沟槽以及比所述正面侧的所述沟槽深的凹部，并且所述凹部用作用于切割部件的定位标记，所述切割部件沿着所述正面侧的所述沟槽从所述基板的背面执行切割；
在所述基板的所述背面，使所述基板变薄以到达所述凹部而不到达所述正面侧的所述沟槽；
利用在所述基板的所述背面露出的所述凹部作为所述定位标记，从所述基板的所述背面定位所述切割部件；以及
利用被定位的所述切割部件从所述基板的背面侧朝向所述基板的所述正面侧的所述沟槽来执行切割。
2.根据权利要求1所述的制造半导体芯片的方法，其中，
所述正面侧的所述沟槽和所述凹部是在同一步骤中通过同一蚀刻工序形成的。
3.根据权利要求2所述的制造半导体芯片的方法，其中，
所述正面侧的所述沟槽和所述凹部是在所述同一蚀刻工序中利用蚀刻速度差形成的。
4.根据权利要求2所述的制造半导体芯片的方法，其中，
在用于蚀刻的保护膜的开口的宽度中，用于形成所述凹部的开口的宽度比用于形成所述正面侧的所述沟槽的开口的宽度大。
5.根据权利要求1所述的制造半导体芯片的方法，其中，
所述正面侧的所述沟槽和所述凹部是通过各向异性蚀刻形成的。
6.根据权利要求2所述的制造半导体芯片的方法，其中，
所述正面侧的所述沟槽和所述凹部是通过各向异性蚀刻形成的。
7.根据权利要求1所述的制造半导体芯片的方法，其中，
所述正面侧的所述沟槽和所述凹部是通过各向异性干蚀法形成的。
8.根据权利要求2所述的制造半导体芯片的方法，其中，
所述正面侧的所述沟槽和所述凹部是通过各向异性干蚀法形成的。
9.根据权利要求1所述的制造半导体芯片的方法，其中，
所述切割部件包括划片刀，并且利用所述划片刀朝向所述正面侧的所述沟槽形成比所述正面侧的所述沟槽宽的背面侧的沟槽。
10.根据权利要求2所述的制造半导体芯片的方法，其中，
所述切割部件包括划片刀，并且利用所述划片刀朝向所述正面侧的所述沟槽形成比所述正面侧的所述沟槽宽的背面侧的沟槽。
11.根据权利要求1所述的制造半导体芯片的方法，其中，
所述切割部件包括激光器单元，并且利用从所述激光器单元发射的激光朝向所述正面侧的所述沟槽形成比所述正面侧的所述沟槽宽的背面侧的沟槽。
12.根据权利要求2所述的制造半导体芯片的方法，其中，
所述切割部件包括激光器单元，并且利用从所述激光器单元发射的激光朝向所述正面侧的所述沟槽形成比所述正面侧的所述沟槽宽的背面侧的沟槽。
13.根据权利要求1所述的制造半导体芯片的方法，其中，
多个所述凹部形成在所述基板的正面的外边缘区域中，并且
利用从多个所述凹部中选择的凹部来定位所述切割部件。
14.根据权利要求1所述的制造半导体芯片的方法，其中，
所述凹部的形状是十字形、T形和L形中的至少一种。
15.一种定位切割部件的方法，包括：
在基板的背面上，使所述基板变薄以到达凹部而不到达正面侧的沟槽，所述基板在所述正面侧包括沿着所述基板的切割区域在所述正面侧的所述沟槽和比所述正面侧的所述沟槽深的所述凹部；以及
利用在所述基板的所述背面露出的所述凹部作为定位标记来定位切割部件，所述切割部件从所述基板的所述背面沿着所述基板的所述正面侧的所述沟槽切割出背面侧的沟槽。
CN201510756077.6A 2014-12-15 2015-11-09 制造半导体芯片的方法以及定位切割部件的方法 Active CN105702626B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-253227 2014-12-15
JP2014253227A JP5817905B1 (ja) 2014-12-15 2014-12-15 半導体片の製造方法

Publications (2)

Publication Number Publication Date
CN105702626A true CN105702626A (zh) 2016-06-22
CN105702626B CN105702626B (zh) 2018-10-09

Family

ID=54477891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510756077.6A Active CN105702626B (zh) 2014-12-15 2015-11-09 制造半导体芯片的方法以及定位切割部件的方法

Country Status (6)

Country Link
US (1) US9865468B2 (zh)
EP (1) EP3035381A1 (zh)
JP (1) JP5817905B1 (zh)
KR (1) KR20160072770A (zh)
CN (1) CN105702626B (zh)
TW (1) TWI612569B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106503151A (zh) * 2016-10-21 2017-03-15 北京源著智能科技有限公司 板材的处理方法和系统
CN107086177A (zh) * 2017-03-20 2017-08-22 通富微电子股份有限公司 半导体圆片级封装方法及半导体圆片级封装方法用刀具
CN109216269A (zh) * 2017-06-30 2019-01-15 西安中车永电电气有限公司 一种用于高压igbt芯片的厚片双面划片方法
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
DE102016109693B4 (de) * 2016-05-25 2022-10-27 Infineon Technologies Ag Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
JP2018181929A (ja) * 2017-04-05 2018-11-15 株式会社ディスコ 加工方法
US11222851B2 (en) 2017-12-28 2022-01-11 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
JP7163577B2 (ja) * 2017-12-28 2022-11-01 富士電機株式会社 半導体装置の製造方法
US20220139780A1 (en) 2019-03-01 2022-05-05 Kyocera Corporation Semiconductor device and production method for semiconductor device
JP7287084B2 (ja) * 2019-04-17 2023-06-06 セイコーエプソン株式会社 電気光学装置の製造方法、および有機エレクトロルミネッセンス装置の製造方法
US10992103B1 (en) * 2019-12-02 2021-04-27 Sharp Fukuyama Laser Co., Ltd. Laser device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN102082145A (zh) * 2009-11-27 2011-06-01 海力士半导体有限公司 晶片及其形成方法
JP2012064961A (ja) * 2011-11-08 2012-03-29 Panasonic Corp 電子部品の製造方法
CN102792429A (zh) * 2010-03-09 2012-11-21 美光科技公司 形成存储器单元阵列的方法、形成多个场效应晶体管的方法、形成源极/漏极区域及隔离沟槽的方法及在衬底中形成一系列间隔沟槽的方法
US20130280888A1 (en) * 2012-04-20 2013-10-24 Infineon Technologies Ag Methods of Forming Semiconductor Devices
JP2013247175A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
CN103578927A (zh) * 2012-08-10 2014-02-12 英飞凌科技股份有限公司 包含自背表面研磨的半导体器件制造方法及半导体器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0775955A (ja) * 1993-06-17 1995-03-20 Disco Abrasive Syst Ltd 精密切削装置
US6528393B2 (en) 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
JP2003124151A (ja) 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
US6794272B2 (en) * 2001-10-26 2004-09-21 Ifire Technologies, Inc. Wafer thinning using magnetic mirror plasma
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
JP4354262B2 (ja) * 2003-12-08 2009-10-28 株式会社ディスコ レーザー加工された変質層の確認方法
US7420317B2 (en) 2004-10-15 2008-09-02 Fujifilm Dimatix, Inc. Forming piezoelectric actuators
US7824962B2 (en) * 2008-01-29 2010-11-02 Infineon Technologies Ag Method of integrated circuit fabrication
US9299664B2 (en) 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
JP2011181618A (ja) * 2010-02-26 2011-09-15 Renesas Electronics Corp 半導体装置の製造方法、半導体装置の製造装置及びプログラム
US9385268B2 (en) * 2014-11-10 2016-07-05 Fuji Xerox Co., Ltd. Method of manufacturing semiconductor chips

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN102082145A (zh) * 2009-11-27 2011-06-01 海力士半导体有限公司 晶片及其形成方法
CN102792429A (zh) * 2010-03-09 2012-11-21 美光科技公司 形成存储器单元阵列的方法、形成多个场效应晶体管的方法、形成源极/漏极区域及隔离沟槽的方法及在衬底中形成一系列间隔沟槽的方法
JP2012064961A (ja) * 2011-11-08 2012-03-29 Panasonic Corp 電子部品の製造方法
US20130280888A1 (en) * 2012-04-20 2013-10-24 Infineon Technologies Ag Methods of Forming Semiconductor Devices
JP2013247175A (ja) * 2012-05-24 2013-12-09 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
CN103578927A (zh) * 2012-08-10 2014-02-12 英飞凌科技股份有限公司 包含自背表面研磨的半导体器件制造方法及半导体器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106503151A (zh) * 2016-10-21 2017-03-15 北京源著智能科技有限公司 板材的处理方法和系统
CN106503151B (zh) * 2016-10-21 2019-12-13 北京源著智能科技有限公司 板材的处理方法和系统
CN107086177A (zh) * 2017-03-20 2017-08-22 通富微电子股份有限公司 半导体圆片级封装方法及半导体圆片级封装方法用刀具
CN107086177B (zh) * 2017-03-20 2020-03-10 通富微电子股份有限公司 半导体圆片级封装方法及半导体圆片级封装方法用刀具
CN109216269A (zh) * 2017-06-30 2019-01-15 西安中车永电电气有限公司 一种用于高压igbt芯片的厚片双面划片方法
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法

Also Published As

Publication number Publication date
EP3035381A1 (en) 2016-06-22
JP2016115803A (ja) 2016-06-23
KR20160072770A (ko) 2016-06-23
TWI612569B (zh) 2018-01-21
TW201633384A (zh) 2016-09-16
US20160172203A1 (en) 2016-06-16
US9865468B2 (en) 2018-01-09
CN105702626B (zh) 2018-10-09
JP5817905B1 (ja) 2015-11-18

Similar Documents

Publication Publication Date Title
CN105702626A (zh) 制造半导体芯片的方法以及定位切割部件的方法
TWI752009B (zh) 加工方法
US6309943B1 (en) Precision marking and singulation method
TW201812954A (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
US9412620B2 (en) Three-dimensional integrated circuit device fabrication including wafer scale membrane
JP6066854B2 (ja) ウエーハの加工方法
JP2016058474A (ja) 半導体片の製造方法
KR102096675B1 (ko) 웨이퍼 가공 방법
US20080090381A1 (en) Laser processing method for gallium arsenide wafer
TWI574319B (zh) 半導體物件之製造方法
US6441504B1 (en) Precision aligned and marked structure
JP2020088068A (ja) 被加工物の加工方法
TW200939547A (en) Optical device manufacturing method
US7816184B2 (en) Micromachine device processing method
CN111490007A (zh) 背面金属光刻法图案化管芯切割系统和相关方法
CN111490008A (zh) 背面金属图案化管芯切割系统和相关方法
CN110352478B (zh) 用于选择半导体芯片的方法
EP4002439A1 (en) Three dimensional integrated semiconductor architecture and method of manufacturing the same
JPH06283663A (ja) 半導体チップどうしを整合するための方法
JP2007142228A (ja) 湿式異方性エッチングにおける終点検出方法および終点検出装置ならびに半導体装置の製造方法
US20150235879A1 (en) Device and method for wafer taping
KR20200041070A (ko) 웨이퍼 정렬 방법, 이러한 정렬 방법을 이용한 웨이퍼 본딩 방법, 및 이러한 정렬 방법을 수행하기 위한 장치
TW202410265A (zh) 平面光子電路及裝置用之晶圓級蝕刻方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Fuji film business innovation Co.,Ltd.

Address before: Tokyo

Patentee before: Fuji Xerox Co.,Ltd.