CN109585369A - 半导体芯片的分片方法 - Google Patents

半导体芯片的分片方法 Download PDF

Info

Publication number
CN109585369A
CN109585369A CN201811608314.4A CN201811608314A CN109585369A CN 109585369 A CN109585369 A CN 109585369A CN 201811608314 A CN201811608314 A CN 201811608314A CN 109585369 A CN109585369 A CN 109585369A
Authority
CN
China
Prior art keywords
semiconductor chip
back side
marking groove
sharding method
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811608314.4A
Other languages
English (en)
Inventor
黄寓洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU SUNA PHOTOELECTRIC Co Ltd
Original Assignee
SUZHOU SUNA PHOTOELECTRIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU SUNA PHOTOELECTRIC Co Ltd filed Critical SUZHOU SUNA PHOTOELECTRIC Co Ltd
Priority to CN201811608314.4A priority Critical patent/CN109585369A/zh
Publication of CN109585369A publication Critical patent/CN109585369A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种半导体芯片的分片方法，所述分片方法包括：S1、在半导体芯片正面边缘形成划线槽；S2、在半导体芯片背面采集正面划线槽的位置，确定背面裂片槽的位置；S3、从半导体芯片背面沿裂片槽进行半导体芯片的分片。本发明通过正面划片、背面裂片的分片方法，可以避免现有技术中侧壁挤压的情况，分片过程中不会产生碎屑污染芯片，大大提高了芯片的分片良率，保证了半导体芯片的电学性能。

Description

半导体芯片的分片方法
技术领域
本发明涉及半导体加工技术领域，特别是涉及一种半导体芯片的分片方法。
背景技术
在激光器、探测器、太阳电池等半导体芯片等领域，经常会通过划片和裂片两道工序完成芯片的隔离。
参图1a、1b所示，划片是在半导体芯片10正面11划刻一道划线槽21，然后在划线槽21上沿着裂片槽22进行半导体芯片的分片，最终分片得到的半导体芯片的表面形貌图如图1c所示。
但现有技术中的分片方法均在半导体芯片的正面进行，会损伤芯片的有源区，造成对芯片性能和外观的损伤，大大降低了芯片的分片良率。
因此，针对上述技术问题，有必要提供一种半导体芯片的分片方法。
发明内容
有鉴于此，本发明的目的在于提供一种半导体芯片的分片方法。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种半导体芯片的分片方法，所述分片方法包括：
S1、在半导体芯片正面边缘形成划线槽；
S2、在半导体芯片背面采集正面划线槽的位置，确定背面裂片槽的位置；
S3、从半导体芯片背面沿裂片槽进行半导体芯片的分片。
作为本发明的进一步改进，所述步骤S1具体为：
在半导体芯片正面边缘划刻形成划线槽。
作为本发明的进一步改进，所述步骤S1具体为：
通过湿法腐蚀工艺，基于不同晶向选择比的差异性，在半导体芯片正面形成V型结构的划线槽。
作为本发明的进一步改进，所述划线槽至少设于半导体芯片正面一侧的边缘。
作为本发明的进一步改进，所述划线槽至少设于半导体芯片正面两侧的边缘。
作为本发明的进一步改进，所述划线槽的长度不大于半导体芯片总长度的1/2，划线槽的深度为1μm～50μm。
作为本发明的进一步改进，所述划线槽的底部距离半导体芯片背面的距离为5μm～20μm。
作为本发明的进一步改进，所述步骤S2具体为：
通过CCD相机，在半导体芯片背面采集正面划线槽的位置，确定背面裂片槽的位置。
作为本发明的进一步改进，所述半导体芯片为InP基半导体芯片或Si基半导体芯片。
本发明的有益效果是：
本发明通过正面划片、背面裂片的分片方法，可以避免现有技术中侧壁挤压的情况，分片过程中不会产生碎屑污染芯片，大大提高了芯片的分片良率，保证了半导体芯片的电学性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a、1b分别为现有技术中半导体芯片划片、分片的示意图；
图1c为现有技术中分片得到的半导体芯片的表面形貌图；
图2为本发明半导体芯片分片方法的工艺流程图；
图3a、3b分别为本发明一具体实施例中半导体芯片划片、分片的示意图；
图3c为本发明一具体实施例中分片得到的半导体芯片的表面形貌图；
图4a、4b分别为本发明另一具体实施例中半导体芯片划片、分片的示意图；
图5为本发明再一具体实施例中半导体芯片的剖视结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
参图2所示，本发明公开了一种半导体芯片的分片方法，包括：
S1、在半导体芯片正面边缘形成划线槽；
S2、在半导体芯片背面采集正面划线槽的位置，确定背面裂片槽的位置；
S3、从半导体芯片背面沿裂片槽进行半导体芯片的分片。
本发明中的划线槽至少设于半导体芯片正面一侧的边缘，优选地，划线槽至少设于半导体芯片正面两侧的边缘。划线槽可直接在半导体芯片划刻，也可通过湿法腐蚀工艺蚀刻形成。
在发明的一些优选方案中，划线槽的长度不大于半导体芯片总长度的1/2，划线槽的深度为1μm～50μm。
在发明的一些优选方案中，划线槽的底部距离半导体芯片背面的距离为5μm～20μm。
具体地，步骤S2具体为：
通过CCD相机，在半导体芯片背面采集正面划线槽的位置，确定背面裂片槽的位置。
本发明中的半导体芯片可以为InP基半导体芯片或Si基半导体芯片，也可以为其他结构的芯片。
以下结合具体实施例对本发明进行详细说明。
本发明一具体实施例中半导体芯片的分片方法，包括：
参图3a所示，在半导体芯片10正面11边缘划刻划线槽21。
本实施例中的半导体芯片为InP基半导体芯片。划线槽21设于半导体芯片10的一侧边缘，其长度为半导体芯片10长度的1/8左右，划线槽21的深度为10μm。
在划片过程中，采用不同划方法，只在芯片边缘划开一小口，避免了传统方法因通划产生的碎屑，污染芯片表面。
参图3b所示，在半导体芯片10背面12采集正面划线槽21的位置，确定背面裂片槽22的位置。
在完成划片工艺后进行裂片工艺，在裂片时采用从背面划裂的方法，通过CCD相机采集正面划线槽的位置。
从半导体芯片10背面12沿裂片槽22进行半导体芯片的分片，最终分片得到的半导体芯片的表面形貌图如图3c所示。
最后通过流片的方法从背面实现裂片，避免了传统方法从正面劈裂时，劈刀和正面划线处相互碰撞，造成芯片边缘损伤、侧壁漏电情况出现。
对比图1c和图3c可以看出，本实施例中通过正面划片、背面裂片的分片方法，可以避免现有技术中侧壁挤压的情况，分片过程中不会产生碎屑污染芯片，大大提高了芯片的分片良率。
本发明另一具体实施例中半导体芯片的分片方法，包括：
参图4a所示，在半导体芯片10正面11边缘划刻划线槽21。
本实施例中的半导体芯片为Si基半导体芯片。划线槽21设于半导体芯片10的两侧边缘，每侧划线槽21的长度为半导体芯片10长度的1/8左右，划线槽21底部距离半导体芯片10背面的深度为10μm。
在划片过程中，采用不同划方法，只在芯片两侧边缘划开一小口，避免了传统方法因通划产生的碎屑，污染芯片表面。
参图4b所示，在半导体芯片10背面12采集正面划线槽21的位置，确定背面裂片槽22的位置。
在完成划片工艺后进行裂片工艺，在裂片时采用从背面划裂的方法，通过CCD相机采集正面划线槽的位置。
从半导体芯片10背面12沿裂片槽22进行半导体芯片的分片。
在本发明的再一实施例中，半导体芯片的分片方法，包括：
参图5所示，通过湿法腐蚀工艺，基于不同晶向选择比的差异性，在半导体芯片正面形成V型结构的划线槽。
本实施例中的半导体芯片为InP基半导体芯片，利用晶向(100)和(111)方向湿法腐蚀选择比的差异性，在芯片正面形成V型结构的划线槽，这样可以避免砂轮切割带来碎屑问题。
而后，在半导体芯片背面采集正面划线槽的位置，确定背面裂片槽的位置。
最后从半导体芯片背面沿裂片槽进行半导体芯片的分片。
由以上技术方案可以看出，本发明具有如下有益效果：
本发明通过正面划片、背面裂片的分片方法，可以避免现有技术中侧壁挤压的情况，分片过程中不会产生碎屑污染芯片，大大提高了芯片的分片良率，保证了半导体芯片的电学性能。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种半导体芯片的分片方法，其特征在于，所述分片方法包括：
S1、在半导体芯片正面边缘形成划线槽；
S2、在半导体芯片背面采集正面划线槽的位置，确定背面裂片槽的位置；
S3、从半导体芯片背面沿裂片槽进行半导体芯片的分片。
2.根据权利要求1所述的半导体芯片的分片方法，其特征在于，所述步骤S1具体为：
在半导体芯片正面边缘划刻形成划线槽。
3.根据权利要求1所述的半导体芯片的分片方法，其特征在于，所述步骤S1具体为：
通过湿法腐蚀工艺，基于不同晶向选择比的差异性，在半导体芯片正面形成V型结构的划线槽。
4.根据权利要求2或3所述的半导体芯片的分片方法，其特征在于，所述划线槽至少设于半导体芯片正面一侧的边缘。
5.根据权利要求2或3所述的半导体芯片的分片方法，其特征在于，所述划线槽至少设于半导体芯片正面两侧的边缘。
6.根据权利要求2或3所述的半导体芯片的分片方法，其特征在于，所述划线槽的长度不大于半导体芯片总长度的1/2，划线槽的深度为1μm～50μm。
7.根据权利要求2或3所述的半导体芯片的分片方法，其特征在于，所述划线槽的底部距离半导体芯片背面的距离为5μm～20μm。
8.根据权利要求1所述的半导体芯片的分片方法，其特征在于，所述步骤S2具体为：
通过CCD相机，在半导体芯片背面采集正面划线槽的位置，确定背面裂片槽的位置。
9.根据权利要求1所述的半导体芯片的分片方法，其特征在于，所述半导体芯片为InP基半导体芯片或Si基半导体芯片。
CN201811608314.4A 2018-12-27 2018-12-27 半导体芯片的分片方法 Pending CN109585369A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811608314.4A CN109585369A (zh) 2018-12-27 2018-12-27 半导体芯片的分片方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811608314.4A CN109585369A (zh) 2018-12-27 2018-12-27 半导体芯片的分片方法

Publications (1)

Publication Number Publication Date
CN109585369A true CN109585369A (zh) 2019-04-05

Family

ID=65932002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811608314.4A Pending CN109585369A (zh) 2018-12-27 2018-12-27 半导体芯片的分片方法

Country Status (1)

Country Link
CN (1) CN109585369A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110605794A (zh) * 2019-07-29 2019-12-24 泰州隆基乐叶光伏科技有限公司 电池片生产方法、电池片、电池组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105340065A (zh) * 2013-07-01 2016-02-17 富士施乐株式会社 半导体件制造方法、含有半导体件的电路板和电子设备、基板切割方法
CN105590898A (zh) * 2014-11-10 2016-05-18 富士施乐株式会社 制造半导体芯片的方法
CN105590835A (zh) * 2014-11-06 2016-05-18 富士施乐株式会社 半导体件的制造方法
CN105702626A (zh) * 2014-12-15 2016-06-22 富士施乐株式会社 制造半导体芯片的方法以及定位切割部件的方法
CN107785311A (zh) * 2016-08-25 2018-03-09 株式会社迪思科 封装晶片的加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105340065A (zh) * 2013-07-01 2016-02-17 富士施乐株式会社 半导体件制造方法、含有半导体件的电路板和电子设备、基板切割方法
CN105590835A (zh) * 2014-11-06 2016-05-18 富士施乐株式会社 半导体件的制造方法
CN105590898A (zh) * 2014-11-10 2016-05-18 富士施乐株式会社 制造半导体芯片的方法
CN105702626A (zh) * 2014-12-15 2016-06-22 富士施乐株式会社 制造半导体芯片的方法以及定位切割部件的方法
CN107785311A (zh) * 2016-08-25 2018-03-09 株式会社迪思科 封装晶片的加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110605794A (zh) * 2019-07-29 2019-12-24 泰州隆基乐叶光伏科技有限公司 电池片生产方法、电池片、电池组件
CN110605794B (zh) * 2019-07-29 2022-04-19 泰州隆基乐叶光伏科技有限公司 电池片生产方法、电池片、电池组件

Similar Documents

Publication Publication Date Title
US8625942B2 (en) Efficient silicon-on-insulator grating coupler
CN109585369A (zh) 半导体芯片的分片方法
CN105234563B (zh) 一种玻璃钝化硅晶圆的背面激光切割方法
WO2019056623A1 (zh) 一种虹膜识别装置及终端
CN103794471A (zh) 一种化合物半导体衬底的制备方法
CN111915658B (zh) 一种用于点云的配准方法及系统
CN103956337B (zh) 一种半导体晶片的切割方法
CN105609549A (zh) 双向放电管芯片及其制造方法
CN104925741A (zh) 一种mems器件切割方法
CN106024756A (zh) 一种3d集成电路结构及其制造方法
CN105529303A (zh) 键合工艺中去除气泡区域的方法
CN104465360A (zh) 晶圆及其刻蚀方法
CN104966991B (zh) 一种新型高速半导体激光器的制作方法
US9377582B2 (en) Substrate, related device, and related manufacturing method
CN110286384A (zh) 一种基于多线激光点云极化表征的高精度地图生成系统及方法
TWI474061B (zh) 光纖光學鑷夾之製作方法
CN107702962A (zh) 用于扫描电容显微镜的样品的制备方法及使用该方法制备的样品
CN103077889B (zh) 一种晶圆背面减薄方法
CN106129810B (zh) 半导体装置的制造方法、半导体装置
CN102955201B (zh) 具有扩大光束缓冲区域的光隔离器及其制作方法
CN105047536A (zh) 用于碳化硅器件的对准标记及其制备方法
JP2644069B2 (ja) 半導体装置の製造方法
CN102810594B (zh) 类单晶硅片的制绒方法
CN102617030A (zh) 一种带液晶的液晶面板切割方法
CN105023839A (zh) 一种制作双层结构硅片的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405