CN107785311A - 封装晶片的加工方法 - Google Patents

封装晶片的加工方法 Download PDF

Info

Publication number
CN107785311A
CN107785311A CN201710705687.2A CN201710705687A CN107785311A CN 107785311 A CN107785311 A CN 107785311A CN 201710705687 A CN201710705687 A CN 201710705687A CN 107785311 A CN107785311 A CN 107785311A
Authority
CN
China
Prior art keywords
groove
encapsulated wafer
processing method
moulded resin
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710705687.2A
Other languages
English (en)
Other versions
CN107785311B (zh
Inventor
吉田侑太
大久保广成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN107785311A publication Critical patent/CN107785311A/zh
Application granted granted Critical
Publication of CN107785311B publication Critical patent/CN107785311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供封装晶片的加工方法，能够使模制树脂残留于封装器件的侧面。一种封装晶片的加工方法，包含如下的步骤：模制树脂去除步骤(ST3)，使封装晶片的填充有模制树脂的槽在外周剩余区域露出；保持步骤(ST5)，使槽露出而对封装晶片进行保持；朝向调整步骤(ST6)，使槽与形成分割槽时对卡盘工作台进行加工进给的加工进给方向平行；坐标登记步骤(ST7)，对在外周缘露出的多个槽的两个端部进行拍摄，根据拍摄图像对槽的两个端部或单侧端部的坐标信息进行登记；以及分割槽形成步骤(ST8)，根据所登记的槽的坐标信息，计算出应沿着槽形成的分割槽的位置，并沿着槽形成分割槽。

Description

封装晶片的加工方法
技术领域
本发明涉及封装晶片的加工方法。
背景技术
要想将半导体晶片分割成各个器件芯片，公知有利用切削刀具或激光光线照射的加工方法。通常各个分割而得到的器件芯片被固定于母板等，利用线等进行布线，利用模制树脂进行封装。但是，由于器件芯片的侧面的微细的裂纹等，当使器件长时间运转时，存在裂纹伸展、器件破损的可能，因此开发了如下的封装器件：利用模制树脂覆盖器件芯片的侧面，从而使外在环境因素不影响到器件(例如，参照专利文献1)。
专利文献1：日本特开2002-100709号公报
在制造专利文献1所示的封装器件时，需要在半导体晶片上沿着分割预定线形成供模制树脂填充的槽。在利用切削刀具形成槽的情况下，因切削刀具的弯曲、切削装置的轴的伸缩以及定位精度的影响，有时槽的间隔以μm单位发生变动。特别是当在半导体晶片的正面形成有低介电常数绝缘体被膜(Low-k膜)，在利用激光烧蚀将低介电常数绝缘体被膜去除之后，沿着去除该被膜而成的浅槽进行切削时，因激光烧蚀的热的影响，浅槽的附近变硬，容易使切削刀具产生弯曲。
在制造专利文献1所示的封装器件时，在对填充于封装晶片的槽的模制树脂进行进一步分割而分割成各个封装器件的加工中，当对远离槽的宽度方向中心的位置进行分割时，有时模制树脂不残留于封装器件的侧面。特别是当为了使能够由一张半导体晶片制造的封装器件的数量增多而使分割预定线的宽度变窄时，由于槽的间隔的变动，模制树脂不残留于封装器件的侧面的可能性提高。
发明内容
由此，本发明的目的在于提供如下的封装晶片的加工方法：能够使模制树脂残留于封装器件的侧面。
根据本发明，提供封装晶片的加工方法，该封装晶片是利用模制树脂将晶片的器件区域的正面以及沿着分割预定线形成的槽覆盖而得的，该晶片在正面上具有在由交叉的多条所述分割预定线划分的多个区域内分别形成有器件的所述器件区域以及围绕该器件区域的外周剩余区域，该封装晶片的加工方法具有如下的步骤：模制树脂去除步骤，沿着封装晶片的外周缘将该模制树脂去除，使填充有该模制树脂的槽在该外周剩余区域露出；保持步骤，使填充有该模制树脂的该槽露出而利用卡盘工作台的保持面对该封装晶片进行保持；朝向调整步骤，使保持着该封装晶片的该卡盘工作台旋转，使该槽的延伸方向与形成分割槽时对该卡盘工作台进行加工进给的加工进给方向平行；坐标登记步骤，在实施了该朝向调整步骤之后，对在外周缘露出的多个该槽的两个端部进行拍摄，根据拍摄图像对该卡盘工作台的保持面上的该槽的两个端部或单侧端部的坐标信息进行登记；以及分割槽形成步骤，根据所登记的该槽的坐标信息，计算出应沿着该槽形成的分割槽的位置，并沿着该槽形成该分割槽，即使相邻的该槽的间隔发生变动，也与该槽的位置对应地形成该分割槽。
优选在该坐标登记步骤中，对所有的该槽的两个端部的坐标信息进行登记。
优选在实施该坐标登记步骤时，沿着封装晶片的外周缘在周向上依次对该槽进行拍摄。
优选在该分割槽形成步骤中，通过激光光线或切削刀具将该模制树脂去除。
在本发明的封装晶片的加工方法中，对填充有模制树脂的槽的位置可靠地进行登记然后形成分割槽，因此在槽的中心形成分割槽。由此，起到能够使模制树脂残留于封装器件的侧面的效果。另外，沿着封装晶片的外周缘对槽进行检测，因此还具有能够高效地对坐标位置进行登记的效果。
附图说明
图1的(a)是晶片的立体图，该晶片构成第一实施方式的封装晶片的加工方法的加工对象的封装晶片，图1的(b)是图1的(a)所示的晶片的器件的立体图。
图2是第一实施方式的封装晶片的加工方法的加工对象的封装晶片的主要部分的剖视图。
图3是示出对图2所示的封装晶片进行分割而得到的封装器件的立体图。
图4是示出第一实施方式的封装晶片的加工方法的流程的流程图。
图5是示出图4所示的封装晶片的加工方法的槽形成步骤中所用的切削装置的概略的结构的立体图。
图6的(a)是图4所示的封装晶片的加工方法的槽形成步骤中的晶片的主要部分的剖视图，图6的(b)是图4所示的封装晶片的加工方法的槽形成步骤后的晶片的主要部分的剖视图，图6的(c)是图4所示的封装晶片的加工方法的槽形成步骤后的晶片的立体图。
图7是图4所示的封装晶片的加工方法的模制树脂层形成步骤后的封装晶片的立体图。
图8的(a)是示出图4所示的封装晶片的加工方法的模制树脂去除步骤的立体图，图8的(b)是图4所示的封装晶片的加工方法的模制树脂去除步骤后的封装晶片的立体图。
图9的(a)是示出图4所示的封装晶片的加工方法的薄化步骤的侧视图，图9的(b)是图4所示的封装晶片的加工方法的薄化步骤后的封装晶片的剖视图。
图10是示出将图9的(b)所示的封装晶片换帖在划片带的状态的立体图。
图11是示出图4所示的封装晶片的加工方法的保持步骤的立体图。
图12是示出图4所示的封装晶片的加工方法的朝向调整步骤的立体图。
图13是示出图4所示的封装晶片的加工方法的坐标登记步骤的立体图。
图14是示出图4所示的封装晶片的加工方法的坐标登记步骤的俯视图。
图15是示出图4所示的封装晶片的加工方法的坐标登记步骤中所拍摄的拍摄图像的一例的图。
图16是示出图4所示的封装晶片的加工方法的坐标登记步骤中所拍摄的拍摄图像的其他例的图。
图17是示出图4所示的封装晶片的加工方法的坐标登记步骤中所登记的槽的坐标的一例的图。
图18是图4所示的封装晶片的加工方法的分割槽形成步骤后的封装晶片的主要部分的剖视图。
标号说明
11、31：卡盘工作台；11a、31a：保持面；13：切削刀具；PW：封装晶片；W：晶片；WS：正面；WR：背面；L：分割预定线；LR：激光光线；D：器件；SB：基板；DR：器件区域；GR：外周剩余区域；DT：槽；DD：分割槽；MR：模制树脂；ST3：模制树脂去除步骤；ST5：保持步骤；ST6：朝向调整步骤；ST7：坐标登记步骤；ST8：分割槽形成步骤。
具体实施方式
参照附图对用于实施本发明的方式(实施方式)进行详细的说明。本发明并不被以下的实施方式记载的内容所限定。另外，以下所记载的结构要素中包含本领域技术人员能够容易想到的内容、实质上相同的内容。另外，以下所记载的结构可以适当组合。另外，在不脱离本发明的主旨的范围内，可以进行结构的各种省略、置换或变更。
[第一实施方式]
参照附图对第一实施方式的封装晶片的加工方法进行说明。图1的(a)是晶片的立体图，该晶片构成第一实施方式的封装晶片的加工方法的加工对象的封装晶片。图1的(b)是图1的(a)所示的晶片的器件的立体图。图2是第一实施方式的封装晶片的加工方法的加工对象的封装晶片的主要部分的剖视图。图3是示出对图2所示的封装晶片进行分割而得到的封装器件的立体图。
作为第一实施方式的封装晶片的加工方法的加工对象的图2所示的封装晶片PW由图1所示的晶片W构成。在第一实施方式中，图1的(a)所示的晶片W是以硅、蓝宝石、砷化镓等为基板SB的圆板状的半导体晶片或光器件晶片。如图1所示，晶片W在正面WS具有在由交叉(在第一实施方式中为垂直)的多条分割预定线L划分的多个区域内分别形成有器件D的器件区域DR以及围绕器件区域DR的外周剩余区域GR。如图1的(b)所示，在器件D的正面形成有作为多个突起电极的凸块BP。
如图2所示，关于晶片W，利用模制树脂MR覆盖器件区域DR的正面WS以及沿着分割预定线L形成的槽DT，从而构成为封装晶片PW。封装晶片PW被沿着分割预定线L分割成图3所示的封装器件PD。封装器件PD中，基板SB的正面WS和所有的侧面SD被模制树脂MR覆盖，凸块BP从模制树脂MR突出，凸块BP露出。
接着，参照附图对封装晶片的加工方法进行说明。图4是示出第一实施方式的封装晶片的加工方法的流程的流程图。图5是图4所示的封装晶片的加工方法的槽形成步骤中所用的切削装置的概略的结构的立体图。图6的(a)是图4所示的封装晶片的加工方法的槽形成步骤中的晶片的主要部分的剖视图。图6的(b)是图4所示的封装晶片的加工方法的槽形成步骤后的晶片的主要部分的剖视图。图6的(c)是图4所示的封装晶片的加工方法的槽形成步骤后的晶片的立体图。图7是图4所示的封装晶片的加工方法的模制树脂层形成步骤后的封装晶片的立体图。图8的(a)是示出图4所示的封装晶片的加工方法的模制树脂去除步骤的立体图。图8的(b)是图4所示的封装晶片的加工方法的模制树脂去除步骤后的封装晶片的立体图。图9的(a)是示出图4所示的封装晶片的加工方法的薄化步骤的侧视图。图9的(b)是图4所示的封装晶片的加工方法的薄化步骤后的封装晶片的剖视图。图10是示出将图9的(b)所示的封装晶片换帖在划片带的状态的立体图。图11是示出图4所示的封装晶片的加工方法的保持步骤的立体图。图12是示出图4所示的封装晶片的加工方法的朝向调整步骤的立体图。图13是示出图4所示的封装晶片的加工方法的坐标登记步骤的立体图。图14是示出图4所示的封装晶片的加工方法的坐标登记步骤的俯视图。图15是示出图4所示的封装晶片的加工方法的坐标登记步骤中所拍摄的拍摄图像的一例的图。图16是示出图4所示的封装晶片的加工方法的坐标登记步骤中所拍摄的拍摄图像的其他例的图。图17是示出图4所示的封装晶片的加工方法的坐标登记步骤中所登记的槽的坐标的一例的图。图18是图4所示的封装晶片的加工方法的分割槽形成步骤后的封装晶片的主要部分的剖视图。
第一实施方式的封装晶片PW的加工方法(以下简记为加工方法)是将图2所示的封装晶片PW沿着分割预定线L切断而将封装晶片PW分割成图3所示的封装器件PD(也称为单片化)的方法。
如图4所示，加工方法具有槽形成步骤ST1、模制树脂层形成步骤ST2、模制树脂去除步骤ST3、薄化步骤ST4、保持步骤ST5、朝向调整步骤ST6、坐标登记步骤ST7以及分割槽形成步骤ST8。第一实施方式的加工方法中，在实施了模制树脂去除步骤ST3之后实施薄化步骤ST4，但本发明中也可以在模制树脂去除步骤ST3之前实施薄化步骤ST4。
槽形成步骤ST1是在晶片W的各分割预定线L上从正面WS形成槽DT的步骤。槽形成步骤ST1中，在各分割预定线L上形成沿着各分割预定线L的长度方向的槽DT。槽形成步骤ST1中所形成的槽DT的深度为封装器件PD的基板SB的完工厚度以上。在第一实施方式中，槽形成步骤ST1中，将晶片W的正面WS的背面侧的背面WR吸引保持于图5所示的切削装置10的卡盘工作台11的保持面11a，如图6的(a)所示那样使用切削单元12的切削刀具13，如图6的(b)所示那样在晶片W的正面WS形成槽DT。
槽形成步骤ST1中，利用未图示的X轴移动单元使卡盘工作台11在与水平方向平行的X轴方向上移动，利用Y轴移动单元14使切削单元12的切削刀具13在与水平方向平行且与X轴方向垂直的Y轴方向上移动，利用Z轴移动单元15使切削单元12的切削刀具13在与铅垂方向平行的Z轴方向上移动，如图6的(c)所示，在晶片W的各分割预定线L的正面WS形成槽DT。另外，在本发明中，槽形成步骤ST1中，也可以利用使用了激光光线的烧蚀加工来形成槽DT。
另外，切削装置10具有：未图示的旋转驱动源，其使卡盘工作台11绕与Z轴方向平行的轴心旋转；拍摄单元16，其为了进行对准而对晶片W和封装晶片PW进行拍摄；以及控制单元17，其对X轴移动单元、Y轴移动单元14、Z轴移动单元15、旋转驱动源和切削单元12进行控制。控制单元17是使切削装置10实施对于晶片W和封装晶片PW的加工动作的计算机。
控制单元17具有：运算处理装置，其具有CPU(Central Processing Unit，中央处理器)那样的微处理器；存储装置，其具有ROM(Read Only Memory，只读存储器)或RAM(Random Access Memory，随机存取存储器)那样的存储器；以及输入输出接口装置。控制单元17的运算处理装置根据存储于存储装置的计算机程序实施运算处理，借助输入输出接口装置将用于控制切削装置10的控制信号输出给切削装置10的上述的结构要素。另外，控制单元17与由显示加工动作的状态或图像等的液晶显示装置等构成的未图示的显示单元、操作者对加工内容信息等进行登记时所使用的输入单元连接。输入单元由设置于显示单元的触摸面板和键盘等中的至少一个构成。
如图7所示，模制树脂层形成步骤ST2是利用模制树脂MR覆盖晶片W的器件区域DR的正面WS和槽DT而将晶片W加工成封装晶片PW的步骤。在第一实施方式中，模制树脂层形成步骤ST2中，将晶片W的背面WR保持于未图示的树脂包覆装置的保持工作台，向晶片W的正面WS滴加模制树脂MR，使保持工作台绕与铅垂方向平行的轴心旋转，从而利用模制树脂MR覆盖整个正面WS和槽DT。在第一实施方式中，使用热固化性树脂作为模制树脂MR。模制树脂层形成步骤ST2中，对覆盖晶片W的整个正面WS和槽DT的模制树脂MR进行加热，使其固化。另外，第一实施方式中，在利用模制树脂MR覆盖整个正面WS和槽DT时，凸块BP露出，但本发明也可以是，对进行了固化的模制树脂MR实施研磨加工，使凸块BP可靠地露出。
模制树脂去除步骤ST3是沿着封装晶片PW的外周缘将模制树脂MR去除而使填充有模制树脂MR的槽DT在外周剩余区域GR露出的步骤。在第一实施方式中，模制树脂去除步骤ST3中，在封装晶片PW的外周剩余区域GR的外周缘的整周区域内将模制树脂MR去除。在第一实施方式中，如图8的(a)所示，模制树脂去除步骤ST3与槽形成步骤ST1同样，将封装晶片PW的背面WR吸引保持于切削装置10的卡盘工作台11的保持面11a，一边利用旋转驱动源使卡盘工作台11绕与Z轴方向平行的轴心旋转一边使切削刀具13切入至外周剩余区域GR的外周缘上的模制树脂MR直至到达基板SB为止。如图8的(b)所示，模制树脂去除步骤ST3将封装晶片PW的外周剩余区域GR的外周缘的模制树脂MR去除。另外，图8的(a)和图8的(b)中省略了凸块BP。
薄化步骤ST4是将封装晶片PW的基板SB薄化至完工厚度的步骤。如图9的(a)所示，薄化步骤ST4中，在将保护部件PP粘贴于封装晶片PW的模制树脂MR侧之后，将保护部件PP吸引保持于磨削装置20的卡盘工作台21的保持面21a，使封装晶片PW的背面WR与磨削磨具22抵接，使卡盘工作台21和磨削磨具22绕轴心旋转，从而对封装晶片PW的背面WR实施磨削加工。如图9的(b)所示，薄化步骤ST4对封装晶片PW进行薄化，直至槽DT的填充的模制树脂MR露出为止。
薄化步骤ST4之后，如图10所示，将封装晶片PW的背面WR粘贴在外周粘贴有环状框架F的划片带T上，将保护部件PP从正面WS剥离。保持步骤ST5是使填充有模制树脂MR的槽DT在封装晶片PW的外周露出而利用激光加工装置30的卡盘工作台31的保持面31a对封装晶片PW进行吸引保持的步骤。
激光加工装置30利用Y轴移动单元33使卡盘工作台31在作为分度进给方向的与水平方向平行的Y轴方向上移动，使激光光线照射单元34与多条分割预定线L中的一条分割预定线L对置。另外，激光加工装置30利用旋转驱动源35使卡盘工作台31绕与铅垂方向平行的Z轴旋转，使与激光光线照射单元34对置的分割预定线L与X轴方向平行，该X轴方向作为加工进给方向，与水平方向平行且与Y轴方向垂直。激光加工装置30一边从激光光线照射单元34照射激光光线LR一边利用X轴移动单元36使卡盘工作台31在X轴方向上移动，对与激光光线照射单元34对置的分割预定线L照射激光光线LR而实施烧蚀加工。
另外，激光加工装置30具有：拍摄单元37，其为了进行对准而对封装晶片PW进行拍摄；以及控制单元32，其对X轴移动单元36、Y轴移动单元33、旋转驱动源35和激光光线照射单元34进行控制。控制单元32是使激光加工装置30实施对于封装晶片PW的加工动作的计算机。
控制单元32具有：运算处理装置，其具有CPU(central processing unit，中央处理器)那样的微处理器；存储装置，其具有ROM(read only memory，只读存储器)或RAM(random access memory，随机存取存储器)那样的存储器；以及输入输出接口装置。控制单元32的运算处理装置根据存储于存储装置的计算机程序实施运算处理，借助输入输出接口装置将用于控制激光加工装置30的控制信号输出给激光加工装置30的上述的结构要素。另外，控制单元32与由显示加工动作的状态或图像等的液晶显示装置等构成的未图示的显示单元、操作者对加工内容信息等进行登记时所使用的输入单元连接。输入单元由设置于显示单元的触摸面板和键盘等中的至少一个构成。
朝向调整步骤ST6是利用旋转驱动源35使卡盘工作台31绕轴心旋转，使作为在外周剩余区域GR的外周缘露出的槽DT的延伸方向的长度方向与形成图18所示的分割槽DD时作为对卡盘工作台31进行加工进给的加工进给方向的X轴方向平行的步骤。在朝向调整步骤ST6中，控制单元32根据拍摄单元37所拍摄的形成在分割预定线L上的槽DT的图像，利用旋转驱动源35使卡盘工作台31绕轴心旋转，如图12所示那样使形成在相互垂直的分割预定线L中的一个分割预定线L上的槽DT与X轴方向平行。
坐标登记步骤ST7是在实施了朝向调整步骤ST6之后，利用拍摄单元37对在外周剩余区域GR的外周缘露出的多个槽DT的两个端部a、b进行拍摄，根据拍摄单元37所拍摄的图15和图16所示的拍摄图像G1、G2对卡盘工作台31的保持面31a上的槽DT的两个端部a、b或单侧端部的坐标信息(X，Y)进行登记的步骤。槽DT的坐标信息(X，Y)表示X轴方向上的位置和Y轴方向露出的位置。在坐标登记步骤ST7中，控制单元32的运算处理装置计算出坐标信息(X，Y)，存储即登记于存储装置。
坐标登记步骤ST7根据拍摄单元37所拍摄的图像计算出封装晶片PW的位置。坐标登记步骤ST7例如对封装晶片PW的外周缘的三个点的坐标进行检测来计算封装晶片PW的中心的坐标，根据预先登记的封装晶片PW的直径计算封装晶片PW在保持面31a上的位置。根据所检测的封装晶片PW的位置信息，如图13所示那样利用X轴移动单元36和Y轴移动单元33使卡盘工作台31和拍摄单元37沿着封装晶片PW的外周缘相对移动，从而沿着封装晶片PW的外周缘在周向上依次对槽DT进行拍摄。另外，在第一实施方式中，如图14所示，在坐标登记步骤ST7中，控制单元32使拍摄单元37对形成在与X轴方向平行的一方的分割预定线L上的槽DT进行拍摄后，利用旋转驱动源35使卡盘工作台31绕轴心旋转90度，控制单元32使拍摄单元37对形成在与Y轴方向平行的另一方的分割预定线L上的槽DT进行拍摄，对所有的槽DT的两个端部a、b进行拍摄，对坐标信息(X，Y)进行登记。另外，第一实施方式中，坐标登记步骤ST7中对所有的槽DT的两个端部a、b的坐标信息(X，Y)进行登记，但本发明中也可以对预先设定的规定的个数的槽DT的两个端部a、b的坐标信息(X，Y)进行登记。
在坐标登记步骤ST7中，控制单元32从图15的拍摄图像G1提取槽DT，计算出槽DT的长度方向的一个端部a的宽度方向的一个边缘a1在X轴方向上的位置Xa1和Y轴方向上的位置Ya1，将位置Xa1，Ya1作为槽DT的一个边缘a1的坐标信息(X，Y)，如图17所示那样与槽DT相对应地进行登记。在坐标登记步骤ST7中，控制单元32计算出槽DT的长度方向的一个端部a的宽度方向的另一个边缘b1在X轴方向上的位置Xb1和Y轴方向上的位置Yb1，将位置Xb1，Yb1作为槽DT的另一个边缘b1的坐标信息(X，Y)，如图17所示那样与槽DT相对应地进行登记。
另外，在坐标登记步骤ST7中，控制单元32从图16的拍摄图像G2提取槽DT，计算出槽DT的长度方向的另一个端部b的宽度方向的一个边缘a2在X轴方向上的位置Xa2和Y轴方向上的位置Ya2，将位置Xa2，Ya2作为槽DT的一个边缘a2的坐标信息(X，Y)，如图17所示那样与槽DT相对应地进行登记。在坐标登记步骤ST7中，控制单元32计算出槽DT的长度方向的另一个端部b的宽度方向的另一个边缘b2在X轴方向上的位置Xb2和Y轴方向上的位置Yb2，将位置Xb2，Yb2作为槽DT的另一个边缘b2的坐标信息(X，Y)，如图17所示那样与槽DT相对应地进行登记。
在第一实施方式中，在坐标登记步骤ST7中，控制单元32对所有的槽DT的长度方向的两个端部a、b的坐标信息Xa1，Ya1、Xb1，Yb1、Xa2，Ya2、Xb2，Yb2进行登记，但也可以对所有的槽DT的长度方向的一个端部a的坐标信息Xa1，Ya1、Xb1，Yb1进行登记。另外，本发明也可以对预先设定的规定的个数的槽DT的两个端部a、b或一个端部a的坐标信息Xa1，Ya1、Xb1，Yb1、Xa2，Ya2、Xb2，Yb2进行登记。另外，在第一实施方式中，在坐标登记步骤ST7中，控制单元32将比槽DT的长度方向的封装晶片PW的外缘靠中心1mm至3mm左右的两个端部a、b的坐标信息Xa1，Ya1、Xb1，Yb1、Xa2，Ya2、Xb2，Yb2进行登记。由此，即使切削刀具13在槽DT侵入封装晶片PW的外周缘时发生弯曲，槽DT在入口附近或出口附近弯曲，也能够排除其影响。
分割槽形成步骤ST8是根据所登记的槽DT的坐标信息Xa1，Ya1、Xb1，Yb1、Xa2，Ya2、Xb2，Yb2，计算出沿着槽DT形成的图18所示的分割槽DD的位置Xc1，Yc1、Xc2，Yc2，并沿着槽DT形成分割槽DD的步骤。分割槽DD对填充于槽DT的模制树脂MR进行分割，将封装晶片PW分割成封装器件PD。
在分割槽形成步骤ST8中，控制单元32计算出各槽DT的长度方向的一个端部a的宽度方向的中央c1在X轴方向上的位置Xc1和Y轴方向上的位置Yc1来作为分割槽DD的位置。在分割槽形成步骤ST8中，控制单元32计算出各槽DT的长度方向的另一个端部b的宽度方向的中央c2在X轴方向上的位置Xc2和Y轴方向上的位置Yc2来作为分割槽DD的位置。
在分割槽形成步骤ST8中，控制单元32根据所计算出的分割槽DD的位置Xc1，Yc1、Xc2，Yc2，对X轴移动单元36和Y轴移动单元33进行控制，使激光光线LR照射至填充于各槽DT的模制树脂MR，如图18所示那样形成分割槽DD。分割槽形成步骤ST8中，通过激光光线LR形成分割槽DD以便将槽DT内的模制树脂MR二等分。这样，第一实施方式的加工方法中，控制单元32根据计算出的分割槽DD的位置Xc1，Yc1、Xc2，Yc2，对X轴移动单元36和Y轴移动单元33进行控制，使激光光线LR照射至填充于各槽DT的模制树脂MR，因此即使相邻的槽DT的间隔发生变动，也与槽DT的位置对应地形成分割槽DD以便分割槽DD将槽DT内的模制树脂MR二等分。
在第一实施方式中，在保持步骤ST5、朝向调整步骤ST6、坐标登记步骤ST7和分割槽形成步骤ST8中使用了激光加工装置30，但在本发明中也可以使用图5所示的切削装置10。总之，在本发明中，在分割槽形成步骤ST8中，也可以利用切削刀具13去除填充于槽DT内的模制树脂MR来形成分割槽DD。
第一实施方式的加工方法中，对填充有模制树脂MR的槽DT的坐标信息(X，Y)进行登记然后形成分割槽DD，因此起到如下效果：能够利用分割槽DD将填充于槽DT内的模制树脂MR二等分，能够使模制树脂MR残留于封装器件PD的基板SB的侧面SD。另外，加工方法中，沿着封装晶片PW的外周缘对槽DT进行检测，因此起到能够高效地对坐标信息(X，Y)进行登记的效果。
另外，本发明并不限于上述实施方式。即，可以在不脱离本发明的主旨的范围内进行各种变形并实施。

Claims (4)

1.一种封装晶片的加工方法，该封装晶片是利用模制树脂将晶片的器件区域的正面以及沿着分割预定线形成的槽覆盖而得的，该晶片在正面上具有在由交叉的多条所述分割预定线划分的多个区域内分别形成有器件的所述器件区域以及围绕该器件区域的外周剩余区域，该封装晶片的加工方法的特征在于，
具有如下的步骤：
模制树脂去除步骤，沿着封装晶片的外周缘将该模制树脂去除，使填充有该模制树脂的槽在该外周剩余区域露出；
保持步骤，使填充有该模制树脂的该槽露出而利用卡盘工作台的保持面对该封装晶片进行保持；
朝向调整步骤，使保持着该封装晶片的该卡盘工作台旋转，使该槽的延伸方向与形成分割槽时对该卡盘工作台进行加工进给的加工进给方向平行；
坐标登记步骤，在实施了该朝向调整步骤之后，对在外周缘露出的多个该槽的两个端部进行拍摄，根据拍摄图像对该卡盘工作台的保持面上的该槽的两个端部或单侧端部的坐标信息进行登记；以及
分割槽形成步骤，根据所登记的该槽的坐标信息，计算出应沿着该槽形成的分割槽的位置，并沿着该槽形成该分割槽，
即使相邻的该槽的间隔发生变动，也与该槽的位置对应地形成该分割槽。
2.根据权利要求1所述的封装晶片的加工方法，其特征在于，
在该坐标登记步骤中，对所有的该槽的两个端部的坐标信息进行登记。
3.根据权利要求1所述的封装晶片的加工方法，其特征在于，
在实施该坐标登记步骤时，沿着封装晶片的外周缘在周向上依次对该槽进行拍摄。
4.根据权利要求1所述的封装晶片的加工方法，其特征在于，
在该分割槽形成步骤中，通过激光光线或切削刀具将该模制树脂去除。
CN201710705687.2A 2016-08-25 2017-08-17 封装晶片的加工方法 Active CN107785311B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-164824 2016-08-25
JP2016164824A JP6738687B2 (ja) 2016-08-25 2016-08-25 パッケージウエーハの加工方法

Publications (2)

Publication Number Publication Date
CN107785311A true CN107785311A (zh) 2018-03-09
CN107785311B CN107785311B (zh) 2023-06-02

Family

ID=61167045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710705687.2A Active CN107785311B (zh) 2016-08-25 2017-08-17 封装晶片的加工方法

Country Status (6)

Country Link
US (1) US10211104B2 (zh)
JP (1) JP6738687B2 (zh)
KR (1) KR102310754B1 (zh)
CN (1) CN107785311B (zh)
DE (1) DE102017214521B4 (zh)
TW (1) TWI721192B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7365108B2 (ja) * 2018-06-05 2023-10-19 株式会社ディスコ 処理装置
JP7150401B2 (ja) * 2018-11-20 2022-10-11 株式会社ディスコ 被加工物の加工方法
JP7334063B2 (ja) * 2019-05-24 2023-08-28 株式会社ディスコ モールドチップの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (ja) * 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法
US20130149841A1 (en) * 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法
JP2015159241A (ja) * 2014-02-25 2015-09-03 株式会社ディスコ ウエーハの加工方法
JP2016015438A (ja) * 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308921A (ja) * 2000-04-25 2001-11-02 Sony Corp デマルチプレクサ
JP4640715B2 (ja) * 2000-07-14 2011-03-02 株式会社ディスコ アライメント方法及びアライメント装置
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP4471632B2 (ja) * 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP5000944B2 (ja) * 2006-08-02 2012-08-15 株式会社ディスコ レーザー加工装置のアライメント方法
JP5171294B2 (ja) * 2008-02-06 2013-03-27 株式会社ディスコ レーザ加工方法
JP5513042B2 (ja) 2009-09-03 2014-06-04 株式会社ディスコ ウエーハの加工方法
JP5950502B2 (ja) * 2011-03-23 2016-07-13 株式会社ディスコ ウエーハの分割方法
US8785296B2 (en) 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
JP2016025224A (ja) 2014-07-22 2016-02-08 株式会社ディスコ パッケージウェーハの加工方法
JP6282194B2 (ja) 2014-07-30 2018-02-21 株式会社ディスコ ウェーハの加工方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017092125A (ja) * 2015-11-05 2017-05-25 株式会社ディスコ ウエーハの加工方法
JP6656752B2 (ja) * 2016-01-22 2020-03-04 株式会社ディスコ パッケージウェーハの加工方法
JP6559074B2 (ja) * 2016-01-28 2019-08-14 株式会社ディスコ パッケージウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074021A (ja) * 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法
US20130149841A1 (en) * 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法
JP2015159241A (ja) * 2014-02-25 2015-09-03 株式会社ディスコ ウエーハの加工方法
JP2016015438A (ja) * 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法

Also Published As

Publication number Publication date
CN107785311B (zh) 2023-06-02
JP2018032776A (ja) 2018-03-01
TWI721192B (zh) 2021-03-11
US20180061711A1 (en) 2018-03-01
DE102017214521B4 (de) 2022-03-10
KR102310754B1 (ko) 2021-10-07
DE102017214521A1 (de) 2018-03-01
KR20180023826A (ko) 2018-03-07
JP6738687B2 (ja) 2020-08-12
US10211104B2 (en) 2019-02-19
TW201820432A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN107785311A (zh) 封装晶片的加工方法
CN106997867A (zh) 晶片的加工方法
CN108356412A (zh) 激光加工装置
CN106252281A (zh) 晶片的加工方法
CN108406105A (zh) 激光加工装置
CN105047612A (zh) 晶片的加工方法
JP2006332078A (ja) 半導体チップの製造方法
CN106935548A (zh) 晶片的加工方法
CN106505037A (zh) 晶片的加工方法
KR102631710B1 (ko) 웨이퍼의 가공 방법
CN107799468A (zh) 封装器件芯片的制造方法
JP5968150B2 (ja) ウエーハの加工方法
JP2015041687A (ja) ウエーハの加工方法
JP6773554B2 (ja) パッケージデバイスチップの製造方法及び加工装置
JP2014053358A (ja) ウエーハの加工方法
JP2014053351A (ja) ウエーハの加工方法
JP7009027B2 (ja) ウェーハの加工方法
JP6767814B2 (ja) パッケージデバイスチップの製造方法
CN107452716A (zh) 用于形成半导体器件的方法以及半导体器件
TW201913780A (zh) 晶圓之加工方法
JP6976650B2 (ja) ウェーハの加工方法
JP2013243310A (ja) 表面保護テープ及びウエーハの加工方法
JP2012243884A (ja) ウエーハの加工方法
JP2013055273A (ja) デバイスチップ及びデバイスチップの製造方法
JP7058904B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant