TWI721192B - 封裝晶圓之加工方法 - Google Patents

封裝晶圓之加工方法 Download PDF

Info

Publication number
TWI721192B
TWI721192B TW106122726A TW106122726A TWI721192B TW I721192 B TWI721192 B TW I721192B TW 106122726 A TW106122726 A TW 106122726A TW 106122726 A TW106122726 A TW 106122726A TW I721192 B TWI721192 B TW I721192B
Authority
TW
Taiwan
Prior art keywords
groove
wafer
packaged
processing
packaged wafer
Prior art date
Application number
TW106122726A
Other languages
English (en)
Other versions
TW201820432A (zh
Inventor
吉田侑太
大久保広成
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201820432A publication Critical patent/TW201820432A/zh
Application granted granted Critical
Publication of TWI721192B publication Critical patent/TWI721192B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Abstract

提供一種可使壓模樹脂殘存於封裝元件的側 面之封裝晶圓之加工方法。

一種封裝晶圓之加工方法，包含有：壓 模樹脂去除步驟ST3，使填充了封裝晶圓之壓模樹脂的溝在外周剩餘區域露出；保持步驟ST5，使溝露出，保持封裝晶圓；朝向調整步驟ST6，使溝與在形成分割溝之際對夾頭座進行加工進給的加工進給方向成為平行；座標登錄步驟ST7，對在外周緣露出之複數個溝的兩端進行拍攝，從攝像圖像登錄溝之兩端或單側的座標資訊；及分割溝形成步驟ST8，基於所登錄之溝的座標資訊，計算出沿著溝所形成之分割溝的位置，沿著溝形成分割溝。

Description

封裝晶圓之加工方法
本發明，係關於封裝晶圓之加工方法。
已知一種切割刀或雷射光線照射所致之加工方法，以將半導體晶圓分割成一個個元件晶片。一般而言，分割成一個個的元件晶片，係被固定於母板等，以接線等進行配線並以壓模樹脂進行封裝。然而，當因元件晶片之側面的微細裂紋等而使元件長時間運轉時，由於有裂紋延伸而造成元件破損之虞，因此，開發出一種以壓模樹脂覆蓋元件晶片之側面而不會使外在環境因素波及元件的封裝元件(例如，參閱專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2002-100709號公報
在製造專利文獻1所示的封裝元件之際，必需在半導體晶圓形成沿著分割預定線而填充壓模樹脂的溝。在以切割刀形成溝的情況下，溝之間隔有時會因切割刀的彎曲、切割裝置之軸的伸縮及定位精度之影響而在μm單位內變動。特別是，在半導體晶圓之表面形成低介電常數絕緣體被膜(Low-k膜)，並以雷射燒蝕去除了低介電常數絕緣體被膜後，當沿著所去除之淺溝進行切割時，淺溝附近會因雷射燒蝕之熱的影響而變硬，從而變得容易發生切割刀之彎曲。
在製造專利文獻1所示的封裝元件之際，在進一步分割被填充於封裝晶圓之溝的壓模樹脂而分割成一個個元件晶片的加工中，係當分割從溝之寬度方向的中心遠離之位置時，有壓模樹脂不會殘留於封裝元件之側面的情形。特別是，為了增加由1片半導體晶圓可製造之封裝元件的數量，而當分割預定線之寬度變得狹窄時，因溝之間隔的變動而有壓模樹脂不會殘留於封裝元件的側面之虞。
因此，本發明之目的，係提供一種可使壓模樹脂殘存於封裝元件的側面之封裝晶圓之加工方法。
根據本發明，提供一種封裝晶圓之加工方法，其係對於在表面具備有元件被分別形成於劃分成交叉之複數個分割預定線的複數個區域之元件區域與圍繞該元件區域之外周剩餘區域的晶圓，以壓模樹脂覆蓋沿著該元 件區域之表面及該分割預定線所形成的溝，該封裝晶圓之加工方法，其特徵係，具備有：壓模樹脂去除步驟，沿著封裝晶圓之外周緣去除該壓模樹脂，使填充了該壓模樹脂的溝在該外周剩餘區域露出；保持步驟，使填充了該壓模樹脂的該溝露出，以夾頭座之保持面保持該封裝晶圓；朝向調整步驟，使保持了該封裝晶圓的該夾頭座旋轉，並使該溝之延伸方向與在形成分割溝之際對該夾頭座進行加工進給的加工進給方向成為平行；座標登錄步驟，在實施了該朝向調整步驟後，對在外周緣露出之複數個該溝的兩端進行拍攝，從攝像圖像登錄該夾頭座的保持面中之該溝的兩端或單側的座標資訊；及分割溝形成步驟，基於所登錄之該溝的座標資訊，計算出沿著該溝所形成之分割溝的位置，沿著該溝形成該分割溝，即便鄰接之該溝的間隔產生變動，亦與該溝的位置相對應地形成該分割溝。
較佳為：在該座標登錄步驟中，係登錄所有該溝之兩端的座標資訊。
較佳為：在實施該座標登錄步驟之際，沿著封裝晶圓之外周緣，於周方向對該溝依序進行拍攝。
較佳為：在該分割溝形成步驟中，係藉由雷射光線或切割刀去除該壓模樹脂。
在本發明的封裝晶圓之加工方法中，係由於在確實地登錄填充了壓模樹脂之溝的位置後形成分割溝， 因此，在溝的中心形成有分割溝。因此，發揮可使壓模樹脂殘留於封裝元件之側面的效果。而且，由於沿著封裝晶圓之外周緣來檢測溝，因此，亦有可有效率地登錄座標位置的效果。
11，31:夾頭座
11a，31a:保持面
13:切割刀
PW:封裝晶圓
W:晶圓
WS:表面
WR:背面
L:分割預定線
LR:雷射光線
D:元件
SB:基板
DR:元件區域
GR:外周剩餘區域
DT:溝
DD:分割溝
MR‧‧‧壓模樹脂
ST3‧‧‧壓模樹脂去除步驟
ST5‧‧‧保持步驟
ST6‧‧‧朝向調整步驟
ST7‧‧‧座標登錄步驟
ST8‧‧‧分割溝形成步驟
[圖1]圖1(a)，係構成第1實施形態之封裝晶圓之加工方法的加工對象之封裝晶圓之晶圓的立體圖；圖1(b)，係圖1(a)所示之晶圓之元件的立體圖。
[圖2]圖2，係第1實施形態之封裝晶圓之加工方法的加工對象之封裝晶圓之主要部分的剖面圖。
[圖3]圖3，係表示圖2所示之封裝晶圓經分割而獲得之封裝元件的立體圖。
[圖4]圖4，係表示第1實施形態之封裝晶圓之加工方法之流程的流程圖。
[圖5]圖5，係表示圖4所示之封裝晶圓之加工方法的溝形成步驟所使用之切割裝置之概略之構成的立體圖。
[圖6]圖6(a)，係圖4所示之封裝晶圓之加工方法的溝形成步驟中之晶圓之主要部分的剖面圖；圖6(b)，係圖4所示之封裝晶圓之加工方法的溝形成步驟後之晶圓之主要部分的剖面圖；圖6(c)，係圖4所示之封裝晶圓之加工方法的溝形成步驟後之晶圓的立體圖。
[圖7]圖7，係圖4所示之封裝晶圓之加工方法的壓模 樹脂層形成步驟後之封裝晶圓的立體圖。
[圖8]圖8(a)，係表示圖4所示之封裝晶圓之加工方法的壓模樹脂去除步驟之立體圖；圖8(b)，係圖4所示之封裝晶圓之加工方法的壓模樹脂去除步驟後之封裝晶圓的立體圖。
[圖9]圖9(a)，係表示圖4所示之封裝晶圓之加工方法的薄化步驟之側視圖；圖9(b)，係圖4所示之封裝晶圓之加工方法的薄化步驟後之封裝晶圓的立體圖。
[圖10]圖10，係表示將圖9(b)所示之封裝晶圓換貼成切割膠帶之狀態的立體圖。
[圖11]圖11，係表示圖4所示之封裝晶圓之加工方法的保持步驟之立體圖。
[圖12]圖12，係表示圖4所示之封裝晶圓之加工方法的朝向調整步驟之立體圖。
[圖13]圖13，係表示圖4所示之封裝晶圓之加工方法的座標登錄步驟之立體圖。
[圖14]圖14，係表示圖4所示之封裝晶圓之加工方法的座標登錄步驟之平面圖。
[圖15]圖15，係表示在圖4所示之封裝晶圓之加工方法的座標登錄步驟中所拍攝到之攝像圖像之一例的圖。
[圖16]圖16，係表示由圖4所示之封裝晶圓之加工方法的座標登錄步驟中所拍攝到之攝像圖像之其他例的圖。
[圖17]圖17，係表示在圖4所示之封裝晶圓之加工方法的座標登錄步驟中所登錄之溝之座標之一例的圖。
[圖18]圖18，係圖4所示之封裝晶圓之加工方法的分割溝形成步驟後之封裝晶圓之主要部分的剖面圖。
參閱圖面，詳細地說明關於本發明的實施方式(實施形態)。該發明並不限定於以下之實施形態所記載的內容。又，在以下所記載的構成要素中，係含有該發明技術領域中具有通常知識者可輕易設想之實質上相同的內容。而且，以下所記載的構成，係可適當地進行組合。又，在不脫離本發明之要旨的範圍內，可進行各種構成的省略、置換或變更。
〔第1實施形態〕
參閱圖面，說明第1實施形態之封裝晶圓之加工方法。圖1(a)，係構成第1實施形態之封裝晶圓之加工方法的加工對象之封裝晶圓之晶圓的立體圖。圖1(b)，係圖1(a)所示之晶圓之元件的立體圖。圖2，係第1實施形態之封裝晶圓之加工方法的加工對象之封裝晶圓之主要部分的剖面圖。圖3，係表示圖2所示之封裝晶圓經分割而獲得之封裝元件的立體圖。
第1實施形態之封裝晶圓之加工方法的加工對象即圖2所示之封裝晶圓PW，係藉由圖1所示的晶圓W所構成。圖1(a)所示的晶圓W，係在第1實施形態中，將矽、藍寶石、砷化鎵等設成為基板SB之圓板狀的半導體晶 圓或光裝置晶圓。晶圓W，係如圖1所示，在表面WS具備有元件區域DR與外周剩餘區域GR，該元件區域DR，係在藉由交叉(在第1實施形態中，係正交)之複數個分割預定線L所劃分的複數個區域分別形成有元件D，該外周剩餘區域GR，係圍繞元件區域DR。在元件D的表面，係如圖1(b)所示，形成有複數個突起電極即凸塊BP。
晶圓W，係如圖2所示，以壓模樹脂MR覆蓋沿著元件區域DR之表面WS及分割預定線L所形成的溝DT，而被構成為封裝晶圓PW。封裝晶圓PW，係沿著分割預定線L，被分割成圖3所示的封裝元件PD。封裝元件PD，係基板SB的表面WS與所有的側面SD被壓模樹脂MR覆蓋，凸塊BP從壓模樹脂MR突出且凸塊BP露出。
其次，參閱圖面，說明封裝晶圓之加工方法。圖4，係表示第1實施形態之封裝晶圓之加工方法之流程的流程圖。圖5，係表示圖4所示之封裝晶圓之加工方法的溝形成步驟所使用之切割裝置之概略之構成的立體圖。圖6(a)，係圖4所示之封裝晶圓之加工方法的溝形成步驟中之晶圓之主要部分的剖面圖。圖6(b)，係圖4所示之封裝晶圓之加工方法的溝形成步驟後之晶圓之主要部分的剖面圖。圖6(c)，係圖4所示之封裝晶圓之加工方法的溝形成步驟後之晶圓的立體圖。圖7，係圖4所示之封裝晶圓之加工方法的壓模樹脂層形成步驟後之封裝晶圓的立體圖。圖8(a)，係表示圖4所示之封裝晶圓之加工方法的壓模樹脂去除步驟之立體圖。圖8(b)，係圖4所示之 封裝晶圓之加工方法的壓模樹脂去除步驟後之封裝晶圓的立體圖。圖9(a)，係表示圖4所示之封裝晶圓之加工方法的薄化步驟之側視圖。圖9(b)，係圖4所示之封裝晶圓之加工方法的薄化步驟後之封裝晶圓的立體圖。圖10，係表示將圖9(b)所示之封裝晶圓換貼成切割膠帶之狀態的立體圖。圖11，係表示圖4所示之封裝晶圓之加工方法的保持步驟之立體圖。圖12，係表示圖4所示之封裝晶圓之加工方法的朝向調整步驟之立體圖。圖13，係表示圖4所示之封裝晶圓之加工方法的座標登錄步驟之立體圖。圖14，係表示圖4所示之封裝晶圓之加工方法的座標登錄步驟之平面圖。圖15，係表示在圖4所示之封裝晶圓之加工方法的座標登錄步驟中所拍攝到之攝像圖像之一例的圖。圖16，係表示在圖4所示之封裝晶圓之加工方法的座標登錄步驟中所拍攝到之攝像圖像之其他例的圖。圖17，係表示在圖4所示之封裝晶圓之加工方法的座標登錄步驟中所登錄之溝之座標之一例的圖。圖18，係圖4所示之封裝晶圓之加工方法的分割溝形成步驟後之封裝晶圓之主要部分的剖面圖。
第1實施形態之封裝晶圓PW的加工方法(以下，僅記載為加工方法)，係沿著分割預定線L切斷圖2所示之封裝晶圓PW，並將封裝晶圓PW分割成圖3所示之封裝元件PD(亦稱為單片化)的方法。
加工方法，係圖4所示，具備有溝形成步驟ST1、壓模樹脂層形成步驟ST2、壓模樹脂去除步驟ST3、 薄化步驟ST4、保持步驟ST5、朝向調整步驟ST6、座標登錄步驟ST7及分割溝形成步驟ST8。第1實施形態之加工方法，雖係在實施了壓模樹脂去除步驟ST3後實施薄化步驟ST4，但本發明，係亦可在壓模樹脂去除步驟ST3之前實施薄化步驟ST4。
溝形成步驟ST1，係在晶圓W之各分割預定線L，從表面WS形成溝DT的步驟。溝形成步驟ST1，係在各分割預定線L形成沿著各分割預定線L之長邊方向的溝DT。在溝形成步驟ST1所形成之溝DT的深度，係封裝元件PD之基板SB的完成厚度以上。於第1實施形態，溝形成步驟ST1，係將晶圓W之表面WS之背側的背面WR吸引保持於圖5所示之切割裝置10之夾頭座11的保持面11a，如圖6(a)所示，使用切割手段12之切割刀13，如圖6(b)所示，在晶圓W的表面WS形成溝DT。
溝形成步驟ST1，係藉由未圖示的X軸移動手段，使夾頭座11往與水平方向平行的X軸方向移動，藉由Y軸移動手段14，使切割手段12之切割刀13往與水平方向平行且與X軸方向正交的Y軸方向移動，藉由Z軸移動手段15，使切割手段12之切割刀13往與垂直方向平行的Z軸方向移動，如圖6(c)所示，在晶圓W之各分割預定線L的表面WS形成構DT。另外，在本發明中，溝形成步驟ST1，係亦可以使用了雷射光線的燒蝕加工來形成溝DT。
又，切割裝置10，係具備有：未圖示之旋轉驅動源，使夾頭座11繞著與Z軸方向平行的軸心旋轉；攝 像手段16，為了進行定位，而對晶圓W及封裝晶圓PW進行拍攝；及控制手段17，控制X軸移動手段、Y軸移動手段14、Z軸移動手段15、旋轉驅動源及切割手段12。控制手段17，係使切割裝置10實施對於晶圓W及封裝晶圓PW之加工動作的電腦。
控制手段17，係具有：運算處理裝置，具有如CPU(Central Processing Unit)般之微處理器；記憶裝置，具有如ROM(Read Only Memory)或RAM(Random Access Memory)般之記憶體；及輸出入介面裝置。控制手段17之運算處理裝置，係根據被記憶於記憶裝置的電腦程式來實施運算處理，經由輸出入介面裝置，將用以控制切割裝置10之控制信號輸出至切割裝置10之上述的構成要素。又，控制手段17，係與藉由顯示加工動作之狀態或圖像等的液晶顯示裝置等所構成之未圖示的顯示手段，或操作員登錄加工內容資訊等之際所使用的輸入手段連接。輸入手段，係藉由被設置於顯示手段之觸控面板與鍵盤等中的至少一個所構成。
壓模樹脂層形成步驟ST2，係如圖7所示，以壓模樹脂MR覆蓋晶圓W之元件區域DR的表面WS及溝DT，將晶圓W加工成封裝晶圓PW的步驟。於第1實施形態，壓模樹脂層形成步驟ST2，係將晶圓W之背面WR保持於未圖示之樹脂被覆裝置的保持台，並將壓模樹脂MR滴下至晶圓W的表面WS，使保持台繞著與垂直方向平行的軸心旋轉，藉此，以壓模樹脂MR覆蓋表面WS整體及溝 DT。於第1實施形態，使用熱硬化性樹脂作為壓模樹脂MR。壓模樹脂層形成步驟ST2，係對覆蓋了晶圓W之表面WS整體及溝DT的壓模樹脂MR進行加熱並使其硬化。又，第1實施形態，雖係在以壓模樹脂MR覆蓋了表面WS整體及溝DT之際，凸塊BP露出，但本發明，係亦可對已硬化的壓模樹脂MR施加研磨加工而使凸塊BP確實露出。
壓模樹脂去除步驟ST3，係沿著封裝晶圓PW之外周緣去除壓模樹脂MR，使填充了壓模樹脂MR的溝DT在外周剩餘區域GR露出的步驟。於第1實施形態，壓模樹脂去除步驟ST3，係涵蓋封裝晶圓PW之外周剩餘區域GR之外周緣的整周而去除壓模樹脂MR。於第1實施形態，壓模樹脂去除步驟ST3，係與溝形成步驟ST1相同地，如圖8(a)所示，一面將封裝晶圓PW之背面WR吸引保持於切割裝置10之夾頭座11的保持面11a，以旋轉驅動源使夾頭座11繞著與Z軸方向平行的軸心旋轉，一面使切割刀13切入外周剩餘區域GR之外周緣上的壓模樹脂MR直至到達基板SB為止。壓模樹脂去除步驟ST3，係如圖8(b)所示，去除封裝晶圓PW之外周剩餘區域GR之外周緣的壓模樹脂MR。另外，圖8(a)及圖8(b)，係省略凸塊BP。
薄化步驟ST4，係使封裝晶圓PW之基板SB薄化至完成厚度為止的步驟。薄化步驟ST4，係如圖9(a)所示，在將保護構件PP貼附於封裝晶圓PW的壓模樹脂MR側後，將保護構件PP吸引保持於研磨裝置20之夾頭座21的保持面21a，使研磨輪22抵接於封裝晶圓PW的背面WR， 且使夾頭座21及研磨輪22繞著軸心旋轉，對封裝晶圓PW的背面WR施加研磨加工。薄化步驟ST4，係如圖9(b)所示，使封裝晶圓PW薄化至溝DT所填充的壓模樹脂MR露出為止。
在薄化步驟ST4後，如圖10所示，將封裝晶圓PW之背面WR貼附於切割帶T，並將保護構件PP從表面WS剝除，該切割帶T，係在外周側貼附有環狀框架F。保持步驟ST5，係使填充有壓模樹脂MR的溝DT在封裝晶圓PW的外周露出，以雷射加工裝置30之夾頭座31的保持面31a吸引保持封裝晶圓PW的步驟。
雷射加工裝置30，係藉由Y軸移動手段33，使夾頭座31往與分度進給方向即水平方向平行的Y軸方向移動，並使雷射光線照射手段34與複數個分割預定線L中的1個分割預定線L相對向。又，雷射加工裝置30，係藉由旋轉驅動源35，使夾頭座31繞著與垂直方向平行的Z軸周圍旋轉，並使與雷射光線照射手段34相對向的分割預定線L成為與加工進給方向即水平方向平行且成為與和Y軸方向正交的X軸方向平行。雷射加工裝置30，係一面從雷射光線照射手段34照射雷射光線LR，一面以X軸移動手段36，使夾頭座31往X軸方向移動，並對與雷射光線照射手段34相對向的分割預定線L照射雷射光線LR而施加燒蝕加工。
又，雷射加工裝置30，係具備有：攝像手段37，為了進行定位，而對封裝晶圓PW進行拍攝；及控制手段32，控制X軸移動手段36、Y軸移動手段33、旋轉驅 動源35及雷射光線照射手段34。控制手段32，係使雷射加工裝置30實施對於封裝晶圓PW之加工動作的電腦。
控制手段32，係具有：運算處理裝置，具有如CPU(central processing unit)般之微處理器；記憶裝置，具有如ROM(read only memory)或RAM(random access memory)般之記憶體；及輸出入介面裝置。控制手段32之運算處理裝置，係根據被記憶於記憶裝置的電腦程式來實施運算處理，經由輸出入介面裝置，將用以控制雷射加工裝置30之控制信號輸出至雷射加工裝置30之上述的構成要素。又，控制手段32，係與藉由顯示加工動作之狀態或圖像等的液晶顯示裝置等所構成之未圖示的顯示手段，或操作員登錄加工內容資訊等之際所使用的輸入手段連接。輸入手段，係藉由被設置於顯示手段之觸控面板與鍵盤等中的至少一個所構成。
朝向調整步驟ST6，係以旋轉驅動源35使夾頭座31繞著軸心周圍旋轉，並使在外周剩餘區域GR的外周緣露出之溝DT的延伸方向即長邊方向成為與在形成圖18所示的分割溝DD之際對夾頭座31進行加工進給的加工進給方向即X軸方向平行。在朝向調整步驟ST6中，控制手段32基於攝像手段37拍攝到之被形成於分割預定線L之溝DT的圖像，以旋轉驅動源35使夾頭座31繞著軸心周圍旋轉，如圖12所示，使被形成於相互正交的分割預定線L中之一方之分割預定線L的溝DT成為與X軸方向平行。
座標登錄步驟ST7，係在實施了朝向調整步驟 ST6後，以攝像手段37對在外周剩餘區域GR的外周緣露出之複數個溝DT的兩端a，b進行拍攝，並從攝像手段37拍攝到之圖15及圖16所示的攝像圖像G1，G2登錄夾頭座31的保持面31a中之溝DT的兩端a，b或單側之座標資訊(X，Y)的步驟。溝DT之座標資訊(X，Y)，係表示X軸方向的位置與Y軸方向的位置。在座標登錄步驟ST7中，係控制手段32之運算處理裝置計算出座標資訊(X，Y)而記憶亦即登錄於記憶裝置。
座標登錄步驟ST7，係從攝像手段37拍攝到之圖像來計算出封裝晶圓PW的位置。此為檢測例如封裝晶圓PW之外周緣的3點座標，算出封裝晶圓PW之中心的座標，並從預先登錄之封裝晶圓PW的直徑算出在封裝晶圓PW之保持面31a的位置。基於檢測到之封裝晶圓PW的位置資訊，如圖13所示，藉由X軸移動手段36與Y軸移動手段33，沿著封裝晶圓PW之外周緣，使夾頭座31與攝像手段37相對性地移動，並沿著封裝晶圓PW之外周緣，於周方向依序地對溝DT進行拍攝。又，於第1實施形態，如圖14所示，在座標登錄步驟ST7中，係在控制手段32使攝像手段37對被形成於與X軸方向平行之一方之分割預定線L的溝DT進行拍攝後，以旋轉驅動源35使夾頭座31繞著軸心旋轉90度，而控制手段32使攝像手段37對被形成於與X軸方向平行之另一方之分割預定線L的溝DT進行拍攝，並對所有溝DT的兩端a，b進行拍攝，登錄座標資訊(X，Y)。另外，第1實施形態，係座標登錄步驟ST7雖登錄所 有溝DT之兩端a，b的座標資訊(X，Y)，但本發明亦可登錄預先設定之預定條數的溝DT之兩端a，b的座標資訊(X，Y)。
在座標登錄步驟ST7中，控制手段32從圖15的攝像圖像G1抽出溝DT，計算出溝DT之長邊方向的一端a之寬度方向的一方之緣a1之X軸方向的位置Xa1與Y軸方向的位置Ya1，並將位置Xa1，Ya1當作溝DT之一方之緣a1的座標資訊(X，Y)，如圖17所示，與溝DT相對應地進行登錄。在座標登錄步驟ST7中，控制手段32計算出溝DT之長邊方向的一端a之寬度方向的另一方之緣b1之X軸方向的位置Xb1與Y軸方向的位置Yb1，並將位置Xb1，Yb1當作溝DT之另一方之緣b1的座標資訊(X，Y)，如圖17所示，與溝DT相對應地進行登錄。
又，在座標登錄步驟ST7中，控制手段32從圖16的攝像圖像G2抽出溝DT，計算出溝DT之長邊方向的另一端b之寬度方向的一方之緣a2之X軸方向的位置Xa2與Y軸方向的位置Ya2，並將位置Xa2，Ya2當作溝DT之一方之緣a2的座標資訊(X，Y)，如圖17所示，與溝DT相對應地進行登錄。在座標登錄步驟ST7中，控制手段32計算出溝DT之長邊方向的另一端b之寬度方向的另一方之緣b2之X軸方向的位置Xb2與Y軸方向的位置Yb2，並將位置Xb2，Yb2當作溝DT之另一方之緣b2的座標資訊(X，Y)，如圖17所示，與溝DT相對應地進行登錄。
於第1實施形態，在座標登錄步驟ST7中，雖 係控制手段32登錄所有溝DT之長邊方向之兩端a，b的座標資訊Xa1，Ya1，Xb1，Yb1，Xa2，Ya2，Xb2，Yb2，但亦可登錄所有溝DT之長邊方向之一端a的座標資訊Xa1，Ya1，Xb1，Yb1。又，本發明，係亦可登錄預先設定之預定條數的溝DT之兩端a，b或一端a的座標資訊Xa1，Ya1，Xb1，Yb1，Xa2，Ya2，Xb2，Yb2。又，於第1實施形態，在座標登錄步驟ST7中，係控制手段32登錄較溝DT之長邊方向之封裝晶圓PW的外緣向中心靠近1mm~3mm左右之兩端a，b的座標資訊Xa1，Ya1，Xb1，Yb1，Xa2，Ya2，Xb2，Yb2。藉此，即便切割刀13在溝DT侵入至封裝晶圓PW的外周緣時彎曲而溝DT在入口附近或出口附近蛇行，亦可排除其影響。
分割溝形成步驟ST8，係基於所登錄之溝DT的座標資訊Xa1，Ya1，Xb1，Yb1，Xa2，Ya2，Xb2，Yb2，計算出沿著溝DT所形成之圖18所示之分割溝DD的位置Xc1，Yc1，Xc2，Yc2，沿著溝DT形成分割溝DD的步驟。分割溝DD，係分割被填充於溝DT的壓模樹脂MR，並將封裝晶圓PW分割成封裝元件PD者。
在分割溝形成步驟ST8中，控制手段32將各溝DT之長邊方向的一端a之寬度方向的中央c1之X軸方向的位置Xc1與Y軸方向的位置Yc1作為分割溝DD之位置而計算出。在分割溝形成步驟ST8中，控制手段32將各溝DT之長邊方向的另一端b之寬度方向的中央c2之X軸方向的位置Xc2與Y軸方向的位置Yc2作為分割溝DD之位置而計算出。
在分割溝形成步驟ST8中，係基於控制手段32所計算出之分割溝DD的位置Xc1，Yc1，Xc2，Yc2，控制X軸移動手段36與Y軸移動手段33，使雷射光線LR照射至被填充於各溝DT的壓模樹脂MR，如圖18所示，形成分割溝DD。分割溝形成步驟ST8，係以藉由雷射光線LR來將溝DT內之壓模樹脂MR一分為二的方式，形成分割溝DD。如此一來，由於第1實施形態之加工方法，係基於控制手段32所計算出之分割溝DD的位置Xc1，Yc1，Xc2，Yc2，控制X軸移動手段36與Y軸移動手段33，使雷射光線LR照射至被填充於各溝DT的壓模樹脂MR，因此，即便鄰接之溝DT的間隔產生變動，亦與溝DT的位置相對應地，分割溝DD以將溝DT內之壓模樹脂MR一分為二的方式，形成該分割溝DD。
於第1實施形態，在保持步驟ST5、朝向調整步驟ST6、座標登錄步驟ST7及分割溝形成步驟ST8中雖使用了雷射加工裝置30，但在本發明中，係亦可使用圖5所示的切割裝置10。簡而言之，在本發明中，分割溝形成步驟ST8，係藉由切割刀13去除被填充於溝DT內的壓模樹脂MR，形成分割溝DD。
由於第1實施形態之加工方法，係在登錄填充了壓模樹脂MR之溝DT的座標資訊(X，Y)後才形成分割溝DD，因此，發揮如下述之效果：藉由分割溝DD，可將被填充於溝DT內的壓模樹脂MR一分為二，並使壓模樹脂 MR殘存於封裝元件PD之基板SB的側面SD。而且，由於加工方法，係沿著封裝晶圓PW之外周緣來檢測溝DT，因此，發揮可有效率地登錄座標資訊(X，Y)的效果。
另外，本發明，係不限定於上述實施形態者。亦即，在不脫離本發明之主旨的範圍內，可進行各種變形並實施。

Claims (4)

  1. 一種封裝晶圓之加工方法，係對於在表面具備有元件被分別形成於劃分成交叉之複數個分割預定線的複數個區域之元件區域與圍繞該元件區域之外周剩餘區域的晶圓，以壓模樹脂覆蓋沿著該元件區域之表面及該分割預定線所形成的溝，該封裝晶圓之加工方法，其特徵係，具備有：壓模樹脂去除步驟，沿著封裝晶圓之外周緣去除該壓模樹脂，使填充了該壓模樹脂的溝在該外周剩餘區域露出；保持步驟，使填充了該壓模樹脂的該溝露出，以夾頭座之保持面保持該封裝晶圓；朝向調整步驟，使保持了該封裝晶圓的該夾頭座旋轉，並使該溝之延伸方向與在形成分割溝之際對該夾頭座進行加工進給的加工進給方向成為平行；座標登錄步驟，在實施了該朝向調整步驟後，對在外周緣露出之複數個該溝的兩端進行拍攝，從攝像圖像登錄該夾頭座的保持面中之該溝的兩端或單側的座標資訊；及分割溝形成步驟，基於所登錄之該溝的座標資訊，計算出沿著該溝所形成之分割溝的位置，沿著該溝形成該分割溝，即便鄰接之該溝的間隔產生變動，亦與該溝的位置相對應地形成該分割溝。
  2. 如申請專利範圍第1項之封裝晶圓之加工方法，其中，在該座標登錄步驟中，係登錄所有該溝之兩端的座標資訊。
  3. 如申請專利範圍第1項之封裝晶圓之加工方法，其中，在實施該座標登錄步驟之際，沿著封裝晶圓之外周緣，於周方向依序地對該溝進行拍攝。
  4. 如申請專利範圍第1項之封裝晶圓之加工方法，其中，在該分割溝形成步驟中，係藉由雷射光線或切割刀去除該壓模樹脂。
TW106122726A 2016-08-25 2017-07-06 封裝晶圓之加工方法 TWI721192B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-164824 2016-08-25
JP2016164824A JP6738687B2 (ja) 2016-08-25 2016-08-25 パッケージウエーハの加工方法

Publications (2)

Publication Number Publication Date
TW201820432A TW201820432A (zh) 2018-06-01
TWI721192B true TWI721192B (zh) 2021-03-11

Family

ID=61167045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122726A TWI721192B (zh) 2016-08-25 2017-07-06 封裝晶圓之加工方法

Country Status (6)

Country Link
US (1) US10211104B2 (zh)
JP (1) JP6738687B2 (zh)
KR (1) KR102310754B1 (zh)
CN (1) CN107785311B (zh)
DE (1) DE102017214521B4 (zh)
TW (1) TWI721192B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7365108B2 (ja) * 2018-06-05 2023-10-19 株式会社ディスコ 処理装置
JP7150401B2 (ja) * 2018-11-20 2022-10-11 株式会社ディスコ 被加工物の加工方法
CN109585369A (zh) * 2018-12-27 2019-04-05 苏州苏纳光电有限公司 半导体芯片的分片方法
JP7334063B2 (ja) * 2019-05-24 2023-08-28 株式会社ディスコ モールドチップの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050106782A1 (en) * 2003-11-18 2005-05-19 Satoshi Genda Wafer processing method
US20080029715A1 (en) * 2006-08-02 2008-02-07 Disco Corporation Alignment method of a laser beam processing machine

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308921A (ja) * 2000-04-25 2001-11-02 Sony Corp デマルチプレクサ
JP4640715B2 (ja) * 2000-07-14 2011-03-02 株式会社ディスコ アライメント方法及びアライメント装置
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP5171294B2 (ja) * 2008-02-06 2013-03-27 株式会社ディスコ レーザ加工方法
JP5513042B2 (ja) * 2009-09-03 2014-06-04 株式会社ディスコ ウエーハの加工方法
JP5950502B2 (ja) * 2011-03-23 2016-07-13 株式会社ディスコ ウエーハの分割方法
US8785296B2 (en) 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
JP5948034B2 (ja) * 2011-09-27 2016-07-06 株式会社ディスコ アライメント方法
US8652941B2 (en) * 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法
JP6283531B2 (ja) * 2014-02-25 2018-02-21 株式会社ディスコ ウエーハの加工方法
JP2016015438A (ja) * 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法
JP2016025224A (ja) * 2014-07-22 2016-02-08 株式会社ディスコ パッケージウェーハの加工方法
JP6282194B2 (ja) * 2014-07-30 2018-02-21 株式会社ディスコ ウェーハの加工方法
JP2017041574A (ja) * 2015-08-21 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017092125A (ja) * 2015-11-05 2017-05-25 株式会社ディスコ ウエーハの加工方法
JP6656752B2 (ja) * 2016-01-22 2020-03-04 株式会社ディスコ パッケージウェーハの加工方法
JP6559074B2 (ja) * 2016-01-28 2019-08-14 株式会社ディスコ パッケージウェーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050106782A1 (en) * 2003-11-18 2005-05-19 Satoshi Genda Wafer processing method
US20080029715A1 (en) * 2006-08-02 2008-02-07 Disco Corporation Alignment method of a laser beam processing machine

Also Published As

Publication number Publication date
JP2018032776A (ja) 2018-03-01
TW201820432A (zh) 2018-06-01
US10211104B2 (en) 2019-02-19
CN107785311A (zh) 2018-03-09
CN107785311B (zh) 2023-06-02
DE102017214521A1 (de) 2018-03-01
JP6738687B2 (ja) 2020-08-12
KR20180023826A (ko) 2018-03-07
DE102017214521B4 (de) 2022-03-10
US20180061711A1 (en) 2018-03-01
KR102310754B1 (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI721192B (zh) 封裝晶圓之加工方法
TWI715663B (zh) 晶圓的加工方法
JP2015028980A (ja) ウエーハの加工方法
JP7098221B2 (ja) ウェーハの加工方法
JP6339828B2 (ja) ウエーハの加工方法
JP2015041687A (ja) ウエーハの加工方法
JP6987443B2 (ja) ウェーハの加工方法
JP5995616B2 (ja) ウエーハの加工方法
CN107799468B (zh) 封装器件芯片的制造方法
JP2018107330A (ja) パッケージデバイスチップの製造方法及び加工装置
TWI766094B (zh) 晶圓之加工方法
TWI732010B (zh) 封裝器件晶片的製造方法
TW201913778A (zh) 晶圓之加工方法
TWI766092B (zh) 晶圓之加工方法
TWI788410B (zh) 晶圓之加工方法
TW201913844A (zh) 對準圖案的設定方法
TW201913777A (zh) 晶圓之加工方法
JP2014053354A (ja) ウエーハの加工方法
JP6961289B2 (ja) ウェーハの加工方法
JP7013083B2 (ja) ウェーハの加工方法
TWI761588B (zh) 晶圓之加工方法
KR102569620B1 (ko) 웨이퍼의 가공 방법
JP2014053349A (ja) ウエーハの加工方法