JP2001308921A - デマルチプレクサ - Google Patents

デマルチプレクサ

Info

Publication number
JP2001308921A
JP2001308921A JP2000124795A JP2000124795A JP2001308921A JP 2001308921 A JP2001308921 A JP 2001308921A JP 2000124795 A JP2000124795 A JP 2000124795A JP 2000124795 A JP2000124795 A JP 2000124795A JP 2001308921 A JP2001308921 A JP 2001308921A
Authority
JP
Japan
Prior art keywords
packet
unit
demultiplexer
output destination
header
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000124795A
Other languages
English (en)
Inventor
Hideki Nabesako
英輝 鍋迫
Osamu Yagi
修 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000124795A priority Critical patent/JP2001308921A/ja
Priority to US09/840,412 priority patent/US6961338B2/en
Priority to KR1020010022302A priority patent/KR20010098863A/ko
Priority to EP20010303768 priority patent/EP1158783A2/en
Publication of JP2001308921A publication Critical patent/JP2001308921A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440209—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display for formatting on an optical medium, e.g. DVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

(57)【要約】 【課題】複数の多重化方式に対応でき、しかも回路規模
の縮小とコストダウンを可能とする。 【解決手段】命令メモリ１１１より順次読み出されるマ
イクロコードに基づき、制御部１１３は各部を制御する
制御信号を生成する。入力されたパケットはシフトレジ
スタ１０２に格納され、パケットのヘッダは必要に応じ
てレジスタ群１０３に取り込まれ、演算部１０４で解析
される。ヘッダ内のパケットＩＤにより、出力先決定部
１０５で、出力先が決定される。分離部１０６は、演算
部１０４の演算結果および出力先の決定結果に応じて、
シフトレジスタ１０２の出力から任意のパケットを分離
して所定の出力先に出力する。入力パケットよりタイミ
ング情報を検出してクロック制御部１１４に供給し、シ
ステムクロックを制御する。命令メモリ１１１より読み
出されるマイクロコードを変更することで、複数の多重
化方式に対応でき、回路規模の縮小およびコストダウン
が可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数種類のパケ
ットが所定の多重化方式で多重されてなる入力ディジタ
ルデータ（ビットストリーム）より任意のパケットを分
離して出力するデマルチプレクサに関する。詳しくは、
マイクロコードを格納する命令メモリを備え、この命令
メモリより順次読み出されるマイクロコードに基づいて
各部の動作を制御する構成とすることによって、命令メ
モリより読み出されるマイクロコードを変更することで
複数の多重化方式に柔軟に対応でき、回路規模の縮小お
よびコストダウンを可能にするデマルチプレクサに係る
ものである。
【０００２】
【従来の技術】現在、放送用、蓄積メディア用のディジ
タルデータは、映像、音声、文字等の情報を符号化した
後、パケット化、もしくはパック化して多重化し、ビッ
トストリームとして伝送、蓄積する。この場合、符号化
の手法が同じでも、多重化の方式が異なれば、受信側の
デマルチプレクサとしては、各多重化方式毎にそれぞれ
異なる構成のものが必要となってくる。
【０００３】例えば、ＤＶＢ(Digital Video Broadcast
ing),ＤＳＳ(Digital Satellite System)、ＤＶＤ(Digi
tal Versatile Disc)などは、それぞれ異なった多重化
がなされている。
【０００４】図１９は、ＤＶＢストリームを構成するＤ
ＶＢパケットの一般的な構造を示している。このＤＶＢ
パケットは、４バイトのヘッダと、可変長のアダプテー
ションフィールドと、可変長のペイロード（データ部）
とで構成され、１８８バイト長である。ペイロードに
は、周知のように、ＰＥＳ（Packetized Elementary St
ream）パケットが再分割されて配されていると共に、さ
らにＭＰＥＧ２システムの中で規定されているＰＳＩ(P
rogram Specific Information)としての各種テーブル類
もセクション形式によって配されている。なお、アダプ
テーションフィールドとペイロードのどちらかのみで構
成される場合もある。ヘッダ内に、パケットＩＤである
ＰＩＤ（Packet Identication)が含まれ、アダプテーシ
ョンフィールド内にはタイミング情報としてのＰＣＲ
（Program Clock Reference)が含まれている。
【０００５】図２０は、ＤＶＢパケットのヘッダの主な
項目を示している。「sync_byte」は、0x47である。「t
ransport_error_indicator」が'1'の場合、そのパケッ
トにエラーがあることを示している。「payload_unit_s
tart_indicator」が'1'の場合、そのパケットのペイロ
ードにＰＥＳかＰＳＩのヘッダがあることを示してい
る。「transport_scrambling_control」が'00'の場合、
そのパケットがスクランブルされていないことを示して
いる。「adaptation_field_control」の上位ビットが'
1'の場合はそのパケットにアダプテーションフィールド
が含まれていることを示し、その下位ビットが'1'の場
合はそのパケットにペイロードが含まれていることを示
している。「continuity_counter」は、同一のＰＩＤを
持つパケットが連続か不連続かを調べるために用いられ
る。
【０００６】図２１は、アダプテーションフィールドの
主な項目を示している。「adaptation_field_length」
は、アダプテーションフィールドの長さを示しており、
「adaptation_field_control」が'10'の場合は、必ず0x
B7(＝１８３)になる。「PCR_flag」が'1'の場合は、ア
ダプテーションフィールド内にタイミング情報としての
ＰＣＲが含まれていることを示している。
【０００７】図２２は、ＤＳＳストリームを構成するＤ
ＳＳパケットの一般的な構造を示している。このＤＳＳ
パケットは、２バイトのプリフィックスと、１２８バイ
トのトランスポートブロックとで構成され、１３０バイ
ト長である。プリフィックス内にパケットＩＤであるＳ
ＣＩＤ(Service Channel Identification)が含まれ、ト
ランポートブロック内にタイミング情報が含まれてい
る。
【０００８】図２３は、ＤＳＳパケットのプリフィック
スの主な項目を示している。「Packet Framing」は、パ
ケット毎に、交互に'0'または'1'となる。「Control Fl
agは、そのパケットがスクランブルされていれば'0'、
スクランブルされていなければ'1'となる。図２４は、
プリフィックス以降のＣＣ，ＨＤフィールドの１バイト
の構成を示している。「Continuity Counter」は、同一
のＳＣＩＤを持つパケットが連続か不連続かを調べるた
めに用いられる。「Header Designator」は、ビデオア
プリケーションパケットの種類を示すために用いられ
る。
【０００９】例えば、Auxiliary Data パケットの場
合、「Header Designator」は'0000'であり、「Continu
ity Counter」も'0000'になっている。図２５は、その
場合における、ＣＣ，ＨＤフィールド以降の２バイトの
構成を示している。「Current Field Flag」が'1'の場
合、Auxiliary Data パケットが有効であることを示し
ている。「Aux Field ID」は、Auxiliary Data パケッ
トに何の情報が入っているかを示している。'000000'の
場合はタイミング情報としての「ＲＴＳ：ReferenceTim
e Stamp」のみ５バイト含まれる。'000011'の場合、「R
eference Time Stamp」と「Encryption Control Word P
acket」の両方が含まれる。
【００１０】図２６は、ＤＶＤストリームを構成するＤ
ＶＤパックの一般的な構造を示している。このＤＶＤパ
ックは、可変長のパックヘッダと、可変長のシステムヘ
ッダと、可変長のＰＥＳパケットとで構成され、全体の
パック長も可変でＰＥＳヘッダ内にパケットＩＤである
ストリームＩＤが含まれ、パックヘッダ内にタイミング
情報としてのＳＣＲ（system_clock_reference）が含ま
れている。
【００１１】図２７は、ＰＥＳヘッダの主な項目を示し
ている。「PES_start_code_prefix」は、0x000001と決
まっており、ＰＥＳヘッダの開始を示している。「PES_
packet_length」は、この後に続くＰＥＳパケットの長
さを示している。「PES_header_data_length」は、「st
ream_id」に続く「optional PES header」の長さを示し
ている。
【００１２】図２８は、ＤＶＤパックヘッダの主な項目
を示している。「pack_start_code」は、0x000001BAで
ある。「system_clock_Reference_base」と「system_cl
ock_Reference_extension」は、タイミング情報であ
る。最初のパックのパックヘッダの後には、システムヘ
ッダが存在する。図２９は、システムヘッダの主な項目
を示している。
【００１３】このように多重化方式が異なると、ストリ
ームの構成、ヘッダの内容等、全て異なってくる。した
がって、ヘッダ解析やペイロードの転送も、多重化方式
によって異なる。
【００１４】図３０は、複数種類のパケットが多重され
てなる入力ディジタルデータとしてのビットストリーム
より任意のパケットを分離して出力するデマルチプレク
サ２００の構成を示している。
【００１５】このデマルチプレクサ２００は、ビットス
トリームＳＴＭを入力するための入力端子２０１と、こ
の入力端子２０１に入力されたビットストリームＳＴＭ
に含まれるパケットやパックのヘッダをシーケンサによ
り解析するヘッダ分析部２０２と、各パケットの出力先
を決定するための出力先決定部２０３と、ヘッダ分析部
２０２でビットストリームＳＴＭより抽出されるタイミ
ング情報に基づいてシステムクロックを制御するための
システムクロック制御部２０４とを有している。
【００１６】出力先決定部２０３の内蔵メモリ（図示せ
ず）には、予めビットストリームＳＴＭより抽出すべき
パケットを識別するためのパケットＩＤが登録される。
このパケットＩＤは、例えば外部ＣＰＵよりホストイン
タフェース２０５を介して供給される。そして、出力先
決定部２０３は、ヘッダ分析部２０２で各パケットより
抽出される抽出パケットＩＤが内蔵メモリに記憶されて
いる所定の記憶パケットＩＤに一致するとき、その抽出
パケットＩＤを持つパケットの出力先を、その所定の記
憶パケットＩＤに対応して予め設定されている出力先に
決定する。
【００１７】また、デマルチプレクサ２００は、ビット
ストリームＳＴＭより出力先が決定されたパケットを分
離し、その出力先に出力する分離部２０６を有してい
る。例えば、分離部２０６には、出力端子２０７ａ，２
０７ｂ，２０７ｃ，・・・が出力先として設けられてい
る。
【００１８】ビットストリームＳＴＭがＤＶＢストリー
ムであるとき、図３０に示すようなデマルチプレクサ２
００では、図３１のフローチャートに示すパケット処理
が行われる。
【００１９】すなわち、ステップＳＴ１１で、ＤＶＢパ
ケットを入力し、ステップＳＴ１２で、同期バイト「sy
nc_byte」を検出する。そして、ステップＳＴ１３で、
ヘッダのエラービット（「transport_error_indicato
r」、「transport_scrambling_control」、「adaptatio
n_field_control」等）を解析し、エラーがあるか否か
を判定する。エラーがなければ、ステップＳＴ１４に進
む。
【００２０】ステップＳＴ１４では、ヘッダのＰＩＤ
が、出力先決定部２０３の内蔵メモリに予め登録されて
いるＰＩＤであるか否かを判定する。ヘッダのＰＩＤが
登録されたものであるときは、ステップＳＴ１５で、ヘ
ッダの連続性指標「continuity_counter」を解析し、パ
ケットの連続性が保たれているか否かを判定する。連続
であるときは、ステップＳＴ１６に進む。
【００２１】ステップＳＴ１６では、タイミング情報と
してのＰＣＲがあるか否かを判定する。タイミング情報
があるときは、ステップＳＴ１７に進む。このステップ
ＳＴ１７では、パケットよりタイミング情報を抜き取っ
てシステムクロック制御部２０４に供給し、その後にス
テップＳＴ１８に進む。一方、タイミング情報がないと
きは、直ちにステップＳＴ１８に進む。このステップＳ
Ｔ１８では、ヘッダのＰＩＤに対応して予め設定されて
いる出力先に、パケットのペイロードを出力し、次のパ
ケットの処理に移る。
【００２２】また、ステップＳＴ１３でエラーがあると
き、ステップＳＴ１４でヘッダのＰＩＤの登録がないと
き、およびステップＳＴ１５で連続でないときは、ステ
ップＳＴ１９で、パケットを全て廃棄し、次のパケット
の処理に移る。
【００２３】ビットストリームＳＴＭがＤＳＳストリー
ムであるとき、図３０に示すようなデマルチプレクサ２
００では、図３２のフローチャートに示すパケット処理
が行われる。
【００２４】すなわち、ステップＳＴ２１で、ＤＳＳパ
ケットを入力し、ステップＳＴ２２で、同期信号を検出
する。そして、ステップＳＴ２３で、プリフィックスの
エラービット（「Control Flag」等）を解析し、エラー
があるか否かを判定する。エラーがなければ、ステップ
ＳＴ２４に進む。
【００２５】ステップＳＴ２４では、プリフィックスの
ＳＣＩＤが、出力先決定部２０３の内蔵メモリに予め登
録されているＳＣＩＤであるか否かを判定する。プリフ
ィックスのＳＣＩＤが登録されたものであるときは、ス
テップＳＴ２５で、連続性指標「Continuity Counter」
を解析し、パケットの連続性が保たれているか否かを判
定する。連続であるときは、ステップＳＴ２６に進む。
【００２６】ステップＳＴ２６では、タイミング情報と
してのＲＴＳ（Reference Time Stamp）があるか否かを
判定する。タイミング情報があるときは、ステップＳＴ
２７に進む。このステップＳＴ２７では、パケットより
タイミング情報を抜き取ってシステムクロック制御部２
０４に供給し、その後にステップＳＴ２８に進む。一
方、タイミング情報がないときは、直ちにステップＳＴ
２８に進む。このステップＳＴ２８では、プリフィック
スのＳＣＩＤに対応して予め設定されている出力先に、
パケットのトランスポートブロックを出力し、次のパケ
ットの処理に移る。
【００２７】また、ステップＳＴ２３でエラーがあると
き、ステップＳＴ２４でヘッダのＳＣＩＤの登録がない
とき、およびステップＳＴ２５で連続でないときは、ス
テップＳＴ２９で、パケットを全て廃棄し、次のパケッ
トの処理に移る。
【００２８】ビットストリームＳＴＭがＤＶＤストリー
ムであるとき、図３０に示すようなデマルチプレクサ２
００では、図３３のフローチャートに示すパック処理が
行われる。
【００２９】すなわち、ステップＳＴ３１で、ＤＶＤパ
ックを入力し、ステップＳＴ３２で、スタートコード
「pack_start_code」を検出する。そして、ステップＳ
Ｔ３３で、パックヘッダよりタイミング情報としてのＳ
ＣＲを抜き取ってシステムクロック制御部２０４に供給
し、その後にステップＳＴ３４に進む。
【００３０】ステップＳＴ３４では、最初のパックであ
るか否かを判定する。最初のパックであるときは、ステ
ップＳＴ３５で、システムヘッダを該当する出力先に出
力し、その後にステップＳＴ３６に進む。一方、最初の
パックでないときは、直ちにステップＳＴ３６に進む。
【００３１】ステップＳＴ３６では、各ＰＥＳパケット
を、それぞれヘッダのStreamＩＤに対応して予め設定さ
れている出力先に出力し、次のパックの処理に移る。
【００３２】
【発明が解決しようとする課題】上述したように、多重
化方式が異なればストリーム構造、ヘッダの解析も異な
るため、それぞれの多重化方式に応じた専用のデマルチ
プレクサ２００が必要になる。したがって、専用回路を
用いてそれぞれの多重化方式の全てに対応する場合に
は、ハードウェアの回路規模が大きくなり、コストアッ
プにつながるという問題点があった。
【００３３】そこで、この発明では、複数の多重化方式
に対応でき、しかも回路規模の縮小とコストダウンを可
能とするデマルチプレクサを提供することを目的とす
る。
【００３４】
【課題を解決するための手段】この発明は、複数種類の
パケットが所定の多重化方式で多重されてなる入力ディ
ジタルデータより任意のパケットを分離して出力するデ
マルチプレクサであって、入力ディジタルデータを入力
するデータ入力部と、このデータ入力部に入力された入
力ディジタルデータを格納して転送するシフトレジスタ
と、このシフトレジスタに格納された入力ディジタルデ
ータよりパケットのヘッダを抽出して格納するレジスタ
群と、このレジスタ群に格納されたパケットのヘッダを
解析する演算部と、レジスタ群に格納されたパケットの
ヘッダに含まれるパケット識別子に基づいて、当該パケ
ット識別子を持つパケットの出力先を決定する出力先決
定部と、演算部の演算結果および出力先決定部の決定結
果に従って、シフトレジスタより出力される入力ディジ
タルデータより任意のパケットを分離して上記決定され
た出力先に出力する分離部と、各部の各多重化方式毎の
制御方法を決定するためのマイクロコードを格納する命
令メモリと、この命令メモリに格納されたマイクロコー
ドの実行アドレスを得るためのカウンタと、このカウン
タで得られる実行アドレスで命令メモリより読み出され
るマイクロコードに基づき、各装置の動作を制御するた
めの制御部と、シフトレジスタに格納された入力ディジ
タルデータよりタイミング情報を抽出し、当該タイミン
グ情報に基づいてシステムクロックを制御するシステム
クロック制御部とを備えるものである。
【００３５】この発明において、マイクロコードを格納
する命令メモリが備えられる。この命令メモリより順次
読み出されるマイクロコードに基づいて各部の動作が制
御され、入力ディジタルデータより任意のパケットが分
離されて所定の出力先に出力される。これにより、命令
メモリより読み出されるマイクロコードを変更すること
で複数の多重化方式に柔軟に対応でき、回路規模の縮小
およびコストダウンが可能となる。
【００３６】
【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態を説明する。なお、以下では、説明の
便宜上、特にことわりがない限り、ＤＶＢパケットのヘ
ッダ、ＤＳＳパケットのプリフィックス、ＤＶＤパック
のヘッダを「ヘッダ」と総称し、ＤＶＢパケットのパケ
ット識別子ＰＩＤ、ＤＳＳパケットのパケット識別子Ｓ
ＣＩＤ、ＤＶＤパック内のＰＥＳパケットのパケット識
別子StreamＩＤを「パケットＩＤ」と総称し、ＤＶＢパ
ケットに含まれるタイミング情報ＰＣＲ，ＤＳＳパケッ
トに含まれるタイミング情報ＲＴＳ、ＤＶＤパックに含
まれるタイミング情報ＳＣＲを「タイミング情報」と総
称し、ＤＶＢパケットのペイロード、ＤＳＳパケットの
トランスポートブロック、ＤＶＤパックのＰＥＳパケッ
トを「ペイロード」と総称することとする。
【００３７】図１は、第１の実施の形態としてのデマル
チプレクサ１００Ａの構成を示している。このデマルチ
プレクサ１００Ａは、複数種類のパケットが多重されて
なる入力ディジタルデータとしてのビットストリームよ
り任意のパケットを分離して出力するものである。そし
て、このデマルチプレクサ１００Ａは、例えばＤＶＢス
トリーム、ＤＳＳストリーム、ＤＶＤストリーム等の複
数の多重化方式に対応できるものである。
【００３８】このデマルチプレクサ１００Ａは、ビット
ストリームＳＴＭを入力するための入力端子１０１と、
この入力端子１０１に入力されたビットストリームＳＴ
Ｍを格納して転送するシフトレジスタ１０２と、このシ
フトレジスタ１０２に格納されたビットストリームＳＴ
Ｍよりヘッダを抽出して格納するレジスタ群１０３と、
このレジスタ群１０３に格納されたヘッダを解析する演
算部１０４と、レジスタ群１０３に格納されたヘッダに
含まれるパケットＩＤに基づいて、当該パケットＩＤを
持つパケットの出力先を決定する出力先決定部１０５と
を有している。
【００３９】また、デマルチプレクサ１００Ａは、演算
部１０４の演算結果および出力先決定部１０５の決定結
果に従って、シフトレジスタ１０２より出力されるビッ
トストリームＳＴＭより任意のペイロードを分離して、
上記決定された出力先に出力する分離部１０６とを有し
ている。例えば、分離部１０６には、出力端子１０７
ａ，１０７ｂ，１０７ｃ，・・・が出力先として設けら
れている。シフトレジスタ１０２、レジスタ群１０３、
演算部１０４、出力先決定部１０５および分離部１０６
は、それぞれバス１０８に接続されている。
【００４０】また、デマルチプレクサ１００Ａは、各部
の各多重化方式毎の制御方法を決定するためのマイクロ
コードを格納する命令メモリ１１１と、この命令メモリ
１１１に格納されたマイクロコードの実行アドレスを得
るためのカウンタ１１２と、このカウンタ１１２で得ら
れる実行アドレスによって命令メモリ１１１より順次読
み出されるマイクロコードに基づき、各部の動作を制御
するための制御部１１３と、シフトレジスタ１０２に格
納されたビットストリームＳＴＭよりタイミング情報を
抽出し、当該タイミング情報に基づいてシステムクロッ
クを制御するシステムクロック制御部１１４とを有して
いる。
【００４１】図１に示すデマルチプレクサ１００Ａの動
作を説明する。このデマルチプレクサ１００Ａでは、命
令メモリ１１１より、ビットストリームＳＴＭの多重化
方式に対応したマイクロコードを順に読み出し、そのマ
イクロコードに基づいて制御部１１３で各部の動作を制
御することで、分離部１０６でビットストリームＳＴＭ
より任意のパケットが分離されて所定の出力先に出力さ
れる。
【００４２】ここで、ビットストリームＳＴＭがＤＶＢ
ストリームである場合の動作について説明する。
【００４３】入力端子１０１に入力されたビットストリ
ームＳＴＭは、命令メモリ１１１より読み出されたマイ
クロコードに基づいて制御部１１３で発生される制御信
号によって、シフトレジスタ１０２に格納され、シフト
される。このシフトレジスタ１０２に格納されたビット
ストリームＳＴＭに含まれるパケットのヘッダは、必要
に応じてレジスタ群１０３に取り込まれる。また、レジ
スタ群１０３に取り込まれたパケットのヘッダは、制御
部１１３で発生される制御信号によって、演算部１０４
で解析される。このとき、パケットの各種のエラー判定
や連続性の検出等が行われる。
【００４４】また、制御部１１３で発生される制御信号
により、出力先決定部１０５で、レジスタ群１０３に取
り込まれたパケットのヘッダのＰＩＤと内蔵メモリに予
め登録されているＰＩＤとが比較され、当該パケットの
出力先が決定される。そして、演算部１０４におけるエ
ラー判定や連続性の検出等の結果と、出力先決定部１０
５における決定結果に基づいて、分離部１０６で、有効
なパケットのペイロードが分離され、決定された出力先
に出力される。
【００４５】また、シフトレジスタ１０２に格納された
ビットストリームＳＴＭに含まれるタイミング情報とし
てのＰＣＲは、システムクロック制御部１１４に供給さ
れ、システムクロックの制御が行われる。
【００４６】このように、デマルチプレクサ１００Ａ
は、ビットストリームＳＴＭがＤＶＢストリームである
ときは、図３１のフローチャートに示す処理と同様の処
理をすることとなる。
【００４７】次に、ビットストリームＳＴＭがＤＳＳス
トリームである場合の動作について説明する。入力端子
１０１に入力されたビットストリームＳＴＭは、命令メ
モリ１１１より読み出されたマイクロコードに基づいて
制御部１１３で発生される制御信号によって、シフトレ
ジスタ１０２に格納され、シフトされる。このシフトレ
ジスタ１０２に格納されたビットストリームＳＴＭに含
まれるパケットのプリフィックス等（ＤＶＢパケットの
ヘッダに対応）は、必要に応じてレジスタ群１０３に取
り込まれる。また、レジスタ群１０３に取り込まれたプ
リフィックス等は、制御部１１３で発生される制御信号
によって、演算部１０４で解析される。このとき、パケ
ットの各種のエラー判定や連続性の検出等が行われる。
【００４８】また、制御部１１３で発生される制御信号
により、出力先決定部１０５で、レジスタ群１０３に取
り込まれたパケットのプリフィックスのＳＣＩＤと内蔵
メモリに予め登録されているＳＣＩＤとが比較され、当
該パケットの出力先が決定される。そして、演算部１０
４におけるエラー判定や連続性の検出等の結果と、出力
先決定部１０５における決定結果に基づいて、分離部１
０６で、有効なパケットのトランスポートブロックが分
離され、決定された出力先に出力される。
【００４９】また、シフトレジスタ１０２に格納された
ビットストリームＳＴＭに含まれるタイミング情報とし
てのＲＴＳは、システムクロック制御部１１４に供給さ
れ、システムクロックの制御が行われる。
【００５０】このように、デマルチプレクサ１００Ａ
は、ビットストリームＳＴＭがＤＳＳストリームである
ときは、図３２のフローチャートに示す処理と同様の処
理を行うこととなる。
【００５１】次に、ビットストリームＳＴＭがＤＶＤス
トリームである場合の動作について説明する。入力端子
１０１に入力されたビットストリームＳＴＭは、命令メ
モリ１１１より読み出されたマイクロコードに基づいて
制御部１１３で発生される制御信号によって、シフトレ
ジスタ１０２に格納され、シフトされる。このシフトレ
ジスタ１０２に格納されたビットストリームＳＴＭに含
まれるパックのヘッダ、ＰＥＳパケットのヘッダ等（Ｄ
ＶＢパケットのヘッダに対応）は、必要に応じてレジス
タ群１０３に取り込まれる。また、レジスタ群１０３に
取り込まれたヘッダは、制御部１１３で発生される制御
信号によって、演算部１０４で解析される。このとき、
パケットの各種のエラー判定等が行われる。
【００５２】また、制御部１１３で発生される制御信号
により、出力先決定部１０５で、レジスタ群１０３に取
り込まれたＰＥＳパケットのStreamＩＤと内蔵メモリに
予め登録されているStreamＩＤとが比較され、当該パケ
ットの出力先が決定される。そして、演算部１０４にお
けるエラー判定等の結果と、出力先決定部１０５におけ
る決定結果に基づいて、分離部１０６で、有効なＰＥＳ
パケットが分離され、決定された出力先に出力される。
【００５３】また、シフトレジスタ１０２に格納された
ビットストリームＳＴＭのパックヘッダに含まれるタイ
ミング情報としてのＳＣＲは、システムクロック制御部
１１４に供給され、システムクロックの制御が行われ
る。
【００５４】このように、デマルチプレクサ１００Ａ
は、ビットストリームＳＴＭがＤＶＤストリームである
ときは、図３３のフローチャートに示す処理と同様の処
理をすることとなる。
【００５５】以上説明したように、図１に示すデマルチ
プレクサ１００Ａは、マイクロコードを格納する命令メ
モリ１１１を備えており、この命令メモリ１１１より順
次読み出されるマイクロコードに基づいて各部の動作が
制御され、入力端子１０１に入力されたビットストリー
ムＳＴＭより任意のパケットを分離して所定の出力先に
出力できる。したがって、命令メモリ１１１より読み出
されるマイクロコードを変更することで複数の多重化方
式に柔軟に対応でき、回路規模の縮小およびコストダウ
ンを図ることができる。
【００５６】図２は、第２の実施の形態としてのデマル
チプレクサ１００Ｂの構成を示している。このデマルチ
プレクサ１００Ｂは、出力先決定部１０５を連想メモリ
（ＣＡＭ：Contents Addressable Memory）で構成した
ものである。その他は、図１に示すデマルチプレクサ１
００Ａと同様に構成される。
【００５７】図３は、出力先決定部１０５としての連想
メモリの構成例を示している。この場合、ヘッダのパケ
ットＩＤを用いて連想メモリを検索し、出力先と連続性
検出のための前回の連続性指標を取り出すことができ
る。
【００５８】図４は、第３の実施の形態としてのデマル
チプレクサ１００Ｃの構成を示している。このデマルチ
プレクサ１００Ｃは、出力先決定部１０５の内蔵メモリ
に対して外部ＣＰＵよりホストインタフェース１１５を
介して書き込みを可能にしたものである。その他は、図
１に示すデマルチプレクサ１００Ａと同様に構成され
る。
【００５９】この場合、ビットストリームＳＴＭを構成
するパケットの詳細情報を外部ＣＰＵに送り、この外部
ＣＰＵで解析した後に、この外部ＣＰＵで出力先決定部
１０５の内蔵メモリの内容を書き換えることが可能とな
る。
【００６０】図５は、第４の実施の形態としてのデマル
チプレクサ１００Ｄの構成を示している。このデマルチ
プレクサ１００Ｄは、各パケットの長さを管理するカウ
ンタを構成するレジスタ１１６を備えるものである。そ
の他は、図１に示すデマルチプレクサ１００Ａと同様に
構成される。
【００６１】ここで、ＤＶＢ，ＤＳＳの１つのパケット
は、それぞれ１８８，１３０バイトと長さが決まってい
る。したがって、パケットの長さからそれぞれのヘッダ
の長さを差し引いた値をレジスタ１１６にセットするこ
とで、その長さ分だけペイロード、トランスポートブロ
ックを出力できる。一方、ＤＶＤパケットに関しては、
ＰＥＳパケットの長さはパケット内に指定されているた
め、その長さをレジスタ１１６にセットすることで、そ
の長さ分だけＰＥＳパケットを出力できる。
【００６２】図６は、第５の実施の形態としてのデマル
チプレクサ１００Ｅの構成を示している。このデマルチ
プレクサ１００Ｅは、演算部１０４を、演算論理ユニッ
ト（ＡＬＵ：Arithmetic and Logical Unit）で構成す
るものである。その他は、図１に示すデマルチプレクサ
１００Ａと同様に構成される。各種エラーおよび連続性
の検出には、加算、減算、論理和、論理積などの命令が
必要であり、演算論理ユニットによりエラーおよび連続
性の検出をする。
【００６３】図７は、第６の実施の形態としてのデマル
チプレクサ１００Ｆの構成を示している。このデマルチ
プレクサ１００Ｆは、パケットの連続性を検出する連続
性検出部１１７を備えるものである。その他は、図６に
示すデマルチプレクサ１００Ｅと同様に構成される。こ
の連続性検出部１１７では、連続性の検出において、連
続、不連続、等しいの判断を同時に行うことができる。
【００６４】図８は、第７の実施の形態としてのデマル
チプレクサ１００Ｇの構成を示している。このデマルチ
プレクサ１００Ｇは、ビット操作を行うビット操作専用
部１１８を備えるものである。その他は、図６に示すデ
マルチプレクサ１００Ｅと同様に構成される。
【００６５】ヘッダ解析では、ヘッダのある一部分を取
り出してエラーチェックを行うことが多い。ビット操作
専用部１１８は、データの一部分を取り出すための処理
をする。図９に示すように、レジスタＡに格納されてい
る８ビットのデータから上位の６〜４ビット（最下位ビ
ットを０とする）を取り出したい場合、「01110000」で
マスクすればよい。また、ビットを合わせるときには、
シフトを行えばよい。ビット操作専用部１１８では、こ
れらの処理を１サイクルで行うことができる。
【００６６】図１０は、第８の実施の形態としてのデマ
ルチプレクサ１００Ｈの構成を示している。このデマル
チプレクサ１００Ｈは、演算部１０４を演算論理ユニッ
ト（ＡＬＵ）で構成すると共に、パケットの連続性を検
出する連続性検出部１１７およびビット操作を行うビッ
ト操作専用部１１８を備えるものである。その他は、図
１に示すデマルチプレクサ１００Ａと同様に構成され
る。
【００６７】図１１は、第９の実施の形態としてのデマ
ルチプレクサ１００Ｊの構成を示している。このデマル
チプレクサ１００Ｊは、入力端子１０１とシフトレジス
タ１０２との間に、入力端子１０１に入力されるビット
ストリームＳＴＭを一時的に保持する入力バッファ１１
９が設けられたものである。その他は、図１に示すデマ
ルチプレクサ１００Ａと同様に構成される。
【００６８】この入力バッファ１１９においては、入力
端子１０１に入力されるビットストリームＳＴＭの転送
レートに同期した外部クロック信号で書き込みが行わ
れ、内部クロック信号で読み出しが行われるようになさ
れる。これにより、外部クロック信号と内部クロック信
号との間の同期をとることができる。
【００６９】なお、例えばディジタル衛星放送に係るＤ
ＶＢパケットやＤＳＳパケットは基本的には空の状態か
ら受信するものである。したがって、新しいデータを受
信する前にシフトレジスタ１０２のシフトを行ってしま
うと、図１２に示すように、正しくないデータ（ハッチ
ング部分）が伝搬するということが発生する。そこで、
入力バッファ１１９にビットストリームＳＴＭが入力さ
れるとき、この入力バッファ１１９よりデータの読み出
しが行われ、それに伴ってシフトレジスタ１０２のシフ
トが行われる。これにより、シフトレジスタ１０２を正
しくないデータが伝搬するということを防止できる。
【００７０】図１３は、第１０の実施の形態としてのデ
マルチプレクサ１００Ｋの構成を示している。このデマ
ルチプレクサ１００Ｋは、図１に示すデマルチプレクサ
１００Ａにおける分離部１０６の代わりに、エンディア
ン変更機能を持つ分離部１０６Ａが設けられたものであ
る。その他は、図１に示すデマルチプレクサ１００Ａと
同様に構成される。
【００７１】ワード中のバイトの付番方式には２通りが
ある。図１４に示すように、１つには左から右に番号を
増やしていくビック・エンディアン（Big Endian）方
式、もう１つは右から左に番号を増やしていくリトル・
エンディアン（Little Endian）方式である。したがっ
て、ビデオやオーディオ等のストリームをデコードする
デコーダの付番方式によりエンディアンの変更を行わな
くてはならない。分離部１０６Ａでは、デコーダの付番
方式に応じてエンディアンの変更を行って出力できる。
【００７２】図１５は、第１１の実施の形態としてのデ
マルチプレクサ１００Ｌの構成を示している。上述の各
実施の形態においては、分離部１０６で分離された任意
のペイロードは、出力先決定部１０５で決定された出力
先としての出力端子１０７ａ，１０７ｂ，１０７ｃ，・
・に出力されるものを示した。この場合、これらの出力
端子に出力されるビデオやオーディオ等のストリーム
は、例えば専用のデコーダに供給されてデコードされる
こととなる。
【００７３】図１５に示すデマルチプレクサ１００Ｌで
は、複数個の出力用バッファメモリとしてＦＩＦＯメモ
リ１２０ａ，１２０ｂ，１２０ｃ，・・・が設けられ
る。そして、シフトレジスタ１０２より出力されるビッ
トストリームＳＴＭより、分離部１０６Ｂによって任意
のペイロードが分離され、この分離されたペイロード
が、出力先決定部１０５で決定された出力先に対応した
ＦＩＦＯメモリに書き込まれる。そして、これらのＦＩ
ＦＯメモリに取り込まれたビデオやオーディオ等のスト
リームは、単一の装置としてのメディアプロセッサ１２
２でデコードされる。
【００７４】この場合、分離部１０６Ｂより出力先に対
応したポートアドレスが出力されてアドレスデコーダ１
２１に供給され、このアドレスデコーダ１２１より書き
込むべきＦＩＦＯメモリに対してイネーブル信号が出力
される。これにより、出力先決定部１０５で決定された
出力先に対応したＦＩＦＯメモリに、分離部１０６Ｂで
分離されて出力されるペイロードが取り込まれる。
【００７５】図１６は、第１２の実施の形態としてのデ
マルチプレクサ１００Ｍの構成を示している。図１５に
示すデマルチプレクサ１００Ｌでは、複数個の出力用バ
ッファメモリを設けたものであるが、デマルチプレクサ
１００Ｍでは、半導体メモリ、ハードディスク等で構成
される単一の出力用バッファメモリ１２３が設けられ
る。この出力用バッファメモリ１２３には、複数個の記
憶領域１２３ａ，１２３ｂ，１２３ｃ，・・・が設定さ
れる。そして、シフトレジスタ１０２より出力されるビ
ットストリームＳＴＭより、分離部１０６Ｃによって任
意のペイロードが分離され、この分離されたペイロード
が、出力先決定部１０５で決定された出力先に対応した
記憶領域に書き込まれる。そして、この出力用バッファ
メモリ１２３に取り込まれたビデオやオーディオ等のス
トリームは、単一の装置としてのメディアプロセッサ１
２２でデコードされる。
【００７６】この場合、分離部１０６Ｃより、バッファ
メモリ１２３に、分離されたペイロードの他に、出力先
に対応したメモリアドレスが供給される。これにより、
出力先決定部１０５で決定された出力先に対応した記憶
領域に、分離部１０６Ｃで分離されて出力されるペイロ
ードが取り込まれる。
【００７７】図１７は、第１３の実施の形態としてのデ
マルチプレクサ１００Ｎの構成を示している。このデマ
ルチプレクサ１００Ｎは、命令メモリ１１１に対して、
外部ＣＰＵよりホストインタフェース１１５を介して、
マイクロコードの書き込みを可能にしたものである。そ
の他は、図１に示すデマルチプレクサ１００Ａと同様に
構成される。
【００７８】命令メモリ１１１に全ての多重化方式に対
応したマイクロコードを書き込んでおくこともできる
が、メモリ容量の増大を招き、コストアップにつながる
と共に、書き換えが不可能となるために柔軟性に欠ける
ものとなる。デマルチプレクサ１００Ｎにおいては、多
重化方式が変わる毎に、外部ＣＰＵより命令メモリ１１
１に、対応するマイクロコードがダウンロードされる。
例えば、ユーザがＤＶＤからＤＶＢに切り換えると、外
部ＣＰＵからＤＶＢに対応したマイクロコードがホスト
インタフェース１１５を介して命令メモリ１１１にダウ
ンロードされる。
【００７９】図１８は、第１４の実施の形態としてのデ
マルチプレクサ１００Ｐの構成を示している。
【００８０】このデマルチプレクサ１００Ｐは、図２に
示すデマルチプレクサ１００Ｂと同様に、出力先決定部
１０５が連想メモリ（ＣＡＭ：Contents Addressable M
emory）で構成される。これにより、例えば、ヘッダの
パケットＩＤを用いて連想メモリを検索し、出力先と連
続性検出のための前回の連続性指標を取り出すことがで
きる。
【００８１】また、デマルチプレクサ１００Ｐは、図４
に示すデマルチプレクサ１００Ｃと同様に、出力先決定
部１０５の内蔵メモリに対して外部ＣＰＵよりホストイ
ンタフェース１１５を介して書き込みが可能とされる。
これにより、ビットストリームＳＴＭを構成するパケッ
トの詳細情報を外部ＣＰＵに送り、この外部ＣＰＵで解
析した後に、この外部ＣＰＵで出力先決定部１０５の内
蔵メモリの内容を書き換えることが可能となる。
【００８２】また、デマルチプレクサ１００Ｐは、図５
に示すデマルチプレクサ１００Ｄと同様に、各パケット
の長さを管理するカウンタを構成するレジスタ１１６を
備えていると共に、図７に示すデマルチプレクサ１００
Ｆと同様に、パケットの連続性を検出する連続性検出部
１１７を備えており、さらに図６に示すデマルチプレク
サ１００Ｅと同様に、演算部１０４が演算論理ユニット
（ＡＬＵ）で構成されている。
【００８３】また、デマルチプレクサ１００Ｐは、図８
に示すデマルチプレクサ１００Ｇと同様に、ビット操作
を行うビット操作専用部１１８を備えている。これによ
り、例えばヘッダのある一部分を取り出して演算部１０
４でエラーチェックを行う際に、その一部分を容易に取
り出すことができる。
【００８４】また、デマルチプレクサ１００Ｐは、図１
１に示すデマルチプレクサ１００Ｊと同様に、入力端子
１０１とシフトレジスタ１０２との間に、入力端子１０
１に入力されるビットストリームＳＴＭを一時的に保持
する入力バッファ１１９が設けられている。入力バッフ
ァ１１９は、入力端子１０１に入力されるビットストリ
ームＳＴＭの転送レートに同期した外部クロック信号で
書き込みが行われ、内部クロック信号で読み出しが行わ
れるようになされる。また、入力バッファ１１９にビッ
トストリームＳＴＭが入力されるとき、この入力バッフ
ァ１１９よりデータの読み出しが行われ、それに伴って
シフトレジスタ１０２のシフトが行われ、シフトレジス
タ１０２を正しくないデータが伝搬するということが防
止される。
【００８５】また、デマルチプレクサ１００Ｐは、図１
３に示すデマルチプレクサ１００Ｋと同様に、エンディ
アン変更機能を持つ分離部１０６Ｄが設けられている。
この分離部１０６Ｄでは、ビデオやオーディオ等のスト
リームをデコードするデコーダの付番方式に応じてエン
ディアンの変更を行って出力できる。
【００８６】また、デマルチプレクサ１００Ｐは、図１
５に示すデマルチプレクサ１００Ｌと同様に、複数個の
出力用バッファメモリとしてＦＩＦＯメモリ１２０ａ，
１２０ｂ，１２０ｃ，・・・が設けられる。そして、シ
フトレジスタ１０２より出力されるビットストリームＳ
ＴＭより、分離部１０６Ｄによって任意のペイロードが
分離され、この分離されたペイロードが出力先決定部１
０５で決定された出力先に対応したＦＩＦＯメモリに書
き込まれる。そして、これらのＦＩＦＯメモリに取り込
まれたビデオやオーディオ等のストリームは、単一の装
置としてのメディアプロセッサ１２２でデコードされ
る。
【００８７】また、デマルチプレクサ１００Ｐは、図１
７に示すデマルチプレクサ１００Ｎと同様に、命令メモ
リ１１１に対して、外部ＣＰＵよりホストインタフェー
ス１１５を介して、マイクロコードの書き込みが可能と
される。これにより、多重化方式が変わる毎に、外部Ｃ
ＰＵより命令メモリ１１１に、対応するマイクロコード
をダウンロードでき、命令メモリ１１１のメモリ容量の
増大によるコストアップを防止でき、また種々の多重化
方式に対しても柔軟に対処できる。
【００８８】なお、上述せずも、上述各実施の形態にお
いては、命令メモリ１１１より読み出される一つのマイ
クロコードにより、一または複数の部分を同時に動作さ
せるための制御信号（命令）が生成される。すなわち、
逐次的な命令ではなく、命令の並列化が行われている。
【００８９】例えば、図１７に示すデマルチプレクサ１
００Ｎにおいて、逐次的命令でＤＶＢパケットの処理を
実行した場合の流れは以下のようになる。
【００９０】（１）受信されたデータをシフトレジスタ
に取り込む（シフト命令） （２）受信されたデータは'４７'である（比較命令） （３）（２）の結果、Yes→（４）へ、No→（１）へ
（分岐命令） （４）新しいデータを取り込む（シフト命令） （５）transport_error_indicatorのチェック（比較命
令） （６）（５）の結果、エラーあり→廃棄（discard）、
エラーなし→（７）へ（分岐命令） （７）payload_unit_start_indicatorを取り出す（ロー
ド命令） （８）新しいデータを取り込む（シフト命令） （９）ＰＩＤを取り出す（ロード命令） （10）ＰＩＤを比較する（ＰＩＤ比較命令） （11）残りのパケット長をカウンタにセットする（ロー
ド命令） （12）（10）の結果、登録あり→（13）へ、登録なし→
廃棄（discard）（分岐命令） （13）新しいデータを取り込む（シフト命令） （14）パケット長を１減らす（減算命令） （15）transport_scrambling_controlのチェック（比較
命令） （16）（15）の結果、scrambleあり→廃棄（discar
d）、scrambleなし→（17）へ（分岐命令） （17）adaptation_field_controlを取り出す（ロード命
令） （18）（17）の結果、00→廃棄（discard）、00以外→
(19）へ（分岐命令） （19）continuity_counterを取り出す（ロード命令） （20）前回のcontinuity_counterと比較する（連続性照
合命令） （21）（20）の結果、不連続→廃棄（discard）、連続
→（22）へ（分岐命令） （22)それ以降の処理・・・
【００９１】これに対して、図１７に示すデマルチプレ
クサ１００Ｎにおいて、命令を並列化してＤＶＢパケッ
トの処理を実行した場合の流れは以下のようになる。 （１）受信されたデータをシフトレジスタに取り込む
（シフト命令） （２）新しいデータを取り込みながら、先ほど取り込ん
だデータが'４７'かどうか比較する。Yes→（３）へ、N
o→（２）へ（シフト命令、比較分岐命令） （３）transport_error_indicatorをチェックする。エ
ラーあり→廃棄（discard）、エラーなし→（４）へ
（比較分岐命令） （４）新しいデータを取り込みながら、payload_unit_s
tart_indicatorを取り出す（シフト命令、ロード命令） （５）ＰＩＤを取り出す（ロード命令） （６）ＰＩＤを比較しながら残りのパケット長をカウン
タにセットする（ＰＩＤ比較命令、ロード命令） （７）新しいデータを取り込み、パケット長を１減ら
す。また、（６）の結果、登録あり→（８）へ、登録な
し→廃棄（discard）（シフト命令、減算命令、分岐命
令） （８）transport_scrambling_controlをチェックし、sc
rambleあり→廃棄（discard）、scrambleなし→（９）
へ（分岐命令） （９）adaptation_field_controlを取り出す（ロード命
令） （10）（９）の結果、00→廃棄（discard）、00以外→
(11）へ（分岐命令） （11）continuity_counterを取り出す（ロード命令） （12）前回のcontinuity_counterと比較する（連続性照
合命令） （13）新しいデータを取り込み、パケット長を１減ら
す、また、（12）の結果、不連続→廃棄（discard）、
連続→（14）へ（シフト命令、減算命令、分岐命令） （14)それ以降の処理・・・
【００９２】このように、命令の並列化により、処理ス
テップが大幅に少なくなる。これは、高速にデマルチプ
レクスの処理を行えるだけでなく、命令メモリ１１１に
格納されるマイクロコードの行数の削減にもなるため、
命令メモリ１１１の容量削減にもつながり、ハードウェ
アコストを抑えることができる。
【００９３】
【発明の効果】この発明によれば、マイクロコードを格
納する命令メモリを備え、この命令メモリより順次読み
出されるマイクロコードに基づいて各部の動作を制御す
る構成とするものであり、命令メモリより読み出される
マイクロコードを変更することで複数の多重化方式に柔
軟に対応でき、回路規模の縮小およびコストダウンを図
ることができる。
【図面の簡単な説明】
【図１】第１の実施の形態としてのデマルチプレクサの
構成を示すブロック図である。
【図２】第２の実施の形態としてのデマルチプレクサの
構成を示すブロック図である。
【図３】連想メモリの構成例を示す図である。
【図４】第３の実施の形態としてのデマルチプレクサの
構成を示すブロック図である。
【図５】第４の実施の形態としてのデマルチプレクサの
構成を示すブロック図である。
【図６】第５の実施の形態としてのデマルチプレクサの
構成を示すブロック図である。
【図７】第６の実施の形態としてのデマルチプレクサの
構成を示すブロック図である。
【図８】第７の実施の形態としてのデマルチプレクサの
構成を示すブロック図である。
【図９】ビット操作専用部の処理例を示す図である。
【図１０】第８の実施の形態としてのデマルチプレクサ
の構成を示すブロック図である。
【図１１】第９の実施の形態としてのデマルチプレクサ
の構成を示すブロック図である。
【図１２】シフトレジスタのシフト例を示す図である。
【図１３】第１０の実施の形態としてのデマルチプレク
サの構成を示すブロック図である。
【図１４】バイトの付番方式の説明のための図である。
【図１５】第１１の実施の形態としてのデマルチプレク
サの構成を示すブロック図である。
【図１６】第１２の実施の形態としてのデマルチプレク
サの構成を示すブロック図である。
【図１７】第１３の実施の形態としてのデマルチプレク
サの構成を示すブロック図である。
【図１８】第１４の実施の形態としてのデマルチプレク
サの構成を示すブロック図である。
【図１９】ＤＶＢパケットの構造を示す図である。
【図２０】ＤＶＢパケットのヘッダの主な項目を示す図
である。
【図２１】アダプテーションフィールドの主な項目を示
す図である。
【図２２】ＤＳＳパケットの構造を示す図である。
【図２３】ＤＳＳパケットのプリフィックスの主な項目
を示す図である。
【図２４】ＤＳＳパケットのプリフィックスに続く１バ
イトのＣＣ，ＨＤフィールドの構成を示す図である。
【図２５】Auxiliary Data パケットの場合における、
ＣＣ，ＨＤフィールドに続く２バイトの構成を示す図で
ある。
【図２６】ＤＶＤパックの構造を示す図である。
【図２７】ＰＥＳヘッダの主な項目を示す図である。
【図２８】ＤＶＤパックヘッダの主な項目を示す図であ
る。
【図２９】システムヘッダの主な項目を示す図である。
【図３０】従来のデマルチプレクサの構成を示すブロッ
ク図である。
【図３１】ＤＶＢのパケット処理を示すフローチャート
である。
【図３２】ＤＳＳのパケット処理を示すフローチャート
である。
【図３３】ＤＶＤのパック処理を示すフローチャートで
ある。
【符号の説明】
１００Ａ〜１００Ｈ，１００Ｊ〜１００Ｎ，１００Ｐ・
・・デマルチプレクサ、１０１・・・入力端子、１０２
・・・シフトレジスタ、１０３・・・レジスタ群、１０
４・・・演算部、１０５・・・出力先決定部、１０６，
１０６Ａ〜１０６Ｄ・・・分離部、１０７ａ〜１０７ｃ
・・・出力端子、１０８・・・バス、１１１・・・命令
メモリ、１１２・・・カウンタ、１１３・・・制御部、
１１４・・・システムクロック制御部、１１５・・・ホ
ストインタフェース、１１６・・・レジスタ、１１７・
・・連続性検出部、１１８・・・ビット操作専用部、１
１９・・・入力バッファ、１２０ａ〜１２０ｃ・・・Ｆ
ＩＦＯメモリ、１２１・・・アドレスデコーダ、１２２
・・・メディアプロセッサ、１２３・・・出力用バッフ
ァメモリ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C059 KK00 KK08 KK13 RB02 RB16 RC00 RC03 RF02 UA05 5C063 AB03 AB07 DA07 DA13 5K028 KK03 KK32 MM05 MM16 SS24 SS28 5K030 HB11 JA01 KA03 KA21 KX12 LA15 9A001 BB04 CC07 EE04 JJ12 KK56

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 複数種類のパケットが所定の多重化方式
    で多重されてなる入力ディジタルデータより任意のパケ
    ットを分離して出力するデマルチプレクサであって、 上記入力ディジタルデータを入力するデータ入力部と、 上記データ入力部に入力された上記入力ディジタルデー
    タを格納して転送するシフトレジスタと、 上記シフトレジスタに格納された上記入力ディジタルデ
    ータより上記パケットのヘッダを抽出して格納するレジ
    スタ群と、 上記レジスタ群に格納された上記パケットのヘッダを解
    析する演算部と、 上記レジスタ群に格納された上記パケットのヘッダに含
    まれるパケット識別子に基づいて、当該パケット識別子
    を持つパケットの出力先を決定する出力先決定部と、 上記演算部の演算結果および上記出力先決定部の決定結
    果に従って、上記シフトレジスタより出力される上記入
    力ディジタルデータより任意のパケットを分離して上記
    決定された出力先に出力する分離部と、 各部の各多重化方式毎の制御方法を決定するためのマイ
    クロコードを格納する命令メモリと、 上記命令メモリに格納された上記マイクロコードの実行
    アドレスを得るためのカウンタと、 上記カウンタで得られる上記実行アドレスによって上記
    命令メモリより読み出されるマイクロコードに基づき、
    上記各部の動作を制御するための制御部と、 上記シフトレジスタに格納された上記入力ディジタルデ
    ータよりタイミング情報を抽出し、当該タイミング情報
    に基づいてシステムクロックを制御するシステムクロッ
    ク制御部とを備えることを特徴とするデマルチプレク
    サ。
  2. 【請求項２】 上記出力先決定部を、連想メモリで構成
    することを特徴とする請求項１に記載のデマルチプレク
    サ。
  3. 【請求項３】 上記出力先決定部の内蔵メモリに、上記
    出力先を決定するためのデータを書き込むデータ書き込
    み手段をさらに備えることを特徴とする請求項１に記載
    のデマルチプレクサ。
  4. 【請求項４】 上記レジスタ群は、上記入力ディジタル
    データに多重されている各パケットの長さを管理するカ
    ウンタを構成するレジスタを含むことを特徴とする請求
    項１に記載のデマルチプレクサ。
  5. 【請求項５】 上記演算部を、演算論理ユニットで構成
    することを特徴とする請求項１に記載のデマルチプレク
    サ。
  6. 【請求項６】 上記演算部は、上記入力ディジタルデー
    タを構成する各パケットの連続性を検出する専用回路を
    有することを特徴とする請求項１に記載のデマルチプレ
    クサ。
  7. 【請求項７】 上記演算部は、上記入力ディジタルデー
    タを構成する各パケットのヘッダにビット操作を施して
    レジスタ群に格納する専用回路を有することを特徴とす
    る請求項１に記載のデマルチプレクサ。
  8. 【請求項８】 上記制御部は、上記命令メモリより読み
    出される一つのマイクロコードにより、一または複数の
    部分を同時に動作させるための制御信号を生成すること
    を特徴とする請求項１に記載のデマルチプレクサ。
  9. 【請求項９】 上記データ入力部は、入力ディジタルデ
    ータを一時的に保持する入力バッファを有することを特
    徴とする請求項１に記載のデマルチプレクサ。
  10. 【請求項１０】 上記入力バッファに上記入力ディジタ
    ルデータが入力されるとき、上記入力バッファよりデー
    タの読み出しが行われると共に上記シフトレジスタでシ
    フト動作が行われるように制御することを特徴とする請
    求項９に記載のデマルチプレクサ。
  11. 【請求項１１】 上記出力先として、上記分離部で分離
    されたパケットを格納する複数のバッファメモリを有す
    ることを特徴とする請求項１に記載のデマルチプレク
    サ。
  12. 【請求項１２】 上記出力先として単一のバッファメモ
    リを有し、 上記分離部で分離されたパケットを、上記単一のメモリ
    の対応する記憶領域に格納することを特徴とする請求項
    １に記載のデマルチプレクサ。
  13. 【請求項１３】 上記分離部は、バイトエンディアンの
    変更手段を有することを特徴とする請求項１に記載のデ
    マルチプレクサ。
  14. 【請求項１４】 上記命令メモリに上記マイクロコード
    を書き込むデータ書き込み手段をさらに備えることを特
    徴とする請求項１に記載のデマルチプレクサ。
JP2000124795A 2000-04-25 2000-04-25 デマルチプレクサ Pending JP2001308921A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000124795A JP2001308921A (ja) 2000-04-25 2000-04-25 デマルチプレクサ
US09/840,412 US6961338B2 (en) 2000-04-25 2001-04-23 Demultiplexer for handling different multiplexed data formats
KR1020010022302A KR20010098863A (ko) 2000-04-25 2001-04-25 디멀티플렉서
EP20010303768 EP1158783A2 (en) 2000-04-25 2001-04-25 Demultiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000124795A JP2001308921A (ja) 2000-04-25 2000-04-25 デマルチプレクサ

Publications (1)

Publication Number Publication Date
JP2001308921A true JP2001308921A (ja) 2001-11-02

Family

ID=18634872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000124795A Pending JP2001308921A (ja) 2000-04-25 2000-04-25 デマルチプレクサ

Country Status (4)

Country Link
US (1) US6961338B2 (ja)
EP (1) EP1158783A2 (ja)
JP (1) JP2001308921A (ja)
KR (1) KR20010098863A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030149971A1 (en) * 2002-02-04 2003-08-07 Coaxmedia, Inc. Method for transmitting frames with both data and a polling request
KR100460774B1 (ko) * 2002-10-10 2004-12-09 매그나칩 반도체 유한회사 어드레스 서브샘플링 장치 및 그 방법과 이미지센서 및이미지센서의 어드레스 서브샘플링 방법
US7499469B2 (en) * 2003-01-13 2009-03-03 Broadcom Corporation Method and system for generating digital video broadcast (DVB) transport stream from direct satellite system (DSS) transport stream
JP2005128888A (ja) * 2003-10-24 2005-05-19 Hitachi Ltd コマンド処理装置及びコマンド処理装置の制御方法
US8199781B2 (en) 2004-12-14 2012-06-12 Samsung Electronics Co., Ltd Device and method for demultiplexing received transport stream in digital broadcasting receiver
JP5072578B2 (ja) * 2007-12-21 2012-11-14 キヤノン株式会社 ヘッド素子基板、記録ヘッド、及び記録装置
KR20090099734A (ko) * 2008-03-18 2009-09-23 삼성전자주식회사 스트림 기반의 인터페이스 시스템 및 그 제어 방법
DE102008050988A1 (de) * 2008-09-01 2010-03-04 Gerd Reime Identifikationselement mit einem optischen Transponder
JP5474522B2 (ja) * 2009-01-14 2014-04-16 ギガフォトン株式会社 極端紫外光源システム
JP6738687B2 (ja) * 2016-08-25 2020-08-12 株式会社ディスコ パッケージウエーハの加工方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365519A (en) * 1991-03-05 1994-11-15 Hitachi, Ltd. ATM switch1ng system connectable to I/O links having different transmission rates
US5299320A (en) * 1990-09-03 1994-03-29 Matsushita Electric Industrial Co., Ltd. Program control type vector processor for executing a vector pipeline operation for a series of vector data which is in accordance with a vector pipeline
EP0506060B1 (en) * 1991-03-28 2000-01-05 Hughes Electronics Corporation Bidirectional programmable I/O driver
ATE180907T1 (de) * 1991-10-29 1999-06-15 Advanced Micro Devices Inc Arithmetik-logik-einheit
MA23381A1 (fr) * 1993-12-03 1995-07-01 Scientific Atlanta Architecture de recepteurs de donnees multi-services
DE69428186T2 (de) * 1994-04-28 2002-03-28 Hewlett-Packard Co.(A Delaware Corporation), Palo Alto Mehrfachsendeeinrichtung
JPH07321815A (ja) * 1994-05-24 1995-12-08 Nec Corp 共有バッファ型ａｔｍスイッチおよびその同報制御方法
US5602920A (en) * 1995-05-31 1997-02-11 Zenith Electronics Corporation Combined DCAM and transport demultiplexer
US5761453A (en) * 1995-12-07 1998-06-02 Apple Computer, Inc. Method and system for increasing the throughput of serial data in a computer system
FR2743245B1 (fr) * 1995-12-29 1998-01-23 Thomson Multimedia Sa Dispositif de demultiplexage
US5950222A (en) * 1996-03-14 1999-09-07 Sanyo Electric Co., Ltd. Microcomputer using a non-volatile memory
US5898687A (en) * 1996-07-24 1999-04-27 Cisco Systems, Inc. Arbitration mechanism for a multicast logic engine of a switching fabric circuit
US6414726B1 (en) * 1996-11-01 2002-07-02 Texas Instruments Incorporated Device for identifying packets of digital data and a receiver for digital television signals equipped with such a device
KR100232164B1 (ko) * 1997-02-05 1999-12-01 구자홍 트랜스포트 스트림의 다중.분리장치
JP3356203B2 (ja) * 1997-06-09 2002-12-16 日本電気株式会社 Ｍｐｅｇ２トランスポートストリーム分離方法と回路
US6097721A (en) * 1997-08-04 2000-08-01 Next Level Communications Method and apparatus for identifying signals for a set of communication devices in a signal stream having signals for a number of different sets of communication devices
US6275507B1 (en) * 1997-09-26 2001-08-14 International Business Machines Corporation Transport demultiplexor for an MPEG-2 compliant data stream
JP3094973B2 (ja) * 1997-11-06 2000-10-03 日本電気株式会社 信号同期検出回路
US6115356A (en) * 1997-12-18 2000-09-05 Advanced Micro Devices, Inc. Apparatus and method for generating flow control frames in a workgroup switch based on traffic contribution from a network switch port
JP3872196B2 (ja) * 1998-01-09 2007-01-24 株式会社ルネサステクノロジ マイクロコンピュータ
US6463059B1 (en) * 1998-12-04 2002-10-08 Koninklijke Philips Electronics N.V. Direct memory access execution engine with indirect addressing of circular queues in addition to direct memory addressing
US6362990B1 (en) * 1999-09-10 2002-03-26 Sibercore Technologies Three port content addressable memory device and methods for implementing the same
US6728255B1 (en) * 1999-10-29 2004-04-27 Advanced Micro Devices, Inc. Apparatus and method for storing min terms in a network switch port memory for identifying data packet types in a real time
US6778533B1 (en) * 2000-01-24 2004-08-17 Ati Technologies, Inc. Method and system for accessing packetized elementary stream data
US6768716B1 (en) * 2000-04-10 2004-07-27 International Business Machines Corporation Load balancing system, apparatus and method

Also Published As

Publication number Publication date
EP1158783A2 (en) 2001-11-28
US20020003816A1 (en) 2002-01-10
KR20010098863A (ko) 2001-11-08
US6961338B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
JP3641336B2 (ja) データ分離装置
US6236432B1 (en) MPEG II system with PES decoder
JP3883637B2 (ja) プログラムカウンタ基準の受け取りを操作する方法、ならびに不連続性指標の受け取りを操作する装置および方法
JP2001308921A (ja) デマルチプレクサ
KR100831186B1 (ko) 스트림 데이터 프로세서
JP5272414B2 (ja) 情報処理システム及びファームウェア実行方法
US7697537B2 (en) System and method for using generic comparators with firmware interface to assist video/audio decoders in achieving frame sync
JP4750730B2 (ja) データ解析装置、及びデータ解析方法
KR100384553B1 (ko) 단일외부메모리를구비한데이터다중화장치
US6792006B1 (en) Data multiplexing device multiplexing transport stream generated from encoded data
JPH0898109A (ja) 音声信号処理回路と画像・音声デコーダ
US8135046B2 (en) Method and apparatus for demultiplexing, merging, and duplicating packetized elementary stream/program stream/elementary stream data
US8571053B2 (en) Method and system for architecture of a fast programmable transport demultiplexer using double buffered approach
US8264960B2 (en) Method and system for sharing AV/record resources in a programmable transport demultiplexer and PVR engine
JP3564145B2 (ja) 符号化信号再生装置
US20070248318A1 (en) System and method for flexible mapping of AV vs record channels in a programmable transport demultiplexer/PVR engine
US20060268942A1 (en) Method and apparatus for demultiplexing, merging, and duplicating packetized elementary stream/program stream/elementary stream data
KR100388469B1 (ko) 디코더에서의 표시타임스탬프 제어 방법
JP2000187940A (ja) 記録再生装置、および記録装置
US20060268864A1 (en) System and method for providing data commonality in a programmable transport demultiplexer engine
JP2009303059A (ja) 動画像処理システム、動画像処理方法、プログラム及び記憶媒体
US6788711B1 (en) Demultiplexer
JP2000183963A (ja) トランスポート・ストリーム切り換え回路並びに多重化装置、及び多重化方法
JP4788081B2 (ja) パケットデータ出力装置
JP2003009082A (ja) トランスポートストリーム処理装置、及びトランスポートストリーム処理方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111