JPH07321815A - 共有バッファ型ａｔｍスイッチおよびその同報制御方法 - Google Patents

共有バッファ型ａｔｍスイッチおよびその同報制御方法

Info

Publication number
JPH07321815A
JPH07321815A JP13246894A JP13246894A JPH07321815A JP H07321815 A JPH07321815 A JP H07321815A JP 13246894 A JP13246894 A JP 13246894A JP 13246894 A JP13246894 A JP 13246894A JP H07321815 A JPH07321815 A JP H07321815A
Authority
JP
Japan
Prior art keywords
cell
broadcast
output
shared buffer
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13246894A
Other languages
English (en)
Inventor
Kenji Yamada
健治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13246894A priority Critical patent/JPH07321815A/ja
Priority to CA002149973A priority patent/CA2149973C/en
Priority to EP95107876A priority patent/EP0707397A3/en
Priority to AU20250/95A priority patent/AU685606B2/en
Priority to US08/449,706 priority patent/US5610914A/en
Publication of JPH07321815A publication Critical patent/JPH07321815A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/16—Arrangements for providing special services to substations
    • H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/108—ATM switching elements using shared central buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Abstract

(57)【要約】 【目的】 通常セルと同報セルとが混在する場合でも、
本来規定されたコネクションごとのセル転送品質を保証
できる共有バッファ型ＡＴＭスイッチおよびその同報制
御方法を提供する。 【構成】 入力セルが同報セルである場合、同報セルの
ルーティング情報１３に基づき同報登録テーブル６から
ビットマップデータを読み出し、このビットマップデー
タが示す同報出力の必要なすべての出力ポート１７に対
応する出力ポート対応アドレスポインタキュー５にセル
格納アドレスを書き込む。セル読み出し時には、任意の
出力ポート対応アドレスポインタキュー５からセル格納
アドレスを読み出し、これに基づき共有バッファ部３か
ら時分割多重データバス１２にセルが出力され、セル分
配部７により所定の出力ポート１７に出力される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、共有バッファ型ＡＴＭ
スイッチおよびその同報制御方法に関し、特に通常セル
と同報セルとを到着順に出力する共有バッファ型ＡＴＭ
スイッチおよびその同報制御方法に関するものである。
【０００２】
【従来の技術】ＡＴＭ交換機などで用いられるＡＴＭス
イッチとして、大容量のバッファを設けてＡＴＭスイッ
チのすべての出力ポートで共通に使用する共有バッファ
型ＡＴＭスイッチが用いられている。これは、出力ポー
トに対応してアドレスポインタキューを設けておき、入
力されたセルを共有バッファに格納するとともに、それ
ぞれのセルの格納アドレスを各セルの出力先すなわち出
力ポートに対応するアドレスポインタキューに書き込
み、セル出力タイミングに基づき各アドレスポインタキ
ューからセル格納アドレスを読み出し、そのセル格納ア
ドレスに基づき共有バッファに格納されているセルを読
み出して出力するようにしたものである。
【０００３】従来、このような共有バッファ型ＡＴＭス
イッチにおいて、１つのセル（同報セル）を複数の出力
ポートに対して同報出力する場合の同報制御方法とし
て、各出力ポートごとに設けられたアドレスポインタキ
ューと同様に、同報セル用のアドレスポインタキューを
設けるとともに、同報出力先が登録された同報登録テー
ブルを設けておき、同報セルが入力された場合には、こ
の同報セルを共有バッファに格納するとともに、そのセ
ル格納アドレスを同報セル用のアドレスポインタキュー
に書き込み、読み出しタイミングに基づき同報用アドレ
スポインタキューからセル格納アドレスを読み出し、そ
のセル格納アドレスに基づき共有バッファに格納されて
いる同報セルを読み出すとともに、同報登録テーブルに
より確認した同報出力先に対応する出力ポートに対して
同一周期内で出力するものとなっていた。
【０００４】
【発明が解決しようとする課題】従って、このような従
来の共有バッファ型ＡＴＭスイッチおよびその同報制御
方法では、同報セルを専用のアドレスポインタキューで
管理するため、入力ポートにおけるセル到着順が出力ポ
ートで保証されるべき同レベルの転送品質を有するセル
どうしであっても、通常セルと同報セルとでは出力ポー
トへの出力順が異なるものとなり、本来規定されたコネ
クションごとのセル転送品質を保証できなくなるという
問題点があった。本発明はこのような課題を解決するた
めのものであり、通常セルと同報セルとが混在する場合
でも、本来規定されたコネクションごとのセル転送品質
を保証できる共有バッファ型ＡＴＭスイッチおよびその
同報制御方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために、本発明による共有バッファ型ＡＴＭスイッチ
は、共有バッファ内の空きエリアのセル格納アドレスを
順次記憶する空きエリア管理用アドレスポインタキュー
と、出力ポートごとに設けられ各出力ポートに出力され
るべきセルの共有バッファ内におけるセル格納アドレス
を順次記憶する出力ポート対応アドレスポインタキュー
と、同報セルのルーティング情報に対応してその同報セ
ルの同報先情報が予め登録されている同報登録テーブル
と、セル書き込み時には、時分割多重データバスに出力
されたセルが同報セルである場合、空きエリア管理用ア
ドレスポインタキューからセル格納アドレスを読み出す
とともに、同報登録テーブルからこの同報セルのルーテ
ィング情報に基づき同報先情報を読み出して、この同報
先情報が示す出力ポートに対応するすべての出力ポート
対応アドレスポインタキューにセル格納アドレスを書き
込むとともに、セル格納アドレスに基づき同報セルを共
有バッファ部に格納し、セル読み出し時には、任意の出
力ポート対応アドレスポインタキューからセル格納アド
レスを読み出すとともに、このセル格納アドレスに基づ
き共有バッファ部からセルを読み出して時分割多重デー
タバスに出力する共有バッファ制御部とを備えるもので
ある。また、本発明による共有バッファ型ＡＴＭスイッ
チの同報制御方法は、共有バッファ内の空きエリアのセ
ル格納アドレスを順次記憶する空きエリア管理用アドレ
スポインタキューと、出力ポートごとに設けられ各出力
ポートに出力されるべきセルの共有バッファ内における
セル格納アドレスを順次記憶する出力ポート対応アドレ
スポインタキューと、同報セルのルーティング情報に対
応してその同報セルの同報先情報が予め登録されている
同報登録テーブルとを設けて、セル書き込み時には、時
分割多重データバスに出力されたセルが同報セルである
場合、空きエリア管理用アドレスポインタキューからセ
ル格納アドレスを読み出すとともに、同報登録テーブル
からこの同報セルのルーティング情報に基づき同報先情
報を読み出して、この同報先情報が示す出力ポートに対
応するすべての出力ポート対応アドレスポインタキュー
にセル格納アドレスを書き込むとともに、セル格納アド
レスに基づき同報セルを共有バッファ部に格納し、セル
読み出し時には、任意の出力ポート対応アドレスポイン
タキューからセル格納アドレスを読み出すとともに、こ
のセル格納アドレスに基づき共有バッファ部からセルを
読み出して時分割多重データバスに出力するようにした
ものである。さらに、セル書き込み時には、時分割多重
データバスに出力されたセルが同報セルである場合、同
報登録テーブルから読み出した同報先情報を同報セルと
ともに共有バッファ部に格納し、セル読み出し時には、
セルとともに読み出された同報先情報のうちセルを出力
する出力ポートに対応する情報を処理済みとすることに
より同報先情報更新し、更新された同報先情報をセル格
納アドレスに基づき共有バッファ部に再格納し、同報先
情報が同報出力処理完了を示す場合には、セル格納アド
レスを空きエリアアドレスポインタキューに書き込むよ
うにしたものである。
【０００６】
【作用】従って、セル書き込み時には、入力セルが同報
セルである場合、同報登録テーブルから同報セルのルー
ティング情報に基づき同報先情報が読み出され、この同
報先情報が示す出力ポートに対応するすべての出力ポー
ト対応アドレスポインタキューに所定のセル格納アドレ
スが書き込まれるとともに、このセル格納アドレスに基
づき同報セルが共有バッファ部に格納され、セル読み出
し時には、任意の出力ポート対応アドレスポインタキュ
ーからセル格納アドレスが読み出されるとともに、この
セル格納アドレスに基づき共有バッファ部からセルが読
み出されて時分割多重データバスに出力される。さら
に、セル書き込み時には、入力セルが同報セルである場
合、同報登録テーブルから読み出した同報先情報が同報
セルとともに共有バッファ部に格納され、セル読み出し
時には、セルとともに読み出された同報先情報のうちセ
ルが出力される出力ポートに対応する情報が処理済みに
更新され、更新された同報先情報がセル格納アドレスに
基づき共有バッファ部に再格納され、同報先情報が同報
出力処理完了を示す場合には、セル格納アドレスが空き
エリアアドレスポインタキューに書き込まれる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例であるＮ×Ｎの共有バッフ
ァ型ＡＴＭスイッチを示すブロック図である。同図にお
いて、１はＮ本の入力ポート１１から入力されたセル
（固定長パケット）を時分割多重データバス１２に多重
出力するとともに、入力セルのルーティング情報１３を
出力するセル多重部、３はセルが一時的に格納される共
有バッファ部、４は共有バッファ部３の空きエリアを示
すアドレスが格納されているＦＩＦＯ方式の空きエリア
管理用アドレスポインタキュー、５はＮ本の出力ポート
１７に対応して設けられたＦＩＦＯ方式の出力ポート対
応アドレスポインタキュー、６は仮想パス識別子（以
下、ＶＰＩという:Virtual Path Identifier）および仮
想チャネル識別子（以下、ＶＣＩという:Virtual Chann
el Identifier ）に対応して同報出力先を示す同報先情
報がビットマップデータとして登録されている同報登録
テーブルである。
【０００８】２は、ルーティング情報１３を参照して、
空きエリア管理用アドレスポートキュー４から読み出し
たセル格納アドレスに基づき、時分割多重データバス１
２上の入力セルを共有バッファ部３に格納するととも
に、対応する出力ポート対応アドレスポインタキュー５
にセル格納アドレスを書き込み、読み出しタイミングに
応じて対応する出力ポート対応アドレスポインタキュー
５からセル格納アドレスを読み出すとともに、このセル
格納アドレスに基づき共有バッファ部３からセルを読み
出す共有バッファ制御部、７は共有バッファ部３から時
分割多重データバス１２に読み出されたセルを所定の出
力ポート１７に分配出力するセル分配部である。
【０００９】次に、本発明の動作を図１を参照して説明
する。まず、共有バッファ部３へのセル書き込み動作に
ついて説明する。セル多重部１は、各入力ポート１１か
ら入力されたセルのヘッダ部に格納されているＶＰＩお
よびＶＣＩなどを参照し、これらをルーティング情報１
３として共有バッファ制御部２に出力するとともに、入
力セルのＶＰＩおよびＶＣＩに基づき入力セルが同報セ
ルか否か判断し、セルの種別（通常／同報）を示す同報
種別情報を入力セルに付加して時分割多重データバス１
２に多重出力する。時分割多重データバス１２上には各
入力ポート１１および出力ポート１７に対応する複数の
セルスロットからなるマルチフレームが構成されてお
り、セル多重部１は、セルが入力された入力ポート１１
に対応するセルスロットに入力セルを出力する。
【００１０】図２は、時分割多重データバス１２上のマ
ルチフレームを示す説明図であり、時分割多重データバ
ス１２において、２１はマルチフレーム、２２は各入力
ポート１１に対応して割り当てられた入力セルスロット
群、２３は各出力ポート１７に対応して割り当てられた
出力セルスロット群、２４は入力セルスロット群２２の
うち入力ポート［１］に入力されたセルがセル多重部１
から出力されるセルスロット、２５は出力セルスロット
群２３のうち出力ポート［１］に出力されるべきセルを
セル分配部７に入力するためのセルスロットであり、ま
た、ルーティング情報１３において、２６は入力ポート
［１］に対応してセル多重部１から出力されたルーティ
ング情報である。
【００１１】共有バッファ制御部２は、セル多重部１か
ら受信したルーティング情報１３に基づき、時分割多重
データバス１２上に出力されたセルの出力先に対応する
出力ポート１７を導出するとともに、このセルを共有バ
ッファ部３に格納するためのセル格納アドレスを空きエ
リア管理用アドレスポインタキュー４から取得する。こ
こで、共有バッファ制御部２は、セルに付加されている
同報種別情報に基づき、このセルが同報セルか否か確認
し、通常セルであった場合にはこのセルに対応する出力
ポート対応アドレスポインタキュー５に対してセル格納
アドレスを書き込むとともに、共有バッファ部３に対し
てセルの格納処理を指示し、これに応じてセルがセル格
納アドレスに基づき共有バッファ部３に格納される。
【００１２】また、時分割多重データバス１２に出力さ
れているセルが同報セルであった場合には、そのセルに
対応したルーティング情報１３に基づいて同報登録テー
ブル６を参照することにより同報出力先を示すビットマ
ップデータを取得し、そのビットマップデータが同報先
として示すすべての出力ポート１７に対応する出力ポー
ト対応アドレスポインタキュー５に対して同時にセル格
納アドレスを書き込むとともに、共有バッファ部３に対
してビットマップデータおよびセルの格納処理を指示
し、これに応じてビットマップデータおよびセルがセル
格納アドレスに基づき共有バッファ部３に格納される。
【００１３】図３は、ビットマップデータを示す説明図
であり、３１は任意のルーティング情報１３（ＶＰＩ，
ＰＣＩ）に対応するビットマップデータ、３２は各出力
ポート１７に対応するビットデータのうち出力ポート
［２］に対応するビットデータである。各ビットデータ
はその桁位置に固定的に対応する各出力ポート１７への
同報出力要否を示しており、例えば、ビットマップデー
タ３１ではビットデータ３２が「１」となっているの
で、このルーティング情報１３を持つ同報セルは、出力
ポート［２］に出力される必要があると判断され、共有
バッファ制御部２により、出力ポート［２］に対応する
出力ポート対応アドレスポインタキュー５にこの同報セ
ルのセル格納アドレスが書き込まれる。
【００１４】次に、共有バッファ部３からのセル読み出
し動作について説明する。共有バッファ制御部２は、時
分割多重データバス１２上の出力セルスロット群２３の
各セルスロットタイミングに同期して、セルスロットに
対応する出力ポート対応アドレスポインタキュー５から
セル格納アドレスを読み出し、共有バッファ部３に対し
て読み出したセル格納アドレスに基づくセルの読み出し
処理を指示し、これに応じて共有バッファ部３から時分
割多重データバス１２上の対応するセルスロットにセル
が出力される。この場合、読み出されたセルが同報セル
である場合には、共有バッファ部３からセルと同時にビ
ットマップデータ３１が読み出されるものとなり、共有
バッファ制御部２は、このビットマップデータ３１のう
ち現在処理中の出力ポート１７に対応するビットデータ
を初期化して更新した後、共有バッファ部３に対して更
新したビットマップデータ３１の格納処理を指示し、こ
れに応じて更新されたビットマップデータ３１は元のセ
ル格納アドレスに基づき共有バッファ部３に格納され
る。
【００１５】例えば、現在出力ポート［２］について処
理中であり、共有バッファ部３にセルとビットマップデ
ータ３１が格納されていた場合、共有バッファ制御部２
は、このセルが同報セルであると判断し、時分割多重デ
ータバス１２上の出力ポート［２］に対応するセルスロ
ットにこの同報セルを出力させるとともに、ビットマッ
プデータ３１のうち出力ポート［２］に対応するビット
データ３２を同報出力処理済みを示す「０」に初期化す
る。ここで、更新したビットマップデータ３１のすべて
のビットデータ３２が初期化されている場合には、その
同報セルに関する同報出力処理が完了したと判断して、
この同報セルが格納されていたセル格納アドレスを空き
エリア管理用アドレスポインタキュー４に書き込み、こ
の同報セルが格納されていたエリアを開放する。
【００１６】セル分配部７は、時分割多重データバス１
２上の各出力ポート１７に対応するセルスロット群２３
に出力されたセルを受信し、そのセルスロットに対応す
る出力ポート１７にセルを分配出力する。共有バッファ
制御部２は、任意の出力ポート１７に対応する一連のセ
ル読み出し処理が完了した場合には、次のセルスロット
位置に対応する出力ポート１７について前述のセル読み
出し処理を繰り返し実施する。また、すべての出力ポー
ト１７に対するセル読み出し処理が終了した場合には、
セルスロット位置に対応する入力ポート１１から入力さ
れたセルの書き込み出し処理を実施するものとなる。
【００１７】従って、入力セルが同報セルである場合に
は、この同報セルのルーティング情報１３に基づき同報
登録テーブル６からビットマップデータ３１を読み出
し、このビットマップデータ３１により示される同報出
力の必要なすべての出力ポートに対応する出力ポート対
応アドレスポインタキュー５にセル格納アドレスを書き
込むようにしたので、従来のように同報用アドレスポイ
ンタキューを設ける必要がなく、また各出力ポート１７
の読み出しタイミングに応じて通常セルと同様に順次読
み出されて出力されるものとなり、通常セルと同報セル
とが混在する場合でも入力された順に出力されるものと
なり、本来規定されたコネクションごとのセル転送品質
が保証される。さらに、共有バッファ部３には、同報セ
ルであっても共通のセルとして１つだけ格納され、同報
出力時には共有バッファ部３内の同じセル格納アドレス
からセルを読み出すことによってセルが複写されるもの
となり、同報出力を実現するため共有バッファ部３の記
憶容量を増加させる必要がなく資源の有効利用が図られ
るとともに、同報セル書き込み動作が１回で済み、入力
セルが同報セルであってもセル多重部１に対する待ち合
わせ処理を必要とせず、通常セルと同様に高速なセル書
き込み処理を実施することが可能となる。
【００１８】また、同報セルに関するビットマップデー
タ３１をセルとともに共有バッファ部３に格納してお
き、同報先の各出力ポート１７へのセル読み出し処理が
終了するごとに対応する出力ポート１７のビットデータ
３２を初期化してビットマップデータ３１を更新格納
し、すべてのビットデータ３２が初期化されている場合
にはすべての同報先への同報出力処理が完了したと判断
して、この同報セルのエリアを開放するようにしたの
で、同報セルに対する同報出力処理完了の判断のみに必
要な回路構成を必要とせず、さらに同報出力処理完了の
判断処理が簡素化され高速動作が実現される。
【００１９】なお、以上の説明において、入力セルに対
する同報／通常の同報種別判断をセル多重部１で実施
し、その同報種別情報をセルに付加して出力するように
した場合について説明したが、この同報種別判断は、セ
ル多重部１からのルーティング情報１３に基づいて共有
バッファ制御部２により実施してもよく、さらにルーテ
ィング情報１３も共有バッファ制御部２により入力セル
から取得するようにしてもよく、これによりセル多重部
１の構成が簡素化され処理動作が高速化される。
【００２０】
【発明の効果】以上説明したように、本発明は、入力セ
ルが同報セルである場合には、同報登録テーブルからこ
の同報セルのルーティング情報に基づき同報先情報を読
み出して、この同報先情報が示す出力ポートに対応する
すべての出力ポート対応アドレスポインタキューにセル
格納アドレスを書き込むとともに、セル格納アドレスに
基づき同報セルを共有バッファ部に格納するようにした
ので、従来のように同報用アドレスポインタキューを設
ける必要がなく、また各出力ポートの読み出しタイミン
グに応じて通常セルと同様に順次読み出されて出力され
るものとなり、通常セルと同報セルとが混在する場合で
も入力された順に出力されるものとなり、本来規定され
たコネクションごとのセル転送品質が保証される。
【００２１】さらに、共有バッファ部には、同報セルで
あっても共通のセルとして１つだけ格納され、同報出力
時には共有バッファ内の同じセル格納アドレスからセル
を読み出すことによってセルが複写されるものとなり、
同報出力を実現するために共有バッファ部の記憶容量を
増加させる必要がなく資源の有効利用が図られるととも
に、同報セル書き込み動作が１回で済み、入力セルが同
報セルであってもセル多重部に対する待ち合わせ処理な
どを必要とせず、通常セルと同様に高速なセル書き込み
処理を実施することが可能となる。また、同報登録テー
ブルから読み出した同報先情報を同報セルとともに共有
バッファ部に格納しておき、同報先の各出力ポートへの
セル読み出し処理が終了するごとに同報先情報のうち対
応する情報を処理済みとすることにより同報先情報更新
して再格納し、同報先情報が同報出力処理完了を示す場
合には、セル格納アドレスを空きエリアアドレスポイン
タキューに書き込むようにしたので、同報セルに対する
同報出力処理完了の判断のみに必要な回路構成を必要と
せず、同報出力処理完了の判断処理が簡素化され高速動
作が実現される。
【図面の簡単な説明】
【図１】 本発明の一実施例による共有バッファ型ＡＴ
Ｍスイッチのブロック図である。
【図２】 時分割多重データバス上のマルチフレームを
示す説明図である。
【図３】 ビットマップデータを示す説明図である。
【符号の説明】
１…セル多重部、２…共有バッファ制御部、３…共有バ
ッファ部、４…空きエリア管理用アドレスポインタキュ
ー、５…出力ポート対応アドレスポインタキュー、６…
同報登録テーブル、７…セル分配部、１１…入力ポー
ト、１２…時分割多重データバス、１３…ルーティング
情報、１７…出力ポート。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 9466−5Ｋ Ｈ０４Ｌ 11/20 Ｄ 9076−5Ｋ Ｈ０４Ｑ 11/04 Ｖ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数の入力ポートから入力されたセルを
    時分割多重データバスに多重出力するセル多重部と、前
    記時分割多重データバスに出力されたセルを一時的に格
    納する共有バッファ部と、この共有バッファ部から前記
    時分割多重データバスに出力されたセルを複数の出力ポ
    ートのうちの所定の出力ポートに分配出力するセル分配
    部とを有する共有バッファ型ＡＴＭスイッチにおいて、 前記共有バッファ内の空きエリアのセル格納アドレスを
    順次記憶する空きエリア管理用アドレスポインタキュー
    と、 前記出力ポートごとに設けられ各出力ポートに出力され
    るべきセルの前記共有バッファ内におけるセル格納アド
    レスを順次記憶する出力ポート対応アドレスポインタキ
    ューと、 同報セルのルーティング情報に対応してその同報セルの
    同報先情報が予め登録されている同報登録テーブルと、 セル書き込み時には、前記時分割多重データバスに出力
    されたセルが同報セルである場合、前記空きエリア管理
    用アドレスポインタキューからセル格納アドレスを読み
    出すとともに、前記同報登録テーブルからこの同報セル
    のルーティング情報に基づき同報先情報を読み出して、
    この同報先情報が示す出力ポートに対応するすべての出
    力ポート対応アドレスポインタキューに前記セル格納ア
    ドレスを書き込むとともに、前記セル格納アドレスに基
    づき前記同報セルを共有バッファ部に格納し、セル読み
    出し時には、任意の出力ポート対応アドレスポインタキ
    ューからセル格納アドレスを読み出すとともに、このセ
    ル格納アドレスに基づき前記共有バッファ部からセルを
    読み出して前記時分割多重データバスに出力する共有バ
    ッファ制御部とを備えることを特徴とする共有バッファ
    型ＡＴＭスイッチ。
  2. 【請求項２】 複数の入力ポートから入力されたセルを
    時分割多重データバスに多重出力するセル多重部と、前
    記時分割多重データバスに出力されたセルを一時的に格
    納する共有バッファ部と、この共有バッファ部から前記
    時分割多重データバスに出力されたセルを複数の出力ポ
    ートのうちの所定の出力ポートに分配出力するセル分配
    部とを有する共有バッファ型ＡＴＭスイッチにおいて、 前記共有バッファ内の空きエリアのセル格納アドレスを
    順次記憶する空きエリア管理用アドレスポインタキュー
    と、 前記出力ポートごとに設けられ各出力ポートに出力され
    るべきセルの前記共有バッファ内におけるセル格納アド
    レスを順次記憶する出力ポート対応アドレスポインタキ
    ューと、 同報セルのルーティング情報に対応してその同報セルの
    同報先情報が予め登録されている同報登録テーブルとを
    設けて、 セル書き込み時には、前記時分割多重データバスに出力
    されたセルが同報セルである場合、前記空きエリア管理
    用アドレスポインタキューからセル格納アドレスを読み
    出すとともに、前記同報登録テーブルからこの同報セル
    のルーティング情報に基づき同報先情報を読み出して、
    この同報先情報が示す出力ポートに対応するすべての出
    力ポート対応アドレスポインタキューに前記セル格納ア
    ドレスを書き込むとともに、前記セル格納アドレスに基
    づき前記同報セルを共有バッファ部に格納し、セル読み
    出し時には、任意の出力ポート対応アドレスポインタキ
    ューからセル格納アドレスを読み出すとともに、このセ
    ル格納アドレスに基づき前記共有バッファ部からセルを
    読み出して前記時分割多重データバスに出力するように
    したことを特徴とする共有バッファ型ＡＴＭスイッチの
    同報制御方法。
  3. 【請求項３】 請求項１記載の共有バッファ型ＡＴＭス
    イッチの同報制御方法において、 セル書き込み時には、前記時分割多重データバスに出力
    されたセルが同報セルである場合、前記同報登録テーブ
    ルから読み出した前記同報先情報を前記同報セルととも
    に前記共有バッファ部に格納し、セル読み出し時には、
    セルとともに読み出された同報先情報のうち前記セルを
    出力する出力ポートに対応する情報を処理済みとするこ
    とにより前記同報先情報更新し、更新された同報先情報
    を前記セル格納アドレスに基づき前記共有バッファ部に
    再格納し、前記同報先情報が同報出力処理完了を示す場
    合には、前記セル格納アドレスを前記空きエリアアドレ
    スポインタキューに書き込むようにしたことを特徴とす
    る共有バッファ型ＡＴＭスイッチの同報制御方法。
JP13246894A 1994-05-24 1994-05-24 共有バッファ型ａｔｍスイッチおよびその同報制御方法 Pending JPH07321815A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13246894A JPH07321815A (ja) 1994-05-24 1994-05-24 共有バッファ型ａｔｍスイッチおよびその同報制御方法
CA002149973A CA2149973C (en) 1994-05-24 1995-05-23 Shared buffer memory switch for an atm switching system and its broadcasting control method
EP95107876A EP0707397A3 (en) 1994-05-24 1995-05-23 Switching network with common buffer memories for an ATM switching system and associated method for controlling the broadcast
AU20250/95A AU685606B2 (en) 1994-05-24 1995-05-23 Shared buffer memory switch for an ATM switching system and its broadcasting control method
US08/449,706 US5610914A (en) 1994-05-24 1995-05-24 Shared buffer memory switch for an ATM switching system and its broadcasting control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13246894A JPH07321815A (ja) 1994-05-24 1994-05-24 共有バッファ型ａｔｍスイッチおよびその同報制御方法

Publications (1)

Publication Number Publication Date
JPH07321815A true JPH07321815A (ja) 1995-12-08

Family

ID=15082086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13246894A Pending JPH07321815A (ja) 1994-05-24 1994-05-24 共有バッファ型ａｔｍスイッチおよびその同報制御方法

Country Status (5)

Country Link
US (1) US5610914A (ja)
EP (1) EP0707397A3 (ja)
JP (1) JPH07321815A (ja)
AU (1) AU685606B2 (ja)
CA (1) CA2149973C (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69226088T2 (de) * 1991-11-08 1999-02-11 Teledesic Llc A Delaware Limit Vermittlungsverfahren und -vorrichtung für ein satellitenkommunikationssystem
US6002667A (en) 1995-07-19 1999-12-14 Fujitsu Network Communications, Inc. Minimum guaranteed cell rate method and apparatus
GB2308959A (en) * 1995-12-29 1997-07-09 Ericsson Telefon Ab L M Data switching apparatus with fair queuing
JP3075163B2 (ja) * 1996-01-10 2000-08-07 日本電気株式会社 マルチポートフレーム交換方式
US5781549A (en) * 1996-02-23 1998-07-14 Allied Telesyn International Corp. Method and apparatus for switching data packets in a data network
KR100387048B1 (ko) * 1996-03-30 2003-08-21 삼성전자주식회사 중저속 가입자 멀티 캐스팅 구현 방법 및 장치
US5748631A (en) * 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with multiple cell source multiplexing
US5794025A (en) * 1996-05-09 1998-08-11 Maker Communications, Inc. Method and device for performing modulo-based arithmetic operations in an asynchronous transfer mode cell processing system
US6128303A (en) 1996-05-09 2000-10-03 Maker Communications, Inc. Asynchronous transfer mode cell processing system with scoreboard scheduling
US5748630A (en) * 1996-05-09 1998-05-05 Maker Communications, Inc. Asynchronous transfer mode cell processing system with load multiple instruction and memory write-back
CN1051188C (zh) * 1996-06-19 2000-04-05 深圳市华为技术有限公司 一种共享存储式atm交换的同播实现方法
US5898687A (en) * 1996-07-24 1999-04-27 Cisco Systems, Inc. Arbitration mechanism for a multicast logic engine of a switching fabric circuit
EP0859534A3 (en) * 1997-02-12 1999-12-08 Kabushiki Kaisha Toshiba ATM switch
US6233244B1 (en) * 1997-02-14 2001-05-15 Advanced Micro Devices, Inc. Method and apparatus for reclaiming buffers
US6172983B1 (en) * 1997-03-13 2001-01-09 Siemens Information And Communication Networks, Inc. Hub dominated method and system for managing network collisions
KR100212064B1 (ko) 1997-05-21 1999-08-02 윤종용 2n X n 다중화 스위치 구조
US6301259B1 (en) * 1997-05-26 2001-10-09 Mitsubishi Denki Kabushiki Kaisha Switch and switching method
US5918074A (en) * 1997-07-25 1999-06-29 Neonet Llc System architecture for and method of dual path data processing and management of packets and/or cells and the like
US6617879B1 (en) 1997-09-17 2003-09-09 Sony Corporation Transparently partitioned communication bus for multi-port bridge for a local area network
US6816490B1 (en) 1997-09-17 2004-11-09 Sony Corporation Statistical learning technique in a multi-port bridge for a local area network
US5878229A (en) * 1997-11-12 1999-03-02 International Business Machines Corporation Maintaining frame sequence in a multiprocessor network device
KR100285731B1 (ko) * 1997-12-31 2001-04-02 윤종용 선입선출 메모리를 이용한 타임 슬롯 할당 장치 및 방법
US6363075B1 (en) * 1998-01-23 2002-03-26 Industrial Technology Research Institute Shared buffer management mechanism and method using multiple linked lists in a high speed packet switching system
US6631484B1 (en) 1998-03-31 2003-10-07 Lsi Logic Corporation System for packet communication where received packet is stored either in a FIFO or in buffer storage based on size of received packet
US6115771A (en) * 1998-03-31 2000-09-05 Lsi Logic Corporation Method and system for converting computer peripheral equipment to SCSI-compliant devices
US6438146B1 (en) * 1998-04-13 2002-08-20 International Business Machines Corporation Multiplexed asynchronous serial communication systems methods and computer program products
US5999531A (en) * 1998-04-17 1999-12-07 Cabletron Systems, Inc. Method and system for identifying ports and forwarding packets in a multiport switch
JP3604282B2 (ja) * 1998-06-15 2004-12-22 富士通株式会社 アドレス開放方法及び、これを用いるａｔｍ交換システムの共通バッファ装置
US6404768B1 (en) * 1998-06-23 2002-06-11 Marconi Communications, Inc. Method and apparatus for serving ATM packets/cells
JP3221407B2 (ja) * 1998-08-27 2001-10-22 日本電気株式会社 Ａｔｍセル多重化方法及びその装置
US6317415B1 (en) 1998-09-28 2001-11-13 Raytheon Company Method and system for communicating information in a network
US6381647B1 (en) 1998-09-28 2002-04-30 Raytheon Company Method and system for scheduling network communication
US6266702B1 (en) 1998-09-28 2001-07-24 Raytheon Company Method and apparatus to insert and extract data from a plurality of slots of data frames by using access table to identify network nodes and their slots for insertion and extraction data
US6374314B1 (en) 1998-09-28 2002-04-16 Raytheon Company Method for managing storage of data by storing buffer pointers of data comprising a sequence of frames in a memory location different from a memory location for pointers of data not comprising a sequence of frames
US6574231B1 (en) * 1999-05-21 2003-06-03 Advanced Micro Devices, Inc. Method and apparatus for queuing data frames in a network switch port
FR2794591B1 (fr) * 1999-06-03 2001-06-29 France Telecom Installation interieure de client multi-terminaux basee sur l'atm
DE19935127B4 (de) * 1999-07-27 2005-07-07 Infineon Technologies Ag Verfahren zum Betrieb eines Vermittlungssystems für Datenpakete
US6556579B1 (en) * 1999-09-21 2003-04-29 3Com Corporation Method and apparatus for detecting duplicate buffers in a descriptor based multi-port queue
JP2001308921A (ja) * 2000-04-25 2001-11-02 Sony Corp デマルチプレクサ
US7224693B1 (en) * 2000-08-11 2007-05-29 Ericsson Ab Long packet handling
US6987775B1 (en) 2001-08-15 2006-01-17 Internet Machines Corp. Variable size First In First Out (FIFO) memory with head and tail caching
US7417986B1 (en) * 2001-09-04 2008-08-26 Cisco Technology, Inc. Shared buffer switch interface
US6967951B2 (en) 2002-01-11 2005-11-22 Internet Machines Corp. System for reordering sequenced based packets in a switching network
US20030163618A1 (en) * 2002-02-27 2003-08-28 Vishal Anand Shared queue for multiple input-streams
US6862639B2 (en) * 2002-03-11 2005-03-01 Harris Corporation Computer system including a receiver interface circuit with a scatter pointer queue and related methods
US7319670B2 (en) * 2003-02-08 2008-01-15 Hewlett-Packard Development Company, L.P. Apparatus and method for transmitting data to a network based on retransmission requests
US7450599B2 (en) * 2003-02-08 2008-11-11 Hewlett-Packard Development Company, L.P. Apparatus and method for communicating with a network
US6914607B2 (en) * 2003-02-08 2005-07-05 Hewlett-Packard Development Company, L.P. Apparatus and method for buffering data
US7373408B2 (en) * 2003-02-08 2008-05-13 Hewlett-Packard Development Company, L.P. Network communication apparatus and method
US8005971B2 (en) 2003-02-08 2011-08-23 Hewlett-Packard Development Company, L.P. Apparatus for communicating with a network
US8392579B2 (en) * 2003-02-08 2013-03-05 Hewlett-Packard Development Company, L.P. Apparatus and method for transmitting data through a network
US7298755B2 (en) * 2003-02-08 2007-11-20 Hewlett-Packard Development Company, L.P. Apparatus and method for communicating with a network and for monitoring operational performance of the apparatus
US7430623B2 (en) * 2003-02-08 2008-09-30 Hewlett-Packard Development Company, L.P. System and method for buffering data received from a network
US7233573B2 (en) * 2003-02-08 2007-06-19 Hewlett-Packard Development Company, L.P. Apparatus and method for receiving data from a network
US7990987B2 (en) 2003-02-25 2011-08-02 Topside Research, Llc Network processor having bypass capability
US7539190B2 (en) * 2004-01-05 2009-05-26 Topside Research, Llc Multicasting in a shared address space
CN100449504C (zh) * 2005-01-05 2009-01-07 华为技术有限公司 一种基于bitmap表的缓存管理方法
US7439763B1 (en) 2005-10-25 2008-10-21 Xilinx, Inc. Scalable shared network memory switch for an FPGA
US7730276B1 (en) 2005-10-25 2010-06-01 Xilinx, Inc. Striping of data into memory of a network data switch to prevent read and write collisions
US7568074B1 (en) * 2005-10-25 2009-07-28 Xilinx, Inc. Time based data storage for shared network memory switch
US7996604B1 (en) 2005-10-25 2011-08-09 Xilinx, Inc. Class queue for network data switch to identify data memory locations by arrival time
GB2456180B (en) * 2008-01-07 2012-01-25 Virtensys Ltd Switching method for data packets

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256246A (ja) * 1988-04-06 1989-10-12 Hitachi Ltd セル・スイッチング・システム
JPH03123128A (ja) * 1989-10-05 1991-05-24 Omron Corp 物品識別システム
JPH0426249A (ja) * 1990-05-21 1992-01-29 Nippon Telegr & Teleph Corp <Ntt> 共通セルバッファ型スイッチ
JPH05207050A (ja) * 1992-01-28 1993-08-13 Mitsubishi Electric Corp セル交換装置及びセル交換システム
JPH06120974A (ja) * 1992-10-08 1994-04-28 Hitachi Ltd コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2880271B2 (ja) * 1990-08-17 1999-04-05 株式会社日立製作所 帯域制御方法および回路
JP2947956B2 (ja) * 1991-03-05 1999-09-13 株式会社日立製作所 スイッチングシステム
US4991171A (en) * 1989-09-26 1991-02-05 At&T Bell Laboratories Broadcast packet switch network
US5241536A (en) * 1991-10-03 1993-08-31 Northern Telecom Limited Broadband input buffered atm switch
JP3064650B2 (ja) * 1992-03-27 2000-07-12 株式会社日立製作所 同報通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01256246A (ja) * 1988-04-06 1989-10-12 Hitachi Ltd セル・スイッチング・システム
JPH03123128A (ja) * 1989-10-05 1991-05-24 Omron Corp 物品識別システム
JPH0426249A (ja) * 1990-05-21 1992-01-29 Nippon Telegr & Teleph Corp <Ntt> 共通セルバッファ型スイッチ
JPH05207050A (ja) * 1992-01-28 1993-08-13 Mitsubishi Electric Corp セル交換装置及びセル交換システム
JPH06120974A (ja) * 1992-10-08 1994-04-28 Hitachi Ltd コピー機能を有する共通バッファ形ａｔｍスイッチ及びそのコピー方法

Also Published As

Publication number Publication date
EP0707397A3 (en) 1997-07-16
US5610914A (en) 1997-03-11
EP0707397A2 (en) 1996-04-17
CA2149973A1 (en) 1995-11-25
AU2025095A (en) 1995-11-30
CA2149973C (en) 2000-03-07
AU685606B2 (en) 1998-01-22

Similar Documents

Publication Publication Date Title
JPH07321815A (ja) 共有バッファ型ａｔｍスイッチおよびその同報制御方法
US4926416A (en) Method and facilities for hybrid packet switching
EP0778686B1 (en) ATM switch with input and output ports
EP0299473B1 (en) Switching system and method of construction thereof
EP0471344B1 (en) Traffic shaping method and circuit
US5237564A (en) Frame switching relay for asynchronous digital network
AU632840B2 (en) An atm switching element for transmitting variable length cells
US6611527B1 (en) Packet switching apparatus with a common buffer
EP0702500B1 (en) Method of multicasting and multicast system
CA2112136C (en) Broadband input buffered atm switch
US6788671B2 (en) Method and apparatus for managing the flow of data within a switching device
US6487202B1 (en) Method and apparatus for maximizing memory throughput
CA1319184C (en) Buffer queue write pointer control circuit notably for self-channelling packet time-division switching system
EP0603916A2 (en) Packet switching system using idle/busy status of output buffers
US20010043597A1 (en) Atm cell switching system
EP0680173A1 (en) Multicasting apparatus
CA2159528A1 (en) Implementation of selective pushout for space priorities in a shared memory asynchronous transfer mode switch
US5666361A (en) ATM cell forwarding and label swapping method and apparatus
US5619495A (en) Cell switching apparatus and a cell switching system
US20040218592A1 (en) Method and apparatus for fast contention-free, buffer management in a multi-lane communication system
CA2151180C (en) Method and apparatus for multicast of atm cells
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
JP3500511B2 (ja) 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム
EP0966174B1 (en) Address release method, and common buffering device for ATM switching system which employs the same method
JPH11261584A (ja) 共通バッファメモリ制御装置