KR100285731B1 - 선입선출 메모리를 이용한 타임 슬롯 할당 장치 및 방법 - Google Patents
선입선출 메모리를 이용한 타임 슬롯 할당 장치 및 방법 Download PDFInfo
- Publication number
- KR100285731B1 KR100285731B1 KR1019970081464A KR19970081464A KR100285731B1 KR 100285731 B1 KR100285731 B1 KR 100285731B1 KR 1019970081464 A KR1019970081464 A KR 1019970081464A KR 19970081464 A KR19970081464 A KR 19970081464A KR 100285731 B1 KR100285731 B1 KR 100285731B1
- Authority
- KR
- South Korea
- Prior art keywords
- timeslot
- atm cell
- time slot
- type
- out memory
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5675—Timeslot assignment, e.g. TDMA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치 및 방법에 대한 것으로서, 입력되는 ATM 셀을 분석하여 해당하는 타임슬롯의 유형을 판단하고 ATM 셀을 출력하는 ATM 셀 분석부와, 타임슬롯 할당정보를 저장하는 타임슬롯 할당 테이블, 각각 하나의 타임슬롯 유형에 해당하는 ATM 셀들을 저장하기 위한 다수개의 선입선출 메모리들로 구성되며 ATM 셀 분석부로부터 출력된 ATM 셀을 다수개의 선입선출 메모리들 중 해당하는 타임슬롯 유형의 선입선출 메모리에 저장하는 선입선출 메모리부 및 타임슬롯 할당정보를 참조하여 다수개의 선입선출 메모리들 중 현재 전송되는 타임슬롯에 해당하는 타임슬롯 유형의 선입선출 메모리로부터 읽어낸 ATM 셀을 프레임화하여 출력하는 상향 프레이머를 포함한다.
이로써 본 발명은, 무작위로 들어오는 입력 셀들에 대해 별다른 지연 요소없이 상향 프레임을 지속적으로 전송할 수 있으며 셀들이 저장되는 메모리상의 주소를 처리하는데 발생되는 시간지연의 문제를 해결할 수 있다.
[색인어]
TDMA, 타임슬롯 할당
Description
본 발명은 선입선출 메모리(First In First Out Memory: FIFO)를 이용한 타임슬롯 할당장치 및 방법에 대한 것으로서, 특히 시분할 다중방식(Time Division Multiple Access: TDMA)을 사용하여 프레임을 전송하는 통신 시스템에서 타임슬롯 별로 프레임을 전송하기 위한 장치 및 방법에 대한 것이다.
정보를 프레임화하여 전송하는 통신 시스템에 있어서, 모든 다중화기 입력이 적어도 한번 서비스되는 가장 짧은 시간은 프레임이라 하는데 특히 시분할 다중접속 시스템에서는 이러한 프레임을 타임슬롯별로 분류하여 처리한다.
비동기전송방식(Asynchronous Transfer Mode : ATM)에서 정보는 헤더와 정보로 구성된 정해진 크기의 셀을 이용하여 전송된다. 헤더는 고유한 지역적 채널을 인식할 수 있는 표시를 포함하며, 다중화와 경로선택 및 교환 등을 위해 사용된다. 제1도는 4개의 셀로 구성된 ATM 셀 데이터의 정보 구조를 나타낸 것으로서 도시된 바와 같이, 각각 헤더를 가지는 다수개의 셀은 고유한 채널을 통해 전송된다.
상기의 종래기술에서는 다양한 유형의 ATM 셀 데이터를 하나의 메모리에 일괄적으로 저장하였다가 상향 프레임화하여 해당하는 타임슬롯을 통해 전송한다. 그러나 이러한 경우 임의의 순서로 입력되는 ATM 셀들에 대하여 전송되는 타임슬롯별로 각각의 ATM 셀을 저장할 메모리상의 주소를 할당하고 메모리로부터 ATM 셀을 읽기 또는 쓰기할 때마다 상기 할당된 주소들을 개별 관리해야 한다는 부담이 발생한다. 따라서 임의의 순서로 들어오는 입력 셀들을 처리하여 저장하는데 지연시간이 생긴다는 문제점이 있었다.
상기된 바와 같은 문제점을 해결하기 위한 본 발명의 목적은, 무작위로 입력되는 ATM 셀들에 대해 별다른 지연요소 없이도 상향 프레임을 지속적으로 전송할 수 있는 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 입력되는 ATM 셀에 대해 타임슬롯 할당정보를 타임슬롯별로 나누어 관리하며 ATM 셀들을 저장하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치 및 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 일 실시예에 따른 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치는,
입력되는 ATM 셀을 분석하여 해당하는 타임슬롯 유형을 판단하고 상기 ATM 셀을 출력하는 ATM 셀 분석부;
타임슬롯 할당정보를 저장하는 타임슬롯 할당 테이블;
각각 하나의 타임슬롯 유형에 해당하는 ATM 셀들을 저장하기 위한 다수개의 선입선출 메모리들로 구성되며, 상기 ATM 셀 분석부로부터 출력된 상기 ATM 셀을 상기 다수개의 선입선출 메모리들 중 해당하는 타임슬롯 유형의 선입선출 메모리에 저장하는 선입선출 메모리부; 및 상기 타임슬롯 할당정보를 참조하여, 상기 다수개의 선입선출 메모리들 중 현재 전송되는 타임슬롯에 해당하는 타임슬롯 유형의 선입선출 메모리로부터 읽어 낸 ATM 셀을 프레임화하여 출력하는 상향 프레이머를 포함하여 이루어진다.
상기와 같은 목적을 달성하기 위하여 창안된 본 발명의 일 실시예에 따른 다수개의 선입선출 메모리를 이용한 타임슬롯 할당방법은,
입력되는 ATM 셀을 분석하여 해당하는 타임슬롯의 유형을 판단하는 단계;
상기 판단결과에 따라, 각각 하나의 타임슬롯 유형에 해당하는 ATM 셀들을 저장하기 위한 다수개의 선입선출 메모리들 중 해당하는 타임슬롯 유형의 선입선출 메모리에 상기 ATM 셀을 저장하는 단계;
타임슬롯 할당정보를 저장하는 타임슬롯 할당 테이블을 검색하여 현재 전송되는 타임슬롯에 해당하는 타임슬롯 유형을 확인하는 단계; 및 상기 확인결과에 따라, 상기 다수개의 선입선출 메모리들 중 상기 현재 타임슬롯에 해당하는 타임슬롯 유형의 선입선출 메모리에 저장된 ATM 셀을 읽어 프레임화하고 상기 현재 타임슬롯에 할당하여 전송하는 단계를 포함한다.
제1도는 ATM 셀의 정보구조를 나타낸 도면.
제2도는 본 발명의 일 실시예에 의한 타임슬롯 할당장치의 구성을 나타낸 블럭도.
제3도는 본 발명의 일 실시예에 의한 타임슬롯 할당장치의 상세한 구성을 나타낸 도면.
제4도는 본 발명의 일 실시예에 의한 타임슬롯 전송의 예를 나타낸 도면.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명함에 있어서 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
제2도는 본 발명의 일 실시예에 따른 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치를 나타낸 것으로서, 도시된 바와 같이 ATM 셀 분석부(100)와, 타임슬롯 할당 테이블(400), 선입선출(FIFO) 메모리부(200) 및 상향 프레이머(300)를 포함한다. 또한 제3도는 상기 타임슬롯 할당장치의 상세도를 나타낸 것이다.
제2도 및 제3도를 참조하면, 상기 ATM 셀 분석부(100)는 입력되는 ATM 셀의 헤더부분을 분석하여 그 결과신호로서 타임슬롯 할당 테이블 제어신호와 쓰기제어신호 등을 출력한다. 상기 타임슬롯 할당 테이블(400)은 각각의 타임슬롯이 어떤 유형의 타임슬롯으로 ATM 셀을 전송할지를 결정하는 비트를 저장한다. 상기 선입선출 메모리부(200)는 ATM 셀 분석부(100)로부터 출력되는 ATM 셀을 타임슬롯 종류별로 해당하는 선입선출 메모리(210)(220)(230)에 저장한다. 상기 상향 프레이머(300)는 상기 선입선출 메모리부(200)로부터 ATM 셀을 읽어 출력한다.
이하 상기 제2도 및 제3도를 참조하여 본 발명의 일 실시예에 따른 동작원리를 상세히 설명한다.
본 발명에 의한 타임슬롯 할당장치에 의해 상향 전송되는 정보는 FS(Frame Start)로 구분되는 일정한 시간주기의 프레임들, 즉 타임슬롯들로 구분되며 각각의 타임슬롯은 하나의 ATM 셀을 담는다.
ATM 셀 분석부(100)는 타임슬롯으로 전송될 ATM 셀을 입력받아 시프트 레지스터(106)에 저장한다. 시프트 레지스터(106)는 미리 정해진 소정시간이 지난 후에 상기 저장된 ATM 셀을 타임슬롯 할당 테이블(400) 또는 선입선출 메모리부(200)로 출력하는데, 비교기(111)는 상기 시프트 레지스터(106)로부터 출력된 상기 ATM 셀의 헤더부분을 분석하여 상기 ATM 셀이 저장될 장소를 결정한다.
이때 상기 ATM 셀이 타임슬롯 할당정보를 가지고 있다면 상기 ATM 셀은 타임슬롯 할당 테이블(400)에 저장되며, 타임슬롯으로 전송될 정보를 가지고 있다면 상기 ATM 셀은 선입선출 메모리부(200)에 저장된다. 본 명세서에서 타임슬롯 할당정보는 각각의 타임슬롯에 해당하는 타임슬롯의 유형으로 정의되며, 타임슬롯 정보는 타임슬롯을 통해 전송될 정보로 정의된다.
통상적으로 알려진 바와 같이 ATM 셀은 5바이트의 헤더와 48바이트의 페이로드(payload)로 구성되는데, 상기 헤더는 인터페이스 규격에 따라 다양한 포맷을 가질 수 있지만 공통적으로 가상경로 식별자(Virtual Path Identifier: VPI)와 가상채널 식별자(Virtual Channel Identifier : VPI)를 가진다. ATM 셀이 타임슬롯 할당정보를 가지고 있는지의 여부는 상기 헤더부분에 포함된 VCI 정보로부터 알 수 있다. 본 명세서에서는 ATM 셀이 가지는 정보의 종류를 판단하기 위해 상기 VCI 정보를 이용하는 경우에 대하여 설명할 것이지만, 다른 실시예에서는 VPI, VCI 및 페이로드의 일부 비트를 이용할 수도 있다.
비교기(111)는 상기 ATM 셀의 헤더부분에 포함된 VCI 필드의 값을 다수개의 레지스터(107)(108)(109)(110) 각각에 미리 저장된 값들과 각각 비교한다. 상기 값들 각각은 정해진 하나의 값 또는 정해진 값의 범위가 될 수 있으나 본 실시예에서는 하나의 값으로서 설명하기로 한다. 상기 값들은 ATM 셀이 타임슬롯 할당정보를 담고 있음을 의미하는 A 값과, 각각 타임슬롯의 유형을 의미하는 P 값과 C 값 및 R 값이다. 상기 P 값과 C 값 및 R 값은 각각 P(Poll)형과 C(Contention)형 및 R(Reserve)형의 타임슬롯을 의미한다.
상기 A 값은 예를 들어 OxFF 또는 OxFFFF가 될 수 있다. 상기 ATM 셀의 헤더 부분에 포함된 VCI 필드의 값이 A 값과 일치할 경우, 상기 비교기(111)는 상기 타임슬롯 할당 테이블(400)로 쓰기제어신호(101)를 출력하여 상기 ATM 셀(105)의 내용이 상기 타임슬롯 할당 테이블(400)에 저장되도록 한다. 이때 9바이트의 타임슬롯 할당정보는 상기 ATM 셀에서 페이로드에 저장되므로, 상기 ATM 셀의 페이로드 중 타임슬롯 할당정보만이 상기 타임슬롯 할당 테이블(400)에 저장된다. 이로써 상기 타임슬롯 할당 테이블(400)에는 각 타임슬롯에 대한 할당정보가 각 유형별로 저장되며, 이러한 정보는 상향 프레이머(300)가 해당 타임슬롯을 찾아 전송하는데 사용된다.
한편 상기 VCI 필드의 값이 A 값과 일치하지 않는 경우, 비교기(111)는 상기 VCI 필드의 값을 P 값과 C 값 및 R 값과 각각 비교한다. 만일 상기 VCI 필드의 값이 P 값과 일치할 경우 비교기는 상기 PFIFO(230)로 쓰기제어신호(104)를 출력하여 상기 ATM 셀이 상기 PFIFO(230)에 저장되도록 한다. 같은 식으로 비교기는, 상기 VCI 필드의 값이 C 값과 일치할 경우에는 상기 CFIFO(220)로 쓰기제어신호(103)를 출력하여 상기 ATM 셀이 상기 CFIFO(220)에 저장되도록 하며 상기 VCI 필드의 값이 R 값과 일치할 경우에는 상기 RFIFO(210)로 쓰기제어신호(102)를 출력하여 상기 ATM 셀이 상기 RFIFO(210)에 저장되도록 한다.
상기된 바와 같이 입력되는 ATM 셀들은 해당하는 타임슬롯 유형별로 각각의 선입선출 메모리에 저장된다.
상향 프레이머(300)는 카운터(330)를 사용하여 현재 전송될 타임슬롯의 번호를 하나의 타임슬롯 시간 동안 유지하는데 카운터(330)는 타임슬롯의 수만큼을, 예를 들어 0에서 23까지를 반복해서 카운트한다.
비교기(320)는 카운터(330)의 현재 값과 그 값에 대응하는 타임슬롯 할당 테이블(400)의 값을 비교하여 현재 전송될 타임슬롯 유형을 결정하고 결정된 타임슬롯 유형에 따라 선입선출 메모리부(200)를 읽기 위한 읽기제어신호(370)(360)(350)를 생성한다. 상기 읽기제어신호(370)(360)(350) 각각은 타임슬롯 유형에 따른 각각의 선입선출 메모리(210)(220)(230)로부터 데이터를 읽기 위한 신호이다.
상기 읽기제어신호(370)(360)(350)에 의해 신입선출 메모리부(200)로부터 데이터, 즉 하나의 ATM 셀 데이터가 읽어지면, 다중화기(340)는 프리엠블 레지스터(310)로부터 출력된 프리엠블 데이터와 상기 선입선출 메모리부(200)로부터 읽어진 데이터를 하나의 프레임으로 다중화하여 출력한다. 상기 프리엠블 데이터는 상향 프레임의 시작(Frame Start: FS)을 알리기 위해 미리 정해진 값이다.
예를 들어 카운터(330)의 현재 값에 대응하는 타임슬롯 할당 테이블(400)의 값이 P(Poll)인 경우는 현재 전송되는 타임슬롯의 유형이 P임을 의미한다. 따라서 비교기(320)는 읽기제어신호(350)를 생성하여 PFIFO(230)로 전송한다. PFIFO(230)는 상기 읽기제어신호(350)에 응답하여 가장 먼저 저장된 하나의 ATM 셀(53바이트의 데이터)을 출력한다. 다중화기(340)는 프리엠블 레지스터(310)로부터 출력된 4바이트의 프리엠블 데이터를 먼저 출력하고 상기 PFIFO(230)로부터 출력된 53바이트의 ATM 셀 데이터를 이어서 전송함으로써, 상기 프리엠블 데이터와 상기 ATM 셀 데이터를 하나의 타임슬롯 내에서 시분할 다중화한다.
한편 카운터(330)의 현재 값에 대응하는 선입선출 메모리에 데이터가 없는 경우, 다중화기(340)는 상기 프리엠블 데이터에 이어서 53바이트의 아이들 셀(Idle Cell)을 전송한다. 상기 아이들 셀은 다중화기(340) 내부에서 생성되는 빈 데이터이다.
제4도는 본 발명의 일 실시예에 의한 타임슬롯의 예를 나타낸 것으로서, 도시된 바와 같이 타임슬롯 할당 테이블(400)에 저장된 타임슬롯 할당 정보로부터 어느 타임슬롯을 할당할 것인가를 결정한다. 제4도의 예에 따르면, 첫 번째 ATM 셀은 P 타임슬롯을 통해 두 번째 ATM 셀은 C 타임슬롯을 통해 세 번째 ATM 셀은 R 타임슬롯을 통해 전송한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
상기와 같이 동작하는 본 발명은, 상향 프레임에서 타임슬롯에 따라 해당하는 ATM 셀을 전송하고자 하는 경우, 각각의 타임슬롯에 대한 선입선출 메모리를 따로 두고 타임슬롯 할당 테이블의 정보에 따라 해당하는 선입선출 메모리를 읽어서 전송함으로서 무작위로 들어오는 입력 셀들에 대해 별다른 지연 요소 없이 상향 프레임을 지속적으로 전송할 수 있다. 게다가 본 발명은 선입선출 메모리 상에 ATM 셀이 저장되는 주소를 별도로 관리하지 않아도 되기 때문에 셀들이 저장되는 메모리상의 주소를 처리하는데 발생되는 시간지연의 문제를 해결할 수 있다.
Claims (11)
- 입력되는 ATM 셀을 프레임화한 뒤 해당하는 타임슬롯에 할당하여 전송하는 장치에 있어서, 입력되는 ATM 셀을 분석하여 해당하는 타임슬롯 유형을 판단하고 상기 ATM 셀을 출력하는 ATM 셀 분석부; 타임슬롯 할당정보를 저장하는 타임슬롯 할당 테이블; 각각 하나의 타임슬롯 유형에 해당하는 ATM 셀들을 저장하기 위한 다수개의 선입선출 메모리들로 구성되며, 상기 ATM 셀 분석부로부터 출력된 상기 ATM 셀을 상기 다수개의 선입선출 메모리들 중 해당하는 타임슬롯 유형의 선입선출 메모리에 저장하는 선입선출 메모리부; 및 상기 타임슬롯 할당정보를 참조하여, 상기 다수개의 선입선출 메모리들 중 현재 전송되는 타임슬롯에 해당하는 타임슬롯 유형의 선입선출 메모리로부터 읽어낸 ATM 셀을 프레임화하여 출력하는 상향 프레이머를 포함하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치.
- 제1항에 있어서, 상기 ATM 셀 분석부는, 상기 입력된 ATM 셀을 저장하고 미리 정해진 소정시간이 지난 후에 상기 다수개의 선입선출 메모리들로 출력하는 시프트 레지스터; 및 각각 다른 타임슬롯의 유형을 나타내는 다수개의 미리 정해진 값들을 상기 ATM 셀의 헤더부분으로부터 검출된 VCI 값과 각각 비교하여 상기 ATM 셀의 타임슬롯 유형을 판단하고, 그 판단결과에 따라 상기 다수개의 선입선출 메모리들 중 해당하는 타임슬롯 유형의 선입선출 메모리로 쓰기제어신호를 출력하여, 상기 ATM 셀이 상기 해당하는 타임슬롯 유형의 선입선출 메모리에 저장되도록 하는 비교기를 포함하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치.
- 입력되는 ATM 셀을 프레임화한 뒤 해당하는 타임슬롯에 할당하여 전송하는 장치에 있어서, 입력되는 ATM 셀을 분석하여 해당하는 타임슬롯의 유형을 판단하는 단계; 상기 판단결과에 따라, 각각 하나의 타임슬롯 유형에 해당하는 ATM 셀들을 저장하기 위한 다수개의 선입선출 메모리들 중 해당하는 타임슬롯 유형의 선입선출 메모리에 상기 ATM 셀을 저장하는 단계; 타임슬롯 할당정보를 저장하는 타임슬롯 할당 테이블을 검색하여 현재 전송 되는 타임슬롯에 해당하는 타임슬롯 유형을 확인하는 단계; 및 상기 확인결과에 따라, 상기 다수개의 선입선출 메모리들 중 상기 현재 타임슬롯에 해당하는 타임슬롯 유형의 선입선출 메모리에 저장된 ATM 셀을 읽어 프레임화하고 상기 현재 타임슬롯에 할당하여 전송하는 단계를 포함하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당방법.
- 제3항에 있어서, 상기 판단하는 단계는, 상기 ATM 셀이 상기 타임슬롯 할당정보를 가지는지를 확인하는 단계; 및 상기 타임슬롯 할당정보를 가지지 않는 경우 상기 ATM 셀의 헤더부분을 분석하여 상기 ATM 셀에 해당되는 타임슬롯 유형을 판단하는 단계를 포함하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당방법.
- 제4항에 있어서, 상기 타임슬롯 유형을 판단하는 단계는, 각각 다른 타임슬롯의 유형을 나타내는 다수개의 미리 정해진 값을 상기 ATM 셀의 헤더부분에 포함된 VCI 정보와 각각 비교함으로써 상기 ATM 셀이 해당되는 타임슬롯 유형을 분석하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당방법.
- 제4항에 있어서, 상기 입력되는 ATM 셀이 타임슬롯 할당정보를 가지는 경우 상기 ATM 셀로부터 상기 타임슬롯 할당정보를 추출하여 상기 타임슬롯 할당 테이블에 저장하는 단계를 더 포함하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당방법.
- 제3항에 있어서, 상기 현재 타임슬롯에 해당하는 타임슬롯 유형의 선입선출 메모리로부터 읽어진 상기 ATM 셀은 미리 저장된 프리엠블과 시분할 다중화되는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당방법.
- 제7항에 있어서, 상기 현재 타임슬롯에 해당하는 타임슬롯 유형의 선입선출 메모리에 저장된 ATM 셀이 없는 경우 내부적으로 생성된 아이들 셀을 상기 프리엠블과 시분할 다중화하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당방법.
- 제1항에 있어서, 상기 상향 프레이머는, 타임슬롯의 수를 카운트하여 상기 현재 타임슬롯의 번호를 유지하는 카운터; 상기 카운터의 현재 값과 그 값에 해당하는 상기 타임슬롯할당 테이블의 출력 값을 비교하여 현재 타임슬롯의 유형을 확인하고, 확인결과에 따라 상기 다수개의 선입선출 메모리들 중 해당하는 타임슬롯 유형의 선입선출 메모리로 읽기제어신호를 출력하는 비교기; 상향 프레임의 시작을 알리기 위한 값인 프리엠블을 저장하는 프리엠블 레지스터 ; 및 상기 읽기제어신호에 의해 상기 해당하는 타임슬롯 유형의 선입선출 메모리로부터 읽어진 ATM 셀을 상기 프리엠블과 시분할 다중화하고 상기 현재 타임슬롯에 할당하여 출력하는 다중화기를 포함하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치.
- 제1항에 있어서, 상기 다수개의 선입선출 메모리들은, 각각 P(Poll)형과 C(Contention)형 및 R(Reserve)형의 타임슬롯에 해당하는 ATM 셀들을 저장하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치.
- 제1항에 있어서, 상기 ATM 셀 분석부는, 입력되는 ATM 셀이 상기 타임슬롯 할당정보를 가지고 있는 경우 상기 ATM 셀로부터 상기 타임슬롯 할당정보를 추출하여 상기 타임슬롯 할당 테이블에 저장하는, 다수개의 선입선출 메모리를 이용한 타임슬롯 할당장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081464A KR100285731B1 (ko) | 1997-12-31 | 1997-12-31 | 선입선출 메모리를 이용한 타임 슬롯 할당 장치 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970081464A KR100285731B1 (ko) | 1997-12-31 | 1997-12-31 | 선입선출 메모리를 이용한 타임 슬롯 할당 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990061208A KR19990061208A (ko) | 1999-07-26 |
KR100285731B1 true KR100285731B1 (ko) | 2001-04-02 |
Family
ID=37514491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970081464A KR100285731B1 (ko) | 1997-12-31 | 1997-12-31 | 선입선출 메모리를 이용한 타임 슬롯 할당 장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100285731B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020083673A (ko) * | 2001-04-28 | 2002-11-04 | 엘지전자 주식회사 | 티디엠 버스의 통신 채널 할당 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08307425A (ja) * | 1995-05-09 | 1996-11-22 | Nec Corp | 多重stm/atm変換装置 |
US5610914A (en) * | 1994-05-24 | 1997-03-11 | Nec Corporation | Shared buffer memory switch for an ATM switching system and its broadcasting control method |
-
1997
- 1997-12-31 KR KR1019970081464A patent/KR100285731B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610914A (en) * | 1994-05-24 | 1997-03-11 | Nec Corporation | Shared buffer memory switch for an ATM switching system and its broadcasting control method |
JPH08307425A (ja) * | 1995-05-09 | 1996-11-22 | Nec Corp | 多重stm/atm変換装置 |
Also Published As
Publication number | Publication date |
---|---|
KR19990061208A (ko) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6061348A (en) | Method and apparatus for dynamically allocating bandwidth for a time division multiplexed data bus | |
KR100192627B1 (ko) | 동기-비동기 변환기 | |
EP0471344B1 (en) | Traffic shaping method and circuit | |
EP0809381B1 (en) | ATM switching system | |
EP1192753B1 (en) | Method and apparatus for shared buffer packet switching | |
EP1654819B1 (en) | A data merge unit, a method of producing an interleaved data stream, a network analyser and a method of analysing a network | |
US5594723A (en) | ATM information system and multiplexer for assigning and controlling access time | |
US5732079A (en) | Method and apparatus for skewing the start of transmission on multiple data highways | |
JPH08237284A (ja) | マルチアクセス通信システム | |
CN108462649B (zh) | 降低onu中拥塞状态下高优先级数据传输时延的方法和装置 | |
US6266324B1 (en) | ATM device and shaping method | |
US6188697B1 (en) | ATM cell transport system for wireless communications | |
US20070089030A1 (en) | Configurable bandwidth allocation for data channels accessing a memory interface | |
US5189672A (en) | Device for regulating the throughput of virtual circuits on an asynchronous time-division multiplex transmission channel | |
CA2235137A1 (en) | Improvements in or relating to an atm switch | |
GB2347325A (en) | Distributing addressed data packets | |
KR100285731B1 (ko) | 선입선출 메모리를 이용한 타임 슬롯 할당 장치 및 방법 | |
US6628669B1 (en) | LAN relaying/switching apparatus | |
US5323383A (en) | Control information transmission apparatus for use in time division multiplex communication systems | |
US20030072268A1 (en) | Ring network system | |
KR100551158B1 (ko) | 이동통신 시스템의 기지국내 hdlc 통신장치 및 그 통신방법 | |
US5841774A (en) | Method and system for controlling statistically multiplexed ATM bus | |
US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
JPH09181729A (ja) | Atm端末用時分割多重通信制御回路 | |
JPH10262062A (ja) | セル帯域制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |