CN107799468B - 封装器件芯片的制造方法 - Google Patents

封装器件芯片的制造方法 Download PDF

Info

Publication number
CN107799468B
CN107799468B CN201710741999.9A CN201710741999A CN107799468B CN 107799468 B CN107799468 B CN 107799468B CN 201710741999 A CN201710741999 A CN 201710741999A CN 107799468 B CN107799468 B CN 107799468B
Authority
CN
China
Prior art keywords
groove
wafer
manufacturing
device chip
packaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710741999.9A
Other languages
English (en)
Other versions
CN107799468A (zh
Inventor
吉田侑太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN107799468A publication Critical patent/CN107799468A/zh
Application granted granted Critical
Publication of CN107799468B publication Critical patent/CN107799468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供封装器件芯片的制造方法，能够使模制树脂残留于封装器件芯片的侧面。封装器件芯片的制造方法具有：槽形成步骤(ST1)，在形成有器件的晶片的正面上形成沿着分割预定线的槽；封装晶片形成步骤(ST2)，在槽中填充模制树脂并且利用模制树脂包覆晶片的正面而形成封装晶片；外周缘去除步骤(ST5)，沿着封装晶片的外周缘将模制树脂去除至第一高度和第二高度，使槽呈阶梯状露出；对准步骤(ST6)，根据在阶梯状的露出面露出的槽，计算应沿着槽形成的分割槽的位置；以及分割步骤(ST7)，根据通过对准步骤(ST6)而计算出的位置，沿着槽形成分割槽。

Description

封装器件芯片的制造方法
技术领域
本发明涉及封装器件芯片的制造方法。
背景技术
要想将半导体晶片分割成各个器件芯片，公知有利用切削刀具或激光光线照射的制造方法。通常各个分割而得到的器件芯片被固定于母板等，利用线等进行布线，利用模制树脂进行封装。但是，由于器件芯片的侧面的微细的裂纹等，当使器件长时间运转时，存在裂纹伸展、器件破损的可能，因此开发了如下的封装器件芯片：利用模制树脂覆盖器件芯片的侧面，从而使外在环境因素不影响到器件(例如，参照专利文献1)。
专利文献1：日本特开2002-100709号公报
在制造专利文献1所示的封装器件芯片时，需要在半导体晶片上沿着分割预定线形成供模制树脂填充的槽。在利用切削刀具形成槽的情况下，因切削刀具的弯曲、切削装置的轴的伸缩以及定位精度的影响，有时槽的间隔以μm单位发生变动。特别是当在半导体晶片的正面形成有低介电常数绝缘体被膜(Low-k膜)，在利用激光烧蚀将低介电常数绝缘体被膜去除之后沿着去除该被膜而得的浅槽进行切削时，因激光烧蚀的热的影响，浅槽的附近变硬，容易使切削刀具产生弯曲。
在制造专利文献1所示的封装器件芯片时，当切削刀具产生弯曲时，在剖面中，有时槽相对于半导体晶片的厚度方向倾斜。当槽相对于半导体晶片的厚度方向倾斜时，在对填充在槽中的模制树脂进行进一步分割而分割成各个封装器件时，有时模制树脂不残留于封装器件芯片的侧面。特别是当为了使能够由一张半导体晶片制造的封装器件的数量增多而使分割预定线的宽度变窄时，由于槽的间隔的变动，模制树脂不残留于封装器件芯片的侧面的可能性提高。
发明内容
本发明是鉴于这样的点而完成的，其目的在于提供如下的封装器件芯片的制造方法：能够使模制树脂残留于封装器件芯片的侧面。
为了解决上述的课题而达成目的，本发明的封装器件芯片的制造方法是封装器件芯片的制造方法，其特征在于，该封装器件芯片的制造方法具有如下的步骤：槽形成步骤，在晶片的正面上形成沿着分割预定线的槽，其中，该晶片具有在由交叉的多条所述分割预定线划分的多个区域中形成有器件的所述正面；封装晶片形成步骤，在该槽中填充模制树脂并且利用该模制树脂包覆晶片的正面而形成封装晶片；外周缘去除步骤，沿着该封装晶片的外周缘将该模制树脂去除至第一高度和低于该第一高度的第二高度，使填充有该模制树脂的该槽在外周缘呈阶梯状露出；对准步骤，根据在阶梯状的露出面露出的该槽，计算出应沿着该槽而形成的该封装晶片的分割槽的位置；以及分割步骤，根据通过该对准步骤而计算出的位置，沿着该槽形成该分割槽，当在该第一高度露出的该槽的位置与在该第二高度露出的该槽的位置发生偏离的情况下，与偏离对应地设定应形成该分割槽的位置。
也可以具有如下的磨削步骤：在该封装晶片形成步骤之后且在该外周缘去除步骤之前，将保护部件粘贴在该封装晶片的模制面侧，然后对该晶片的背面侧进行磨削而进行薄化，使填充有该模制树脂的该槽露出。
也可以是，在该分割步骤中，利用激光光线或切削刀具来去除该模制树脂。
在本发明的封装器件芯片的制造方法中，起到如下的效果，即使填充有模制树脂的槽倾斜地形成，通过在两个高度形成露出面而实施沿着外周缘的去除加工，从而能够在与倾斜的槽对应的位置设定形成分割槽的位置，能够使模制树脂残留于封装器件芯片的侧面。
附图说明
图1的(a)是晶片的立体图，该晶片构成实施方式1的封装器件芯片的制造方法的加工对象的封装晶片，图1的(b)是图1的(a)所示的晶片的器件的立体图。
图2是实施方式1的封装器件芯片的制造方法的加工对象的封装晶片的主要部分的剖视图。
图3是示出利用实施方式1的封装器件芯片的制造方法制造的封装器件芯片的立体图。
图4是示出实施方式1的封装器件芯片的制造方法的流程的流程图。
图5是示出图4所示的封装器件芯片的制造方法的槽形成步骤中所用的切削装置的概略的结构的立体图。
图6的(a)是图4所示的封装器件芯片的制造方法的槽形成步骤中的晶片的主要部分的剖视图，图6的(b)是图4所示的封装器件芯片的制造方法的槽形成步骤后的晶片的主要部分的剖视图，图6的(c)是图4所示的封装器件芯片的制造方法的槽形成步骤后的晶片的立体图。
图7是利用图4所示的封装器件芯片的制造方法的封装晶片形成步骤所形成的封装晶片的立体图。
图8的(a)是示出图4所示的封装器件芯片的制造方法的磨削步骤的侧视图，图8的(b)是图4所示的封装器件芯片的制造方法的磨削步骤后的封装晶片的剖视图。
图9是示出图4所示的封装器件芯片的制造方法的换帖步骤的立体图。
图10是示出图4所示的封装器件芯片的制造方法的外周缘去除步骤的立体图。
图11是沿着图10中的XI-XI线的剖视图。
图12是沿着图10中的XII-XII线的剖视图。
图13是图10所示的封装晶片的外周缘的一例的俯视图。
图14是示出图4所示的封装器件芯片的制造方法的对准步骤和分割步骤中所用的激光加工装置的立体图。
图15是将图4所示的封装器件芯片的制造方法的对准步骤的主要部分放大而示出的立体图。
图16是示出图4所示的封装器件芯片的制造方法的对准步骤的俯视图。
图17是示出图4所示的封装器件芯片的制造方法的对准步骤中所拍摄的拍摄图像的一例的图。
图18是示出图4所示的封装器件芯片的制造方法的对准步骤中所拍摄的拍摄图像的其他例的图。
图19是示出图4所示的封装器件芯片的制造方法的对准步骤中所登记的槽的坐标的一例的图。
图20是图4所示的封装器件芯片的制造方法的分割槽步骤后的封装晶片的主要部分的剖视图。
标号说明
13：切削刀具；101：第一露出面(露出面)；102：第二露出面(露出面)；PW：封装晶片；W：晶片；WS：正面；WR：背面；L：分割预定线；LR：激光光线；D：器件；DT：槽；DD：分割槽；MR：模制树脂；PP：保护部件；PD：封装器件芯片；T1：第一高度；T2：第二高度；ST1：槽形成步骤；ST2：封装晶片形成步骤；ST3：磨削步骤；ST5：外周缘去除步骤；ST6：对准步骤；ST7：分割步骤。
具体实施方式
参照附图对用于实施本发明的方式(实施方式)进行详细的说明。本发明并不被以下的实施方式记载的内容所限定。另外，以下所记载的结构要素中包含本领域技术人员能够容易想到的内容、实质上相同的内容。另外，以下所记载的结构可以适当组合。另外，在不脱离本发明的主旨的范围内，可以进行结构的各种省略、置换或变更。
[实施方式1]
参照附图对实施方式1的封装器件芯片的制造方法进行说明。图1的(a)是晶片的立体图，该晶片构成实施方式1的封装器件芯片的制造方法的加工对象的封装晶片。图1的(b)是图1的(a)所示的晶片的器件的立体图。图2是实施方式1的封装器件芯片的制造方法的加工对象的封装晶片的主要部分的剖视图。图3是示出利用实施方式1的封装器件芯片的制造方法制造的封装器件芯片的立体图。
作为实施方式1的封装器件芯片的制造方法的加工对象的图2所示的封装晶片PW由图1所示的晶片W构成。在实施方式1中，图1的(a)所示的晶片W是以硅、蓝宝石、砷化镓等为基板SB的圆板状的半导体晶片或光器件晶片。如图1所示，晶片W在正面WS具有在由交叉(在实施方式1中为垂直)的多条分割预定线L划分的多个区域内分别形成有器件D的器件区域DR以及围绕器件区域DR的外周剩余区域GR。如图1的(b)所示，在器件D的正面上形成有作为多个突起电极的凸块BP。
如图2所示，关于晶片W，利用模制树脂MR覆盖器件区域DR的正面WS以及沿着分割预定线L形成的槽DT，从而构成为封装晶片PW。封装晶片PW被沿着分割预定线L分割成图3所示的封装器件芯片PD。封装器件芯片PD中，基板SB的正面WS和所有的侧面SD被模制树脂MR覆盖，凸块BP从模制树脂MR突出，凸块BP露出。
接着，参照附图对封装器件芯片的制造方法进行说明。图4是示出实施方式1的封装器件芯片的制造方法的流程的流程图。图5是示出图4所示的封装器件芯片的制造方法的槽形成步骤中所用的切削装置的概略的结构的立体图。图6的(a)是图4所示的封装器件芯片的制造方法的槽形成步骤中的晶片的主要部分的剖视图。图6的(b)是图4所示的封装器件芯片的制造方法的槽形成步骤后的晶片的主要部分的剖视图。图6的(c)是图4所示的封装器件芯片的制造方法的槽形成步骤后的晶片的立体图。图7是利用图4所示的封装器件芯片的制造方法的封装晶片形成步骤所形成的封装晶片的立体图。图8的(a)是示出图4所示的封装器件芯片的制造方法的磨削步骤的侧视图。图8的(b)是图4所示的封装器件芯片的制造方法的磨削步骤后的封装晶片的剖视图。图9是示出图4所示的封装器件芯片的制造方法的换帖步骤的立体图。图10是示出图4所示的封装器件芯片的制造方法的外周缘去除步骤的立体图。图11是沿着图10中的XI-XI线的剖视图。图12是沿着图10中的XII-XII线的剖视图。图13是图10所示的封装晶片的外周缘的一例的俯视图。图14是示出图4所示的封装器件芯片的制造方法的对准步骤和分割步骤中所用的激光加工装置的立体图。图15是将图4所示的封装器件芯片的制造方法的对准步骤的主要部分放大而示出的立体图。图16是示出图4所示的封装器件芯片的制造方法的对准步骤的俯视图。图17是示出图4所示的封装器件芯片的制造方法的对准步骤中所拍摄的拍摄图像的一例的图。图18是示出图4所示的封装器件芯片的制造方法的对准步骤中所拍摄的拍摄图像的其他例的图。图19是示出图4所示的封装器件芯片的制造方法的对准步骤中所登记的槽的坐标的一例的图。图20是图4所示的封装器件芯片的制造方法的分割槽步骤后的封装晶片的主要部分的剖视图。
实施方式1的封装器件芯片的制造方法(以下简记为制造方法)是将图2所示的封装晶片PW沿着分割预定线L切断而制造图3所示的封装器件芯片PD的方法。
如图4所示，制造方法具有槽形成步骤ST1、封装晶片形成步骤ST2、磨削步骤ST3、换帖步骤ST4、外周缘去除步骤ST5、对准步骤ST6以及分割步骤ST7。
槽形成步骤ST1是在晶片W的正面WS形成沿着各分割预定线L的槽DT的步骤。槽形成步骤ST1中，在各分割预定线L上形成沿着各分割预定线L的长度方向的槽DT。槽形成步骤ST1中所形成的槽DT的深度为封装器件芯片PD的基板SB的完工厚度以上。另外，在实施方式1中，槽DT的宽度为40μm以上且为80μm以下。在实施方式1中，槽形成步骤ST1中，将晶片W的正面WS的背面侧的背面WR吸引保持于图5所示的切削装置10的卡盘工作台11的保持面11a，如图6的(a)所示，使用切削单元12的切削刀具13如图6的(b)所示那样在晶片W的正面WS形成槽DT。
槽形成步骤ST1中，利用未图示的X轴移动单元使卡盘工作台11在与水平方向平行的X轴方向上移动，利用Y轴移动单元14使切削单元12的切削刀具13在与水平方向平行且与X轴方向垂直的Y轴方向上移动，利用Z轴移动单元15使切削单元12的切削刀具13在与铅垂方向平行的Z轴方向上移动，如图6的(c)所示，在晶片W的各分割预定线L的正面WS形成槽DT。
另外，切削装置10具有：未图示的旋转驱动源，其使卡盘工作台11绕与Z轴方向平行的轴心旋转；拍摄单元16，其为了进行对准而对封装晶片PW进行拍摄；以及控制单元17，其对X轴移动单元、Y轴移动单元14、Z轴移动单元15、旋转驱动源和切削单元12进行控制。控制单元17是使切削装置10实施对于封装晶片PW的加工动作的计算机。
控制单元17具有：运算处理装置，其具有CPU(Central Processing Unit，中央处理器)那样的微处理器；存储装置，其具有ROM(Read Only Memory，只读存储器)或RAM(Random Access Memory，随机存取存储器)那样的存储器；以及输入输出接口装置。控制单元17的运算处理装置根据存储于存储装置的计算机程序实施运算处理，借助输入输出接口装置将用于控制切削装置10的控制信号输出给切削装置10的上述的结构要素。另外，控制单元17与由显示加工动作的状态或图像等的液晶显示装置等构成的未图示的显示单元、操作者对加工内容信息等进行登记时所使用的输入单元连接。输入单元由设置于显示单元的触摸面板和键盘等中的至少一个构成。
如图7所示，封装晶片形成步骤ST2是在槽DT中填充模制树脂MR并且利用模制树脂MR包覆晶片W的正面WS而形成封装晶片PW的步骤。在实施方式1中，封装晶片形成步骤ST2中，将晶片W的背面WR保持于未图示的树脂包覆装置的保持工作台，向晶片W的正面WS滴加模制树脂，使保持工作台绕与铅垂方向平行的轴心旋转，从而利用模制树脂MR覆盖整个正面WS和槽DT。在实施方式1中，使用热固化性树脂作为模制树脂MR。封装晶片形成步骤ST2中，对覆盖晶片W的整个正面WS和槽DT的模制树脂MR进行加热而使其固化。另外，实施方式1中，在利用模制树脂MR覆盖整个正面WS和槽DT时，凸块BP露出，但本发明也可以是对已固化的模制树脂MR实施研磨加工而使凸块BP可靠地露出。另外，封装晶片形成步骤ST2中，除了将模制树脂MR滴加至晶片W以外，还可以将晶片W嵌入模框中，向晶片W与模框的间隙填充模制树脂MR然后使其固化。
磨削步骤ST3是在封装晶片形成步骤ST2之后、外周缘去除步骤ST5之前进行的步骤。如图8的(a)所示，磨削步骤ST3是将保护部件PP粘贴于封装晶片PW的利用模制树脂MR包覆了的模制面侧之后对晶片W的背面WR侧进行磨削而如图8的(b)所示那样使填充有模制树脂MR的槽DT在背面WR侧露出从而将基板SB薄化至完工厚度的步骤。如图8的(a)所示，磨削步骤ST3中，在将保护部件PP粘贴于封装晶片PW的模制树脂MR侧之后，将保护部件PP吸引保持于磨削装置20的卡盘工作台21的保持面21a，使封装晶片PW的背面WR与磨削磨具22抵接，使卡盘工作台21和磨削磨具22绕轴心旋转，从而对封装晶片PW的背面WR实施磨削加工。如图8的(b)所示，磨削步骤ST3对封装晶片PW进行薄化。
换帖步骤ST4是在封装晶片PW的背面WR粘贴划片带T并将保护部件PP从模制面剥离的步骤。如图9所示，换帖步骤ST4中，将封装晶片PW的背面WR粘贴在外周粘贴有环状框架F的划片带T上，将保护部件PP从模制面剥离。
外周缘去除步骤ST5是沿着封装晶片PW的外周缘将模制树脂MR和晶片W的正面WS侧去除至距背面WR的高度为第一高度T1和低于第一高度T1的第二高度T2的位置的步骤。外周缘去除步骤ST5是使填充有模制树脂MR的槽DT在封装晶片PW的外周缘在成为第一高度T1的第一露出面101和成为第二高度T2的第二露出面102呈阶梯状露出的步骤。在实施方式1中，外周缘去除步骤ST5中，在封装晶片PW的外周剩余区域GR的外周缘的全周的区域内去除模制树脂MR和晶片W的正面WS。在实施方式1中，外周缘去除步骤ST5与槽形成步骤ST1同样地，如图10所示那样将封装晶片PW的背面WR吸引保持于切削装置10的卡盘工作台11的保持面11a，一边利用旋转驱动源使卡盘工作台11绕与Z轴方向平行的轴心旋转，一边使切削刀具13切入至成为第一高度T1的位置，然后利用Y轴移动单元14使切削单元12移动至封装晶片PW的外周侧，使切削刀具13切入至成为第二高度T2的位置。如图11、图12和图13所示，外周缘去除步骤ST5中，将封装晶片PW的外周剩余区域GR的外周缘的全周的模制树脂MR和晶片W的正面WS去除，从而在外周剩余区域GR的外周缘的全周形成第一露出面101和第二露出面102。此时，在槽DT相对于封装晶片PW的厚度方向倾斜的情况下，该槽DT在第一露出面101中的位置和该槽DT在第二露出面102中的位置相互偏离。另外，图9至图13中省略了凸块BP。
对准步骤ST6是根据在外周剩余区域GR的外周缘的第一露出面101和第二露出面102呈阶梯状露出的槽DT而计算出应沿着槽DT形成的封装晶片PW的图20所示的分割槽DD的位置的步骤。对准步骤ST6中，使填充有模制树脂MR的槽DT露出，利用激光加工装置30的卡盘工作台31的保持面31a对封装晶片PW进行吸引保持。
激光加工装置30利用Y轴移动单元33使卡盘工作台31在作为分度进给方向的与水平方向平行的Y轴方向上移动，使激光光线照射单元34与多条分割预定线L中的一条分割预定线L对置。另外，激光加工装置30利用旋转驱动源35使卡盘工作台31绕与铅垂方向平行的Z轴旋转，使与激光光线照射单元34对置的分割预定线L与X轴方向平行，该X轴方向作为加工进给方向，与水平方向平行且与Y轴方向垂直。激光加工装置30一边从激光光线照射单元34照射激光光线LR一边利用X轴移动单元36使卡盘工作台31在X轴方向上移动，对与激光光线照射单元34对置的分割预定线L照射激光光线LR而实施烧蚀加工。
另外，激光加工装置30具有：拍摄单元37，其为了进行对准而对封装晶片PW进行拍摄；以及控制单元32，其对X轴移动单元36、Y轴移动单元33、旋转驱动源35和激光光线照射单元34进行控制。控制单元32是使激光加工装置30实施对于封装晶片PW的加工动作的计算机。
控制单元32具有：运算处理装置，其具有CPU(central processing unit，中央处理器)那样的微处理器；存储装置，其具有ROM(read only memory，只读存储器)或RAM(random access memory，随机存取存储器)那样的存储器；以及输入输出接口装置。控制单元32的运算处理装置根据存储于存储装置的计算机程序实施运算处理，借助输入输出接口装置将用于控制激光加工装置30的控制信号输出给激光加工装置30的上述的结构要素。另外，控制单元32与由显示加工动作的状态或图像等的液晶显示装置等构成的未图示的显示单元、操作者对加工内容信息等进行登记时所使用的输入单元连接。输入单元由设置于显示单元的触摸面板和键盘等中的至少一个构成。
如图15和图16所示，对准步骤ST6中，利用旋转驱动源35使卡盘工作台31绕轴心旋转，使作为在外周剩余区域GR的外周缘的第一露出面101和第二露出面102露出的槽DT的延伸方向的长度方向与形成图20所示的分割槽DD时作为对卡盘工作台31进行加工进给的加工进给方向的X轴方向平行。在对准步骤ST6中，控制单元32根据拍摄单元37所拍摄的形成在分割预定线L上的槽DT的图像，利用旋转驱动源35使卡盘工作台31绕轴心旋转，如图16所示那样使形成在相互垂直的分割预定线L中的一条分割预定线L上的槽DT与X轴方向平行。
对准步骤ST6中，利用拍摄单元37对在外周剩余区域GR的外周缘的第一露出面101和第二露出面102露出的多个槽DT的两个端部a、b进行拍摄，根据拍摄单元37所拍摄的图17和图18所示的拍摄图像G1、G2对卡盘工作台31的保持面31a上的槽DT的两个端部a、b或单侧端部在第一露出面101和第二露出面102上的位置进行计算并登记。在实施方式1中，对准步骤ST6中，对在第一露出面101露出的槽DT的宽度方向的两个边缘A1、B1、A2、B2在Y方向上的位置以及在第二露出面102露出的槽DT的宽度方向的两个边缘a1、b1、a2、b2在Y方向上的位置进行计算，并存储即登记在存储装置中。
对准步骤ST6中，根据拍摄单元37所拍摄的图像计算出封装晶片PW的位置。例如对封装晶片PW的外周缘的三个点的坐标进行检测来计算封装晶片PW的中心的坐标，根据预先登记的封装晶片PW的直径计算封装晶片PW在保持面31a上的位置。根据所检测的封装晶片PW的位置信息，如图15所示那样利用X轴移动单元36和Y轴移动单元33使卡盘工作台31和拍摄单元37沿着封装晶片PW的外周缘相对移动，从而在周向上依次对槽DT进行拍摄，对所有的槽DT的两个端部a、b进行拍摄，计算出槽DT在第一露出面101和第二露出面102上的位置并进行登记。另外，实施方式1中，对准步骤ST6对所有的槽DT的两个端部a、b在第一露出面101和第二露出面102上的位置进行登记，但本发明也可以是对预先设定的规定的个数的槽DT的两个端部a、b在第一露出面101和第二露出面102上的位置进行登记。
在对准步骤ST6中，控制单元32从图17的拍摄图像G1提取槽DT，将槽DT的长度方向的一个端部a的宽度方向的两个边缘A1、B1在Y方向上的位置YA1、YB1如图19所示那样与槽DT相对应地进行登记。在对准步骤ST6中，控制单元32将槽DT的长度方向的一个端部a的宽度方向的两个边缘a1、b1在Y方向上的位置Ya1、Yb1如图19所示那样与槽DT相对应地进行登记。
在对准步骤ST6中，控制单元32在边缘A1、a1在Y方向上的位置YA1、Ya1相互偏离的情况下、或边缘B1、b1在Y方向上的位置YB1、Yb1相互偏离的情况下，根据它们的偏离量和第一露出面101与第二露出面102在封装晶片PW的厚度方向上的距离TD，计算出槽DT与封装晶片PW的厚度方向所成的角度θ1，如图19所示那样与槽DT相对应地进行登记。
在对准步骤ST6中，控制单元32从图18的拍摄图像G2提取槽DT，将槽DT的长度方向的另一个端部b的宽度方向的两个边缘A2、B2在Y方向的位置YA2、YB2如图19所示那样与槽DT相对应地进行登记。在对准步骤ST6中，控制单元32将槽DT的长度方向的另一个端部b的宽度方向的两个边缘a2、b2在Y方向的位置Ya2、Yb2如图19所示那样与槽DT相对应地进行登记。
在对准步骤ST6中，控制单元32在边缘A2、a2在Y方向上的位置YA2、Ya2相互偏离的情况下、或边缘B2、b2在Y方向上的位置YB2、Yb2相互偏离的情况下，根据它们的偏离量和距离TD，计算出槽DT与封装晶片PW的厚度方向所成的角度θ2，如图19所示那样与槽DT相对应地进行登记。
在对准步骤ST6中，控制单元32使用边缘A1、B1、a1、b1、A2、B2、a2、b2的位置YA1、YB1、Ya1、Yb1、YA2、YB2、Ya2、Yb2和角度θ1、θ2，计算出分割槽DD在Y方向上的位置DDP，如图19所示那样与槽DT相对应地进行登记。在实施方式1中，在对准步骤ST6中，控制单元32计算出封装晶片PW的厚度方向中央的槽DT的宽度方向中央的位置，并将该位置登记为分割槽DD在Y方向上的位置DDP。
分割步骤ST7是根据对准步骤ST6中所计算出的分割槽DD的位置DDP，沿着槽DT形成分割槽DD的步骤。分割槽DD是对填充在槽DT中的模制树脂MR进行分割而将封装晶片PW分割成封装器件芯片PD的分割槽。在实施方式1中，分割槽DD的宽度为15μm以上且为30μm以下。
在分割步骤ST7中，控制单元32根据所计算出的分割槽DD的位置DDP，对X轴移动单元36和Y轴移动单元33进行控制，使激光光线LR照射至填充在各槽DT中的模制树脂MR，如图20所示那样形成分割槽DD。分割步骤ST7中，通过激光光线LR形成分割槽DD以便将槽DT内的模制树脂MR二等分。这样，实施方式1的制造方法中，根据对准步骤ST6中所计算出的分割槽DD的位置DDP，沿着槽DT形成分割槽DD，从而当在第一高度T1的第一露出面101露出的槽DT的位置和在第二高度T2的第二露出面102露出的槽DT的位置产生偏离的情况下，与槽DT的位置的偏离对应地设定应形成分割槽DD的位置。实施方式1的制造方法中，控制单元32根据所计算出的分割槽DD的位置DDP的位置，对X轴移动单元36和Y轴移动单元33进行控制，使激光光线LR照射至填充在各槽DT中的模制树脂MR，因此即使槽DT在作为深度方向的晶片W的厚度方向上倾斜地形成，也按照分割槽DD将槽DT内的模制树脂MR二等分的方式形成分割槽DD。
另外，在实施方式1中，在分割步骤ST7中，控制单元32根据所计算出的分割槽DD的位置DDP，在所有的槽DT中形成分割槽DD，但本发明也可以是：在角度θ1、θ2中的至少一方超过预先设定的规定的值的槽DT中，不形成分割槽DD。该情况下，期望规定的值是能够将分割槽DD的内表面、即封装器件芯片PD的侧面的至少一部分的模制树脂MR去除的值。
在实施方式1中，在对准步骤ST6和分割步骤ST7中，使用了激光加工装置30，但在本发明中也可以使用图5所示的切削装置10。总之，在本发明中，在分割步骤ST7中，也可以利用切削刀具13去除填充于槽DT内的模制树脂MR来形成分割槽DD。另外，实施方式1中，在槽形成步骤ST1中，利用切削刀具13形成了槽DT，但本发明中，在槽形成步骤ST1中，除了利用切削刀具13的切削以外，还可以利用激光烧蚀实现的加工来形成槽DT。
实施方式1的制造方法中，使槽DT在距离晶片W的背面WR的高度为第一高度T1的第一露出面101和该高度为第二高度T2的第二露出面102露出而计算分割槽DD的位置，因此起到如下的效果：即使填充有模制树脂MR的槽DT相对于晶片W的厚度方向倾斜地形成，也能够利用分割槽DD对填充于槽DT内的模制树脂MR进行二等分，能够使模制树脂MR残留于封装器件芯片PD的基板SB的侧面SD。
另外，本发明并不限于上述实施方式。即，可以在不脱离本发明的主旨的范围内进行各种变形并实施。

Claims (3)

1.一种封装器件芯片的制造方法，其特征在于，
该封装器件芯片的制造方法具有如下的步骤：
槽形成步骤，在晶片的正面上形成沿着分割预定线的槽，其中，该晶片具有在由交叉的多条所述分割预定线划分的多个区域中形成有器件的所述正面；
封装晶片形成步骤，在该槽中填充模制树脂并且利用该模制树脂包覆晶片的正面而形成封装晶片；
外周缘去除步骤，沿着该封装晶片的外周缘将该模制树脂去除至第一高度和低于该第一高度的第二高度，使填充有该模制树脂的该槽在外周缘呈阶梯状露出；
对准步骤，根据在阶梯状的露出面露出的该槽，计算出应沿着该槽而形成的该封装晶片的分割槽的位置；以及
分割步骤，根据通过该对准步骤而计算出的位置，沿着该槽形成该分割槽，
当在该第一高度露出的该槽的位置与在该第二高度露出的该槽的位置发生偏离的情况下，与偏离对应地设定应形成该分割槽的位置。
2.根据权利要求1所述的封装器件芯片的制造方法，其特征在于，
该封装器件芯片的制造方法具有如下的磨削步骤：在该封装晶片形成步骤之后且在该外周缘去除步骤之前，将保护部件粘贴在该封装晶片的模制面侧，然后对该晶片的背面侧进行磨削而进行薄化，使填充有该模制树脂的该槽露出。
3.根据权利要求1或2所述的封装器件芯片的制造方法，其特征在于，
在该分割步骤中，利用激光光线或切削刀具来去除该模制树脂。
CN201710741999.9A 2016-09-05 2017-08-25 封装器件芯片的制造方法 Active CN107799468B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016172886A JP6719341B2 (ja) 2016-09-05 2016-09-05 パッケージデバイスチップの製造方法
JP2016-172886 2016-09-05

Publications (2)

Publication Number Publication Date
CN107799468A CN107799468A (zh) 2018-03-13
CN107799468B true CN107799468B (zh) 2022-12-06

Family

ID=61531634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710741999.9A Active CN107799468B (zh) 2016-09-05 2017-08-25 封装器件芯片的制造方法

Country Status (4)

Country Link
JP (1) JP6719341B2 (zh)
KR (1) KR102223697B1 (zh)
CN (1) CN107799468B (zh)
TW (1) TWI713100B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI812848B (zh) * 2019-04-05 2023-08-21 日商東京威力科創股份有限公司 基板處理系統及基板處理方法
CN115132673B (zh) * 2022-06-21 2024-09-06 维沃移动通信有限公司 封装结构及其加工方法、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224659A (ja) * 2008-03-18 2009-10-01 Disco Abrasive Syst Ltd ワークの分割方法
JP2015176920A (ja) * 2014-03-13 2015-10-05 株式会社ディスコ ウエーハの加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053033A (ja) * 1999-08-12 2001-02-23 Texas Instr Japan Ltd 半導体装置のダイシング方法
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP5948034B2 (ja) * 2011-09-27 2016-07-06 株式会社ディスコ アライメント方法
US8652941B2 (en) * 2011-12-08 2014-02-18 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP5926632B2 (ja) * 2012-06-28 2016-05-25 株式会社ディスコ 半導体チップの樹脂封止方法
JP5995616B2 (ja) * 2012-09-05 2016-09-21 株式会社ディスコ ウエーハの加工方法
JP6197422B2 (ja) * 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Ｃｓｐウエーハの加工方法
JP2016015438A (ja) * 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224659A (ja) * 2008-03-18 2009-10-01 Disco Abrasive Syst Ltd ワークの分割方法
JP2015176920A (ja) * 2014-03-13 2015-10-05 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
CN107799468A (zh) 2018-03-13
KR20180027356A (ko) 2018-03-14
TW201820433A (zh) 2018-06-01
JP6719341B2 (ja) 2020-07-08
JP2018041764A (ja) 2018-03-15
TWI713100B (zh) 2020-12-11
KR102223697B1 (ko) 2021-03-04

Similar Documents

Publication Publication Date Title
CN107785311B (zh) 封装晶片的加工方法
CN106997867A (zh) 晶片的加工方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
CN107799468B (zh) 封装器件芯片的制造方法
JP7098221B2 (ja) ウェーハの加工方法
JP5995616B2 (ja) ウエーハの加工方法
JP6987443B2 (ja) ウェーハの加工方法
US10431496B2 (en) Device chip package manufacturing method
JP7013085B2 (ja) ウェーハの加工方法
TWI732010B (zh) 封裝器件晶片的製造方法
KR102569622B1 (ko) 웨이퍼의 가공 방법
JP6976651B2 (ja) ウェーハの加工方法
JP7058904B2 (ja) ウェーハの加工方法
KR102569619B1 (ko) 웨이퍼의 가공 방법
JP6976650B2 (ja) ウェーハの加工方法
KR102569620B1 (ko) 웨이퍼의 가공 방법
JP7013083B2 (ja) ウェーハの加工方法
KR102569623B1 (ko) 웨이퍼의 가공 방법
JP2014053348A (ja) ウエーハの加工方法
JP2014053354A (ja) ウエーハの加工方法
JP6961289B2 (ja) ウェーハの加工方法
KR20190028315A (ko) 웨이퍼의 가공 방법
JP2014053349A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant