JP2018041764A - パッケージデバイスチップの製造方法 - Google Patents

パッケージデバイスチップの製造方法 Download PDF

Info

Publication number
JP2018041764A
JP2018041764A JP2016172886A JP2016172886A JP2018041764A JP 2018041764 A JP2018041764 A JP 2018041764A JP 2016172886 A JP2016172886 A JP 2016172886A JP 2016172886 A JP2016172886 A JP 2016172886A JP 2018041764 A JP2018041764 A JP 2018041764A
Authority
JP
Japan
Prior art keywords
groove
wafer
package
mold resin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016172886A
Other languages
English (en)
Other versions
JP6719341B2 (ja
Inventor
侑太 吉田
Yuta Yoshida
侑太 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016172886A priority Critical patent/JP6719341B2/ja
Priority to TW106125867A priority patent/TWI713100B/zh
Priority to CN201710741999.9A priority patent/CN107799468B/zh
Priority to KR1020170111659A priority patent/KR102223697B1/ko
Publication of JP2018041764A publication Critical patent/JP2018041764A/ja
Application granted granted Critical
Publication of JP6719341B2 publication Critical patent/JP6719341B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】パッケージデバイスチップの側面にモールド樹脂を残存させることを可能とするパッケージデバイスチップの製造方法を提供すること。【解決手段】パッケージデバイスチップの製造方法は、デバイスが形成されたウエーハの表面に分割予定ラインに沿った溝を形成する溝形成ステップST1と、溝にモールド樹脂を充填するとともにウエーハの表面をモールド樹脂で被覆しパッケージウエーハを形成するパッケージウエーハ形成ステップST2と、パッケージウエーハの外周縁に沿ってモールド樹脂を第1の高さと第2の高さで除去し溝を階段状に露出させる外周縁除去ステップST5と、溝に沿って形成する分割溝の位置を階段状の露出面で露出した溝に基づいて割り出すアライメントステップST6と、アライメントステップST6で割り出した位置に基づいて分割溝を溝に沿って形成する分割ステップST7とを備える。【選択図】図4

Description

本発明は、パッケージデバイスチップの製造方法に関する。
半導体ウエーハを個々のデバイスチップに分割するのに、切削ブレードやレーザー光線照射による製造方法が知られている。個々に分割されたデバイスチップは、マザー基板等に固定され、ワイヤ等で配線され、モールド樹脂でパッケージされるのが一般的である。しかしながら、デバイスチップの側面の微細なクラックなどにより、長時間デバイスを稼働させると、クラックが伸展しデバイスが破損する虞があるため、デバイスチップの側面をモールド樹脂で覆い、外的環境要因をデバイスに及ぼされなくするパッケージデバイスチップが開発された(例えば、特許文献1参照)。
特開2002−100709号公報
特許文献1に示されたパッケージデバイスチップを製造する際に、半導体ウエーハに分割予定ラインに沿ってモールド樹脂を充填する溝を形成する必要がある。溝を切削ブレードで形成する場合、切削ブレードの曲がり、切削装置の軸の伸縮、及び位置決め精度の影響で溝の間隔がμm単位で変動することがある。特に、半導体ウエーハの表面に低誘電率絶縁体被膜(Low−k膜)が形成され、低誘電率絶縁体被膜をレーザーアブレーションで除去した後、除去された浅溝に沿って切削すると、レーザーアブレーションの熱の影響で浅溝の近傍が硬くなり、切削ブレードの曲がりを発生させやすくなる。
特許文献1に示されたパッケージデバイスチップを製造する際に、切削ブレードの曲がりが発生すると、断面において溝が半導体ウエーハの厚み方向に対して傾くことがある。溝が半導体ウエーハの厚み方向に対して傾くと、溝に充填されたモールド樹脂を更に分割し、個々のパッケージデバイスに分割する際に、パッケージデバイスチップの側面にモールド樹脂が残らない場合がある。特に、1枚の半導体ウエーハから製造できるパッケージデバイスの数を多くするために、分割予定ラインの幅が狭くなると、溝の間隔の変動により、パッケージデバイスチップの側面にモールド樹脂が残らない虞が高くなる。
本発明は、このような点に鑑みてなされたものであり、パッケージデバイスチップの側面にモールド樹脂を残存させることを可能とするパッケージデバイスチップの製造方法を提供する。
上述した課題を解決し、目的を達成するために、本発明のパッケージデバイスチップの製造方法は、パッケージデバイスチップの製造方法であって、交差する複数の分割予定ラインに区画された複数の領域にデバイスが形成された表面を備えるウエーハの表面に、該分割予定ラインに沿った溝を形成する溝形成ステップと、該溝にモールド樹脂を充填するとともにウエーハの表面を該モールド樹脂で被覆し、パッケージウエーハを形成するパッケージウエーハ形成ステップと、該パッケージウエーハの外周縁に沿って該モールド樹脂を第1の高さと該第1の高さより低い第2の高さで除去し、該モールド樹脂が充填された該溝を外周縁で階段状に露出させる外周縁除去ステップと、該溝に沿って形成する該パッケージウエーハの分割溝の位置を、階段状の露出面で露出した該溝に基づいて割り出すアライメントステップと、該アライメントステップで割り出した位置に基づいて該分割溝を該溝に沿って形成する分割ステップと、を備え、該第1の高さで露出した該溝の位置と該第2の高さで露出した該溝の位置とがずれている場合、ずれに対応して該分割溝を形成する位置を設定することを特徴とする。
該パッケージウエーハ形成ステップの後で、該外周縁除去ステップの前に、該パッケージウエーハのモールド面側に保護部材を貼着後、該ウエーハの裏面側を研削して薄化し、該モールド樹脂が充填された該溝を露出させる研削ステップを備えても良い。
該分割ステップでは、レーザー光線又は切削ブレードによって該モールド樹脂を除去しても良い。
本発明のパッケージデバイスチップの製造方法では、モールド樹脂が充填された溝が斜めに形成されていたとしても、外周縁に沿った除去加工を2つの高さに露出面を形成して実施することで、分割溝を形成する位置を斜めの溝に応じた位置に設定でき、パッケージデバイスチップの側面にモールド樹脂を残存させることを可能とするという効果を奏する。
図1(a)は、実施形態1に係るパッケージデバイスチップの製造方法の加工対象のパッケージウエーハを構成するウエーハの斜視図であり、図1(b)は、図1(a)に示されたウエーハのデバイスの斜視図である。 図2は、実施形態1に係るパッケージデバイスチップの製造方法の加工対象のパッケージウエーハの要部の断面図である。 図3は、実施形態1に係るパッケージデバイスチップの製造方法により製造されるパッケージデバイスチップを示す斜視図である。 図4は、実施形態1に係るパッケージデバイスチップの製造方法の流れを示すフローチャートである。 図5は、図4に示されたパッケージデバイスチップの製造方法の溝形成ステップに用いられる切削装置の概略の構成を示す斜視図である。 図6(a)は、図4に示されたパッケージデバイスチップの製造方法の溝形成ステップ中のウエーハの要部の断面図であり、図6(b)は、図4に示されたパッケージデバイスチップの製造方法の溝形成ステップ後のウエーハの要部の断面図であり、図6(c)は、図4に示されたパッケージデバイスチップの製造方法の溝形成ステップ後のウエーハの斜視図である。 図7は、図4に示されたパッケージデバイスチップの製造方法のパッケージウエーハ形成ステップにより形成されたパッケージウエーハの斜視図である。 図8(a)は、図4に示されたパッケージデバイスチップの製造方法の研削ステップを示す側面図であり、図8(b)は、図4に示されたパッケージデバイスチップの製造方法の研削ステップ後のパッケージウエーハの断面図である。 図9は、図4に示されたパッケージデバイスチップの製造方法の貼り替えステップを示す斜視図である。 図10は、図4に示されたパッケージデバイスチップの製造方法の外周縁除去ステップを示す斜視図である。 図11は、図10中のXI−XI線に沿う断面図である。 図12は、図10中のXII−XII線に沿う断面図である。 図13は、図10に示されたパッケージウエーハの外周縁の一例の平面図である。 図14は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップ及び分割ステップで用いられるレーザ加工装置を示す斜視図である。 図15は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップの要部を拡大して示す斜視図である。 図16は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップを示す平面図である。 図17は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップで撮像された撮像画像の一例を示す図である。 図18は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップで撮像された撮像画像の他の例を示す図である。 図19は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップで登録された溝の座標の一例を示す図である。 図20は、図4に示されたパッケージデバイスチップの製造方法の分割溝ステップ後のパッケージウエーハの要部の断面図である。
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態1〕
実施形態1に係るパッケージデバイスチップの製造方法を図面を参照して説明する。図1(a)は、実施形態1に係るパッケージデバイスチップの製造方法の加工対象のパッケージウエーハを構成するウエーハの斜視図である。図1(b)は、図1(a)に示されたウエーハのデバイスの斜視図である。図2は、実施形態1に係るパッケージデバイスチップの製造方法の加工対象のパッケージウエーハの要部の断面図である。図3は、実施形態1に係るパッケージデバイスチップの製造方法により製造されるパッケージデバイスチップを示す斜視図である。
実施形態1に係るパッケージデバイスチップの製造方法の加工対象である図2に示すパッケージウエーハPWは、図1に示すウエーハWにより構成される。図1(a)に示すウエーハWは、実施形態1ではシリコン、サファイア、ガリウムヒ素などを基板SBとする円板状の半導体ウエーハや光デバイスウエーハである。ウエーハWは、図1に示すように、交差(実施形態1では、直交)する複数の分割予定ラインLによって区画された複数の領域にそれぞれデバイスDが形成されたデバイス領域DRと、デバイス領域DRを囲繞する外周余剰領域GRとを表面WSに備える。デバイスDの表面には、図1(b)に示すように、複数の突起電極であるバンプBPが形成されている。
ウエーハWは、図2に示すように、デバイス領域DRの表面WS及び分割予定ラインLに沿って形成された溝DTをモールド樹脂MRで覆われてパッケージウエーハPWに構成される。パッケージウエーハPWは、分割予定ラインLに沿って、図3に示すパッケージデバイスチップPDに分割される。パッケージデバイスチップPDは、基板SBの表面WSと全ての側面SDとがモールド樹脂MRにより覆われ、バンプBPがモールド樹脂MRから突出して、バンプBPが露出している。
次に、パッケージデバイスチップの製造方法を図面を参照して説明する。図4は、実施形態1に係るパッケージデバイスチップの製造方法の流れを示すフローチャートである。図5は、図4に示されたパッケージデバイスチップの製造方法の溝形成ステップに用いられる切削装置の概略の構成を示す斜視図である。図6(a)は、図4に示されたパッケージデバイスチップの製造方法の溝形成ステップ中のウエーハの要部の断面図である。図6(b)は、図4に示されたパッケージデバイスチップの製造方法の溝形成ステップ後のウエーハの要部の断面図である。図6(c)は、図4に示されたパッケージデバイスチップの製造方法の溝形成ステップ後のウエーハの斜視図である。図7は、図4に示されたパッケージデバイスチップの製造方法のパッケージウエーハ形成ステップにより形成されたパッケージウエーハの斜視図である。図8(a)は、図4に示されたパッケージデバイスチップの製造方法の研削ステップを示す側面図である。図8(b)は、図4に示されたパッケージデバイスチップの製造方法の研削ステップ後のパッケージウエーハの断面図である。図9は、図4に示されたパッケージデバイスチップの製造方法の貼り替えステップを示す斜視図である。図10は、図4に示されたパッケージデバイスチップの製造方法の外周縁除去ステップを示す斜視図である。図11は、図10中のXI−XI線に沿う断面図である。図12は、図10中のXII−XII線に沿う断面図である。図13は、図10に示されたパッケージウエーハの外周縁の一例の平面図である。図14は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップ及び分割ステップで用いられるレーザ加工装置を示す斜視図である。図15は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップの要部を拡大して示す斜視図である。図16は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップを示す平面図である。図17は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップで撮像された撮像画像の一例を示す図である。図18は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップで撮像された撮像画像の他の例を示す図である。図19は、図4に示されたパッケージデバイスチップの製造方法のアライメントステップで登録された溝の座標の一例を示す図である。図20は、図4に示されたパッケージデバイスチップの製造方法の分割溝ステップ後のパッケージウエーハの要部の断面図である。
実施形態1に係るパッケージデバイスチップの製造方法(以下、単に製造方法と記す)は、図2に示すパッケージウエーハPWを分割予定ラインLに沿って切断して、図3に示すパッケージデバイスチップPDを製造する方法である。
製造方法は、図4に示すように、溝形成ステップST1と、パッケージウエーハ形成ステップST2と、研削ステップST3と、貼り替えステップST4と、外周縁除去ステップST5と、アライメントステップST6と、分割ステップST7とを備える。
溝形成ステップST1は、ウエーハWの表面WSに各分割予定ラインLに沿った溝DTを形成するステップである。溝形成ステップST1は、各分割予定ラインLに各分割予定ラインLの長手方向に沿った溝DTを形成する。溝形成ステップST1で形成される溝DTの深さは、パッケージデバイスチップPDの基板SBの仕上がり厚さ以上である。また、実施形態1において、溝DTの幅は、40μm以上でかつ80μm以下である。実施形態1において、溝形成ステップST1は、図5に示す切削装置10のチャックテーブル11の保持面11aにウエーハWの表面WSの裏側の裏面WRを吸引保持して、図6(a)に示すように、切削手段12の切削ブレード13を用いて、図6(b)に示すように、ウエーハWの表面WSに溝DTを形成する。
溝形成ステップST1は、チャックテーブル11を図示しないX軸移動手段により水平方向と平行なX軸方向に移動させ、切削手段12の切削ブレード13をY軸移動手段14により水平方向と平行でかつX軸方向と直交するY軸方向に移動させ、切削手段12の切削ブレード13をZ軸移動手段15により鉛直方向と平行なZ軸方向に移動させて、図6(c)に示すように、ウエーハWの各分割予定ラインLの表面WSに溝DTを形成する。
また、切削装置10は、チャックテーブル11をZ軸方向と平行な軸心回りに回転する図示しない回転駆動源と、アライメントするためにパッケージウエーハPWを撮像する撮像手段16と、X軸移動手段、Y軸移動手段14、Z軸移動手段15、回転駆動源及び切削手段12を制御する制御手段17とを備える。制御手段17は、パッケージウエーハPWに対する加工動作を切削装置10に実施させるコンピュータである。
制御手段17は、CPU(central processing unit)のようなマイクロプロセッサを有する演算処理装置と、ROM(read only memory)又はRAM(random access memory)のようなメモリを有する記憶装置と、入出力インターフェース装置とを有する。制御手段17の演算処理装置は、記憶装置に記憶されているコンピュータプログラムに従って演算処理を実施して、切削装置10を制御するための制御信号を、入出力インターフェース装置を介して切削装置10の上述した構成要素に出力する。また、制御手段17は、加工動作の状態や画像などを表示する液晶表示装置などにより構成される図示しない表示手段や、オペレータが加工内容情報などを登録する際に用いる入力手段と接続されている。入力手段は、表示手段に設けられたタッチパネルと、キーボード等とのうち少なくとも一つにより構成される。
パッケージウエーハ形成ステップST2は、図7に示すように、溝DTにモールド樹脂MRを充填するとともにウエーハWの表面WSをモールド樹脂MRで被覆し、パッケージウエーハPWを形成するステップである。実施形態1において、パッケージウエーハ形成ステップST2は、図示しない樹脂被覆装置の保持テーブルにウエーハWの裏面WRを保持し、ウエーハWの表面WSにモールド樹脂を滴下して、保持テーブルを鉛直方向と平行な軸心回りに回転することで、モールド樹脂MRで表面WS全体及び溝DTを覆う。実施形態1において、モールド樹脂MRとして熱硬化性樹脂を用いる。パッケージウエーハ形成ステップST2は、ウエーハWの表面WS全体及び溝DTを覆ったモールド樹脂MRを加熱して、硬化させる。また、実施形態1は、モールド樹脂MRで表面WS全体及び溝DTを覆った際に、バンプBPが露出しているが、本発明は、硬化したモールド樹脂MRに研磨加工を施して、バンプBPを確実に露出させるようにしても良い。また、パッケージウエーハ形成ステップST2は、モールド樹脂MRをウエーハWに滴下する以外に、型枠にウエーハWを嵌め、ウエーハWと型枠の隙間にモールド樹脂MRを充填させた後硬化させても良い。
研削ステップST3は、パッケージウエーハ形成ステップST2の後で外周縁徐々ステップST5の前に行われるステップである。研削ステップST3は、図8(a)に示すように、パッケージウエーハPWのモールド樹脂MRにより被覆されたモールド面側に保護部材PPを貼着後、ウエーハWの裏面WR側を研削し、図8(b)に示すように、モールド樹脂MRが充填された溝DTを裏面WR側に露出させて、基板SBを仕上げ厚さまで薄化するステップである。研削ステップST3は、図8(a)に示すように、パッケージウエーハPWのモールド樹脂MR側に保護部材PPを貼着した後、保護部材PPを研削装置20のチャックテーブル21の保持面21aに吸引保持し、パッケージウエーハPWの裏面WRに研削砥石22を当接させて、チャックテーブル21及び研削砥石22を軸心回りに回転して、パッケージウエーハPWの裏面WRに研削加工を施す。研削ステップST3は、図8(b)に示すように、パッケージウエーハPWを薄化する。
貼り替えステップST4は、パッケージウエーハPWの裏面WRにダイシングテープTを貼着し、モールド面から保護部材PPを剥がすステップである。貼り替えステップST4は、図9に示すように、外周に環状フレームFが貼着されたダイシングテープTにパッケージウエーハPWの裏面WRを貼着し、保護部材PPをモールド面から剥がす。
外周縁除去ステップST5は、パッケージウエーハPWの外周縁に沿って、モールド樹脂MRとウエーハWの表面WS側を裏面WRからの高さが第1の高さT1と、第1の高さT1よりも低い第2の高さT2となる位置まで除去するステップである。外周縁除去ステップST5は、モールド樹脂MRが充填された溝DTを、パッケージウエーハPWの外周縁で第1の高さT1となる第1の露出面101と、第2の高さT2となる第2の露出面102とで階段状に露出させるステップである。実施形態1において、外周縁除去ステップST5は、パッケージウエーハPWの外周余剰領域GRの外周縁の全周に亘ってモールド樹脂MR及びウエーハWの表面WSを除去する。実施形態1において、外周縁除去ステップST5は、溝形成ステップST1と同様に、図10に示すように、切削装置10のチャックテーブル11の保持面11aにパッケージウエーハPWの裏面WRを吸引保持し、チャックテーブル11を回転駆動源にZ軸方向と平行な軸心回りに回転させながら切削ブレード13を第1の高さT1となる位置までに切り込ました後、Y軸移動手段14に切削手段12をパッケージウエーハPWの外周側に移動させて、切削ブレード13を第2の高さT2となる位置まで切り込ませる。外周縁除去ステップST5は、図11、図12及び図13に示すように、パッケージウエーハPWの外周余剰領域GRの外周縁の全周のモールド樹脂MR及びウエーハWの表面WSを除去して、外周余剰領域GRの外周縁の全周に第1の露出面101と第2の露出面102とを形成する。このとき、溝DTは、パッケージウエーハPWの厚み方向に対して傾斜している場合、第1の露出面101における位置と、第2の露出面102における位置とが互いにずれる。なお、図9から図13は、バンプBPを省略している。
アライメントステップST6は、溝DTに沿って形成するパッケージウエーハPWの図20に示す分割溝DDの位置を、外周余剰領域GRの外周縁の第1の露出面101と第2の露出面102とで階段状に露出した溝DTに基づいて割り出すステップである。アライメントステップST6は、モールド樹脂MRが充填された溝DTを露出させてパッケージウエーハPWをレーザ加工装置30のチャックテーブル31の保持面31aで吸引保持する。
レーザ加工装置30は、チャックテーブル31を割り出し送り方向である水平方向と平行なY軸方向にY軸移動手段33により移動させて、複数の分割予定ラインLのうちの一つの分割予定ラインLにレーザー光線照射手段34とを対向させる。また、レーザ加工装置30は、チャックテーブル31を鉛直方向と平行なZ軸回りに回転駆動源35により回転させて、レーザー光線照射手段34と対向した分割予定ラインLを加工送り方向である水平方向と平行でかつY軸方向と直交するX軸方向と平行にする。レーザ加工装置30は、レーザー光線照射手段34からレーザー光線LRを照射しながらX軸移動手段36にチャックテーブル31をX軸方向に移動させて、レーザー光線照射手段34と対向した分割予定ラインLにレーザー光線LRを照射して、アブレーション加工を施す。
また、レーザ加工装置30は、アライメントするためにパッケージウエーハPWを撮像する撮像手段37と、X軸移動手段36、Y軸移動手段33、回転駆動源35及びレーザー光線照射手段34を制御する制御手段32とを備える。制御手段32は、パッケージウエーハPWに対する加工動作をレーザ加工装置30に実施させるコンピュータである。
制御手段32は、CPU(central processing unit)のようなマイクロプロセッサを有する演算処理装置と、ROM(read only memory)又はRAM(random access memory)のようなメモリを有する記憶装置と、入出力インターフェース装置とを有する。制御手段32の演算処理装置は、記憶装置に記憶されているコンピュータプログラムに従って演算処理を実施して、レーザ加工装置30を制御するための制御信号を、入出力インターフェース装置を介してレーザ加工装置30の上述した構成要素に出力する。また、制御手段32は、加工動作の状態や画像などを表示する液晶表示装置などにより構成される図示しない表示手段や、オペレータが加工内容情報などを登録する際に用いる入力手段と接続されている。入力手段は、表示手段に設けられたタッチパネルと、キーボード等とのうち少なくとも一つにより構成される。
アライメントステップST6は、図15及び図16に示すように、チャックテーブル31を回転駆動源35に軸心回りに回転させ、外周余剰領域GRの外周縁の第1の露出面101と第2の露出面102とで露出した溝DTの延在方向である長手方向を図20に示す分割溝DDを形成する際にチャックテーブル31を加工送りする加工送り方向であるX軸方向と平行にする。アライメントステップST6では、制御手段32が、撮像手段37が撮像した分割予定ラインLに形成された溝DTの画像に基づいて、回転駆動源35に軸心回りにチャックテーブル31を回転させて、図16に示すように、互いに直交する分割予定ラインLのうちの一方の分割予定ラインLに形成された溝DTをX軸方向と平行にする。
アライメントステップST6は、外周余剰領域GRの外周縁の第1の露出面101と第2の露出面102とで露出した複数の溝DTの両端a,bを撮像手段37で撮像し、撮像手段37が撮像した図17及び図18に示す撮像画像G1,G2からチャックテーブル31の保持面31aにおける溝DTの両端a,b又は片側の、第1の露出面101と第2の露出面102とにおける位置を割り出して登録する。実施形態1において、アライメントステップST6は、第1の露出面101で露出した溝DTの幅方向の両縁A1,B1,A2,B2のY方向の位置と、第2の露出面102で露出した溝DTの幅方向の両縁a1,b1,a2,b2のY方向の位置とを割り出して、記憶装置に記憶即ち登録する。
アライメントステップST6は、撮像手段37が撮像した画像からパッケージウエーハPWの位置を算出する。例えばパッケージウエーハPWの外周縁の3点の座標を検出し、パッケージウエーハPWの中心の座標を割り出し、予め登録したパッケージウエーハPWの直径からパッケージウエーハPWの保持面31aでの位置を割り出す。検出したパッケージウエーハPWの位置情報に基づき、図15に示すように、X軸移動手段36とY軸移動手段33によりパッケージウエーハPWの外周縁に沿ってチャックテーブル31と撮像手段37とを相対的に移動させて、周方向に溝DTを順次撮像し、全ての溝DTの両端a,bを撮像して、溝DTの第1の露出面101と第2の露出面102とにおける位置を割り出して登録する。なお、実施形態1は、アライメントステップST6は、全ての溝DTの両端a,bの第1の露出面101と第2の露出面102とにおける位置を登録するが、本発明は、予め定められた所定本数おきの溝DTの両端a,bの第1の露出面101と第2の露出面102とにおける位置を登録しても良い。
アライメントステップST6では、制御手段32が図17の撮像画像G1から溝DTを抽出し、溝DTの長手方向の一端aの幅方向の両縁A1,B1のY方向の位置YA1,YB1を、図19に示すように、溝DTと対応付けて登録する。アライメントステップST6では、制御手段32が、溝DTの長手方向の一端aの幅方向の両縁a1,b1のY方向の位置Ya1,Yb1を、図19に示すように、溝DTと対応付けて登録する。
アライメントステップST6では、制御手段32が縁A1,a1のY方向の位置YA1,Ya1が互いにずれている場合、又は、縁B1,b1のY方向の位置YB1,Yb1が互いにずれている場合、これらのズレと、第1の露出面101と第2の露出面102とのパッケージウエーハPWの厚み方向の距離TDとに基づいて、溝DTのパッケージウエーハPWの厚み方向とのなす角度θ1を算出し、図19に示すように、溝DTと対応付けて登録する。
アライメントステップST6では、制御手段32が図18の撮像画像G2から溝DTを抽出し、溝DTの長手方向の他端bの幅方向の両縁A2,B2のY方向の位置YA2,YB2を、図19に示すように、溝DTと対応付けて登録する。アライメントステップST6では、制御手段32が、溝DTの長手方向の他端bの幅方向の両縁a2,b2のY方向の位置Ya2,Yb2を、図19に示すように、溝DTと対応付けて登録する。
アライメントステップST6では、制御手段32が縁A2,a2のY方向の位置YA2,Ya2が互いにずれている場合、又は、縁B2,b2のY方向の位置YB2,Yb2が互いにずれている場合、これらのズレと距離TDとに基づいて、溝DTのパッケージウエーハPWの厚み方向とのなす角度θ2を算出し、図19に示すように、溝DTと対応付けて登録する。
アライメントステップST6では、制御手段32が縁A1,B1,a1,b1,A2,B2,a2,b2の位置YA1,YB1,Ya1,Yb1,YA2,YB2,Ya2,Yb2及び角度θ1,θ2を用いて、分割溝DDのY方向の位置DDPを算出し、図19に示すように、溝DTと対応付けて登録する。実施形態1において、アライメントステップST6では、制御手段32がパッケージウエーハPWの厚み方向の中央における溝DTの幅方向の中央の位置を算出し、この位置を分割溝DDのY方向の位置DDPであると登録する。
分割ステップST7は、アライメントステップST6で割り出した分割溝DDの位置DDPに基づいて、分割溝DDを溝DTに沿って形成するステップである。分割溝DDは、溝DTに充填されたモールド樹脂MRを分割して、パッケージウエーハPWをパッケージデバイスチップPDに分割するものである。実施形態1において、分割溝DDの幅は、15μm以上でかつ30μm以下である。
分割ステップST7では、制御手段32が算出した分割溝DDの位置DDPに基づいて、X軸移動手段36とY軸移動手段33とを制御して、レーザー光線LRを各溝DTに充填されたモールド樹脂MRに照射させて、図20に示すように、分割溝DDを形成する。分割ステップST7は、レーザー光線LRによって、溝DT内のモールド樹脂MRを二分するように、分割溝DDを形成する。このように、実施形態1に係る製造方法は、アライメントステップST6で割り出した分割溝DDの位置DDPに基づいて、分割溝DDを溝DTに沿って形成することで、第1の高さT1の第1の露出面101で露出した溝DTの位置と、第2の高さT2の第2の露出面102で露出した溝DTの位置とがずれている場合、溝DTの位置のずれに対応して分割溝DDを形成する位置を設定することとなる。実施形態1に係る製造方法は、制御手段32が算出した分割溝DDの位置DDPの位置に基づいて、X軸移動手段36とY軸移動手段33とを制御して、レーザー光線LRを各溝DTに充填されたモールド樹脂MRに照射させるので、溝DTが深さ方向であるウエーハWの厚み方向で斜めに形成されいても、分割溝DDが溝DT内のモールド樹脂MRを二分するように、分割溝DDを形成する。
また、実施形態1において、分割ステップST7では、制御手段32が算出した分割溝DDの位置DDPに基づいて全ての溝DTに分割溝DDを形成するが、本発明は、角度θ1,θ2の少なくとも一方が、予め定められた所定値を超える溝DTには分割溝DDを形成しなくても良い。この場合、所定値は、分割溝DDの内面、即ちパッケージデバイスチップPDの側面の少なくとも一部のモールド樹脂MRが除去される値であるのが望ましい。
実施形態1において、アライメントステップST6及び分割ステップST7において、レーザ加工装置30を用いたが、本発明では、図5に示す切削装置10を用いて良い。要するに、本発明では、分割ステップST7では、切削ブレード13により溝DT内に充填されたモールド樹脂MRを除去して、分割溝DDを形成しても良い。また、実施形態1は、溝形成ステップST1において、切削ブレード13により溝DTを形成したが、本発明は、溝形成ステップST1において、切削ブレード13による切削以外に、レーザーアブレーションによる加工により溝DTを形成しても良い。
実施形態1に係る製造方法は、ウエーハWの裏面WRからの高さが第1の高さT1となる第1の露出面101と、第2の高さT2となる第2の露出面102とで溝DTを露出させて、分割溝DDの位置を割り出すので、モールド樹脂MRが充填された溝DTがウエーハWの厚み方向に対して斜めに形成されていたとしても、分割溝DDにより溝DT内に充填されたモールド樹脂MRを二分することができ、パッケージデバイスチップPDの基板SBの側面SDにモールド樹脂MRを残存させる事が出来るという効果を奏する。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
13 切削ブレード
101 第1の露出面(露出面)
102 第2の露出面(露出面)
PW パッケージウエーハ
W ウエーハ
WS 表面
WR 裏面
L 分割予定ライン
LR レーザー光線
D デバイス
DT 溝
DD 分割溝
MR モールド樹脂
PP 保護部材
PD パッケージデバイスチップ
T1 第1の高さ
T2 第2の高さ
ST1 溝形成ステップ
ST2 パッケージウエーハ形成ステップ
ST3 研削ステップ
ST5 外周縁除去ステップ
ST6 アライメントステップ
ST7 分割ステップ

Claims (3)

  1. パッケージデバイスチップの製造方法であって、
    交差する複数の分割予定ラインに区画された複数の領域にデバイスが形成された表面を備えるウエーハの表面に、該分割予定ラインに沿った溝を形成する溝形成ステップと、
    該溝にモールド樹脂を充填するとともにウエーハの表面を該モールド樹脂で被覆し、パッケージウエーハを形成するパッケージウエーハ形成ステップと、
    該パッケージウエーハの外周縁に沿って該モールド樹脂を第1の高さと該第1の高さより低い第2の高さで除去し、該モールド樹脂が充填された該溝を外周縁で階段状に露出させる外周縁除去ステップと、
    該溝に沿って形成する該パッケージウエーハの分割溝の位置を、階段状の露出面で露出した該溝に基づいて割り出すアライメントステップと、
    該アライメントステップで割り出した位置に基づいて該分割溝を該溝に沿って形成する分割ステップと、を備え、
    該第1の高さで露出した該溝の位置と該第2の高さで露出した該溝の位置とがずれている場合、ずれに対応して該分割溝を形成する位置を設定することを特徴とするパッケージデバイスチップの製造方法。
  2. 該パッケージウエーハ形成ステップの後で、該外周縁除去ステップの前に、該パッケージウエーハのモールド面側に保護部材を貼着後、該ウエーハの裏面側を研削して薄化し、該モールド樹脂が充填された該溝を露出させる研削ステップを備えることを特徴とする請求項1に記載のパッケージデバイスチップの製造方法。
  3. 該分割ステップでは、レーザー光線又は切削ブレードによって該モールド樹脂が除去されることを特徴とする請求項1又は2に記載のパッケージデバイスチップの製造方法。
JP2016172886A 2016-09-05 2016-09-05 パッケージデバイスチップの製造方法 Active JP6719341B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016172886A JP6719341B2 (ja) 2016-09-05 2016-09-05 パッケージデバイスチップの製造方法
TW106125867A TWI713100B (zh) 2016-09-05 2017-08-01 封裝器件晶片的製造方法
CN201710741999.9A CN107799468B (zh) 2016-09-05 2017-08-25 封装器件芯片的制造方法
KR1020170111659A KR102223697B1 (ko) 2016-09-05 2017-09-01 패키지 디바이스 칩의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016172886A JP6719341B2 (ja) 2016-09-05 2016-09-05 パッケージデバイスチップの製造方法

Publications (2)

Publication Number Publication Date
JP2018041764A true JP2018041764A (ja) 2018-03-15
JP6719341B2 JP6719341B2 (ja) 2020-07-08

Family

ID=61531634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016172886A Active JP6719341B2 (ja) 2016-09-05 2016-09-05 パッケージデバイスチップの製造方法

Country Status (4)

Country Link
JP (1) JP6719341B2 (ja)
KR (1) KR102223697B1 (ja)
CN (1) CN107799468B (ja)
TW (1) TWI713100B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020202976A1 (ja) * 2019-04-05 2020-10-08
CN115132673A (zh) * 2022-06-21 2022-09-30 维沃移动通信有限公司 封装结构及其加工方法、电子设备
JP7573935B2 (ja) 2020-12-11 2024-10-28 株式会社ディスコ 加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053033A (ja) * 1999-08-12 2001-02-23 Texas Instr Japan Ltd 半導体装置のダイシング方法
US20130149841A1 (en) * 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP2014053358A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2016015438A (ja) * 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100709A (ja) 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP2009224659A (ja) * 2008-03-18 2009-10-01 Disco Abrasive Syst Ltd ワークの分割方法
JP5948034B2 (ja) * 2011-09-27 2016-07-06 株式会社ディスコ アライメント方法
JP5926632B2 (ja) * 2012-06-28 2016-05-25 株式会社ディスコ 半導体チップの樹脂封止方法
JP6197422B2 (ja) * 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP2015159136A (ja) * 2014-02-21 2015-09-03 株式会社ディスコ Cspウエーハの加工方法
JP6339828B2 (ja) * 2014-03-13 2018-06-06 株式会社ディスコ ウエーハの加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053033A (ja) * 1999-08-12 2001-02-23 Texas Instr Japan Ltd 半導体装置のダイシング方法
US20130149841A1 (en) * 2011-12-08 2013-06-13 International Business Machines Corporation Wafer dicing employing edge region underfill removal
JP2014053358A (ja) * 2012-09-05 2014-03-20 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2016015438A (ja) * 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020202976A1 (ja) * 2019-04-05 2020-10-08
WO2020202976A1 (ja) * 2019-04-05 2020-10-08 東京エレクトロン株式会社 レーザー加工装置、基板処理システム、レーザー加工方法、および基板処理方法
JP7573935B2 (ja) 2020-12-11 2024-10-28 株式会社ディスコ 加工方法
CN115132673A (zh) * 2022-06-21 2022-09-30 维沃移动通信有限公司 封装结构及其加工方法、电子设备

Also Published As

Publication number Publication date
CN107799468A (zh) 2018-03-13
KR20180027356A (ko) 2018-03-14
CN107799468B (zh) 2022-12-06
TW201820433A (zh) 2018-06-01
JP6719341B2 (ja) 2020-07-08
TWI713100B (zh) 2020-12-11
KR102223697B1 (ko) 2021-03-04

Similar Documents

Publication Publication Date Title
TWI715663B (zh) 晶圓的加工方法
KR102310754B1 (ko) 패키지 웨이퍼의 가공 방법
JP6278760B2 (ja) チップ整列方法
CN106505037A (zh) 晶片的加工方法
JP6679156B2 (ja) ウェーハの加工方法
JP6339828B2 (ja) ウエーハの加工方法
JP7098221B2 (ja) ウェーハの加工方法
JP6719341B2 (ja) パッケージデバイスチップの製造方法
JP2018152380A (ja) パッケージデバイスチップの製造方法
TW201830544A (zh) 元件晶片封裝的製造方法
JP6200765B2 (ja) パッケージ基板の加工方法
JP2018107330A (ja) パッケージデバイスチップの製造方法及び加工装置
JP7013085B2 (ja) ウェーハの加工方法
JP6767814B2 (ja) パッケージデバイスチップの製造方法
JP7058904B2 (ja) ウェーハの加工方法
JP6976651B2 (ja) ウェーハの加工方法
JP6976650B2 (ja) ウェーハの加工方法
JP6625009B2 (ja) パッケージデバイスチップの製造方法
JP6594241B2 (ja) ウェーハの加工方法
KR102569623B1 (ko) 웨이퍼의 가공 방법
JP7013083B2 (ja) ウェーハの加工方法
JP7013084B2 (ja) ウェーハの加工方法
JP6552250B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250