JP2018041764A - パッケージデバイスチップの製造方法 - Google Patents
パッケージデバイスチップの製造方法 Download PDFInfo
- Publication number
- JP2018041764A JP2018041764A JP2016172886A JP2016172886A JP2018041764A JP 2018041764 A JP2018041764 A JP 2018041764A JP 2016172886 A JP2016172886 A JP 2016172886A JP 2016172886 A JP2016172886 A JP 2016172886A JP 2018041764 A JP2018041764 A JP 2018041764A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- wafer
- package
- mold resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 65
- 239000011347 resin Substances 0.000 claims abstract description 58
- 229920005989 resin Polymers 0.000 claims abstract description 58
- 230000002093 peripheral effect Effects 0.000 claims abstract description 38
- 238000005520 cutting process Methods 0.000 claims description 33
- 238000000227 grinding Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000003384 imaging method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 238000000608 laser ablation Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Laser Beam Processing (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
実施形態1に係るパッケージデバイスチップの製造方法を図面を参照して説明する。図1(a)は、実施形態1に係るパッケージデバイスチップの製造方法の加工対象のパッケージウエーハを構成するウエーハの斜視図である。図1(b)は、図1(a)に示されたウエーハのデバイスの斜視図である。図2は、実施形態1に係るパッケージデバイスチップの製造方法の加工対象のパッケージウエーハの要部の断面図である。図3は、実施形態1に係るパッケージデバイスチップの製造方法により製造されるパッケージデバイスチップを示す斜視図である。
101 第1の露出面(露出面)
102 第2の露出面(露出面)
PW パッケージウエーハ
W ウエーハ
WS 表面
WR 裏面
L 分割予定ライン
LR レーザー光線
D デバイス
DT 溝
DD 分割溝
MR モールド樹脂
PP 保護部材
PD パッケージデバイスチップ
T1 第1の高さ
T2 第2の高さ
ST1 溝形成ステップ
ST2 パッケージウエーハ形成ステップ
ST3 研削ステップ
ST5 外周縁除去ステップ
ST6 アライメントステップ
ST7 分割ステップ
Claims (3)
- パッケージデバイスチップの製造方法であって、
交差する複数の分割予定ラインに区画された複数の領域にデバイスが形成された表面を備えるウエーハの表面に、該分割予定ラインに沿った溝を形成する溝形成ステップと、
該溝にモールド樹脂を充填するとともにウエーハの表面を該モールド樹脂で被覆し、パッケージウエーハを形成するパッケージウエーハ形成ステップと、
該パッケージウエーハの外周縁に沿って該モールド樹脂を第1の高さと該第1の高さより低い第2の高さで除去し、該モールド樹脂が充填された該溝を外周縁で階段状に露出させる外周縁除去ステップと、
該溝に沿って形成する該パッケージウエーハの分割溝の位置を、階段状の露出面で露出した該溝に基づいて割り出すアライメントステップと、
該アライメントステップで割り出した位置に基づいて該分割溝を該溝に沿って形成する分割ステップと、を備え、
該第1の高さで露出した該溝の位置と該第2の高さで露出した該溝の位置とがずれている場合、ずれに対応して該分割溝を形成する位置を設定することを特徴とするパッケージデバイスチップの製造方法。 - 該パッケージウエーハ形成ステップの後で、該外周縁除去ステップの前に、該パッケージウエーハのモールド面側に保護部材を貼着後、該ウエーハの裏面側を研削して薄化し、該モールド樹脂が充填された該溝を露出させる研削ステップを備えることを特徴とする請求項1に記載のパッケージデバイスチップの製造方法。
- 該分割ステップでは、レーザー光線又は切削ブレードによって該モールド樹脂が除去されることを特徴とする請求項1又は2に記載のパッケージデバイスチップの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016172886A JP6719341B2 (ja) | 2016-09-05 | 2016-09-05 | パッケージデバイスチップの製造方法 |
TW106125867A TWI713100B (zh) | 2016-09-05 | 2017-08-01 | 封裝器件晶片的製造方法 |
CN201710741999.9A CN107799468B (zh) | 2016-09-05 | 2017-08-25 | 封装器件芯片的制造方法 |
KR1020170111659A KR102223697B1 (ko) | 2016-09-05 | 2017-09-01 | 패키지 디바이스 칩의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016172886A JP6719341B2 (ja) | 2016-09-05 | 2016-09-05 | パッケージデバイスチップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018041764A true JP2018041764A (ja) | 2018-03-15 |
JP6719341B2 JP6719341B2 (ja) | 2020-07-08 |
Family
ID=61531634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016172886A Active JP6719341B2 (ja) | 2016-09-05 | 2016-09-05 | パッケージデバイスチップの製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6719341B2 (ja) |
KR (1) | KR102223697B1 (ja) |
CN (1) | CN107799468B (ja) |
TW (1) | TWI713100B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020202976A1 (ja) * | 2019-04-05 | 2020-10-08 | ||
CN115132673A (zh) * | 2022-06-21 | 2022-09-30 | 维沃移动通信有限公司 | 封装结构及其加工方法、电子设备 |
JP7573935B2 (ja) | 2020-12-11 | 2024-10-28 | 株式会社ディスコ | 加工方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053033A (ja) * | 1999-08-12 | 2001-02-23 | Texas Instr Japan Ltd | 半導体装置のダイシング方法 |
US20130149841A1 (en) * | 2011-12-08 | 2013-06-13 | International Business Machines Corporation | Wafer dicing employing edge region underfill removal |
JP2014053358A (ja) * | 2012-09-05 | 2014-03-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2016015438A (ja) * | 2014-07-03 | 2016-01-28 | 株式会社ディスコ | アライメント方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100709A (ja) | 2000-09-21 | 2002-04-05 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2009224659A (ja) * | 2008-03-18 | 2009-10-01 | Disco Abrasive Syst Ltd | ワークの分割方法 |
JP5948034B2 (ja) * | 2011-09-27 | 2016-07-06 | 株式会社ディスコ | アライメント方法 |
JP5926632B2 (ja) * | 2012-06-28 | 2016-05-25 | 株式会社ディスコ | 半導体チップの樹脂封止方法 |
JP6197422B2 (ja) * | 2013-07-11 | 2017-09-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法および支持基板付きウェハ |
JP2015159136A (ja) * | 2014-02-21 | 2015-09-03 | 株式会社ディスコ | Cspウエーハの加工方法 |
JP6339828B2 (ja) * | 2014-03-13 | 2018-06-06 | 株式会社ディスコ | ウエーハの加工方法 |
-
2016
- 2016-09-05 JP JP2016172886A patent/JP6719341B2/ja active Active
-
2017
- 2017-08-01 TW TW106125867A patent/TWI713100B/zh active
- 2017-08-25 CN CN201710741999.9A patent/CN107799468B/zh active Active
- 2017-09-01 KR KR1020170111659A patent/KR102223697B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053033A (ja) * | 1999-08-12 | 2001-02-23 | Texas Instr Japan Ltd | 半導体装置のダイシング方法 |
US20130149841A1 (en) * | 2011-12-08 | 2013-06-13 | International Business Machines Corporation | Wafer dicing employing edge region underfill removal |
JP2014053358A (ja) * | 2012-09-05 | 2014-03-20 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
JP2016015438A (ja) * | 2014-07-03 | 2016-01-28 | 株式会社ディスコ | アライメント方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020202976A1 (ja) * | 2019-04-05 | 2020-10-08 | ||
WO2020202976A1 (ja) * | 2019-04-05 | 2020-10-08 | 東京エレクトロン株式会社 | レーザー加工装置、基板処理システム、レーザー加工方法、および基板処理方法 |
JP7573935B2 (ja) | 2020-12-11 | 2024-10-28 | 株式会社ディスコ | 加工方法 |
CN115132673A (zh) * | 2022-06-21 | 2022-09-30 | 维沃移动通信有限公司 | 封装结构及其加工方法、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN107799468A (zh) | 2018-03-13 |
KR20180027356A (ko) | 2018-03-14 |
CN107799468B (zh) | 2022-12-06 |
TW201820433A (zh) | 2018-06-01 |
JP6719341B2 (ja) | 2020-07-08 |
TWI713100B (zh) | 2020-12-11 |
KR102223697B1 (ko) | 2021-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI715663B (zh) | 晶圓的加工方法 | |
KR102310754B1 (ko) | 패키지 웨이퍼의 가공 방법 | |
JP6278760B2 (ja) | チップ整列方法 | |
CN106505037A (zh) | 晶片的加工方法 | |
JP6679156B2 (ja) | ウェーハの加工方法 | |
JP6339828B2 (ja) | ウエーハの加工方法 | |
JP7098221B2 (ja) | ウェーハの加工方法 | |
JP6719341B2 (ja) | パッケージデバイスチップの製造方法 | |
JP2018152380A (ja) | パッケージデバイスチップの製造方法 | |
TW201830544A (zh) | 元件晶片封裝的製造方法 | |
JP6200765B2 (ja) | パッケージ基板の加工方法 | |
JP2018107330A (ja) | パッケージデバイスチップの製造方法及び加工装置 | |
JP7013085B2 (ja) | ウェーハの加工方法 | |
JP6767814B2 (ja) | パッケージデバイスチップの製造方法 | |
JP7058904B2 (ja) | ウェーハの加工方法 | |
JP6976651B2 (ja) | ウェーハの加工方法 | |
JP6976650B2 (ja) | ウェーハの加工方法 | |
JP6625009B2 (ja) | パッケージデバイスチップの製造方法 | |
JP6594241B2 (ja) | ウェーハの加工方法 | |
KR102569623B1 (ko) | 웨이퍼의 가공 방법 | |
JP7013083B2 (ja) | ウェーハの加工方法 | |
JP7013084B2 (ja) | ウェーハの加工方法 | |
JP6552250B2 (ja) | ウェーハの加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6719341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |