JP2021034393A - パッケージの製造方法 - Google Patents

パッケージの製造方法 Download PDF

Info

Publication number
JP2021034393A
JP2021034393A JP2019148594A JP2019148594A JP2021034393A JP 2021034393 A JP2021034393 A JP 2021034393A JP 2019148594 A JP2019148594 A JP 2019148594A JP 2019148594 A JP2019148594 A JP 2019148594A JP 2021034393 A JP2021034393 A JP 2021034393A
Authority
JP
Japan
Prior art keywords
device wafer
groove
sealing material
sealing
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019148594A
Other languages
English (en)
Other versions
JP7397598B2 (ja
Inventor
ウアィ キー ジョウ
Wai Kit Choong
ウアィ キー ジョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2019148594A priority Critical patent/JP7397598B2/ja
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to SG10202007717QA priority patent/SG10202007717QA/en
Priority to MYPI2020004145A priority patent/MY194577A/en
Priority to US16/991,418 priority patent/US11133220B2/en
Priority to KR1020200100920A priority patent/KR20210019964A/ko
Priority to TW109127361A priority patent/TW202107581A/zh
Priority to CN202010812750.4A priority patent/CN112397448A/zh
Priority to DE102020210294.5A priority patent/DE102020210294A1/de
Publication of JP2021034393A publication Critical patent/JP2021034393A/ja
Application granted granted Critical
Publication of JP7397598B2 publication Critical patent/JP7397598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

【課題】デバイスウェーハが破損するおそれを低減することができること。
【解決手段】パッケージの製造方法は、デバイスウェーハを準備するデバイスウェーハ準備ステップＳＴ１と、デバイスウェーハの表面から分割予定ラインに沿ってデバイスチップの仕上げ厚みに至る深さの溝を形成する溝形成ステップＳＴ２と、デバイスウェーハの表面を封止材で封止し溝を封止材で充填する表面封止ステップＳＴ３と、デバイス領域に対応するデバイスウェーハの裏面を研削して溝に至る深さの凹部を形成し凹部を囲繞する外周余剰領域に対応した環状凸部を形成する裏面研削ステップＳＴ５と、凹部に封止材を充填して封止する裏面封止ステップＳＴ７と、デバイスウェーハの表面から溝よりも幅の狭い分割溝を溝に沿って形成し、デバイスウェーハを分割し、デバイスチップが封止材で封止された複数のパッケージを形成する分割ステップＳＴ９と、を備える。
【選択図】図３

Description

本発明は、デバイスチップが封止材で封止されたパッケージの製造方法に関する。
例えば、デバイスチップの裏面にヒートシンクとなる金属膜を成膜する場合、成膜工程でのハンドリングを容易にするために、デバイスウェーハのデバイス領域に対応した裏面のみを研削して薄化し、外周部はもとの厚みに残存させておく加工方法が利用されている（例えば、特許文献１参照）。
特開２００７−１９３７９号公報
前述した特許文献１に示された加工方法により製造されたデバイスチップは、実装基板上にそれぞれ実装される。デバイスチップ等が封止されて複数のデバイスチップが実装された封止基板が、形成される。そして、封止基板を分割することでデバイスチップを備えるパッケージが製造されている。
特許文献１に示された加工方法において、中央に凹部が形成され外周凸部が形成されたデバイスウェーハは、外周凸部を除去してしまうと薄化された中央部のみとなるため破損するおそれがあり、改善が切望されていた。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、デバイスウェーハが破損するおそれを低減することができるパッケージの製造方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明のパッケージの製造方法は、デバイスチップが封止材で封止されたパッケージの製造方法であって、交差する複数の分割予定ラインで区画された領域にそれぞれデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えた表面を有するデバイスウェーハを準備するデバイスウェーハ準備ステップと、該デバイスウェーハの表面から該分割予定ラインに沿ってデバイスチップの仕上げ厚みに至る深さの溝を形成する溝形成ステップと、該溝形成ステップを実施した後、該デバイスウェーハの該表面を封止材で封止するとともに該溝を該封止材で充填する表面封止ステップと、該表面封止ステップを実施した後、該デバイス領域に対応する該デバイスウェーハの裏面を研削して該溝に至る深さの凹部を形成するとともに該凹部を囲繞する該外周余剰領域に対応した環状凸部を形成する裏面研削ステップと、該裏面研削ステップを実施した後、該凹部に封止材を充填して封止する裏面封止ステップと、該裏面封止ステップを実施した後、該デバイスウェーハの該表面から該溝よりも幅の狭い分割溝を該溝に沿って形成し、該デバイスウェーハを分割し、デバイスチップが封止材で封止された複数のパッケージを形成する分割ステップと、を備えたことを特徴とする。
前記パッケージの製造方法において、該デバイスは突起電極を有し、該表面封止ステップでは該突起電極を覆うように該封止材で封止し、該表面封止ステップを実施した後、該裏面研削ステップを実施する前に、該デバイスウェーハの該表面の該封止材を平坦化するとともに該突起電極の端部を露出させる表面平坦化ステップを更に備えても良い。
前記パッケージの製造方法において、該裏面封止ステップを実施した後、該分割ステップを実施する前に、該デバイスウェーハの該裏面の該封止材を平坦化する平坦化ステップを更に備えても良い。
本発明のパッケージの製造方法は、デバイスウェーハが破損するおそれを低減することができるという効果を奏する。
図１は、実施形態１に係るパッケージの製造方法により製造されるパッケージの一例を示す平面図である。 図２は、図１中のＩＩ−ＩＩ線に沿う断面図である。 図３は、実施形態１に係るパッケージの製造方法の流れを示すフローチャートである。 図４は、図３に示されたパッケージの製造方法のデバイスウェーハ準備ステップにおいて準備されるウェーハの斜視図である。 図５は、図４中のＶ部を拡大して示す平面図である。 図６は、図３に示されたパッケージの製造方法の溝形成ステップを模式的に示す斜視図である。 図７は、図３に示されたパッケージの製造方法の表面封止ステップ後のデバイスウェーハの断面図である。 図８は、図３に示されたパッケージの製造方法の表面平坦化ステップを模式的に一部断面で示す側面図である。 図９は、図３に示されたパッケージの製造方法の表面平坦化ステップ後のデバイスウェーハの断面図である。 図１０は、図３に示されたパッケージの製造方法の裏面研削ステップを模式的に示す斜視図である。 図１１は、図３に示されたパッケージの製造方法の裏面研削ステップ後のデバイスウェーハの断面図である。 図１２は、図３に示されたパッケージの製造方法の金属膜形成ステップ後のデバイスウェーハの断面図である。 図１３は、図３に示されたパッケージの製造方法の裏面封止ステップ後のデバイスウェーハの断面図である。 図１４は、図３に示されたパッケージの製造方法の平坦化ステップを模式的に一部断面で示す側面図である。 図１５は、図３に示されたパッケージの製造方法の分割ステップを模式的に示す斜視図である。 図１６は、図１５中のＸＶＩ部を拡大して示す平面図である。 図１７は、図３に示されたパッケージの製造方法の分割ステップ後のデバイスウェーハの断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
本発明の実施形態１に係るパッケージの製造方法を図面に基づいて説明する。図１は、実施形態１に係るパッケージの製造方法により製造されるパッケージの一例を示す平面図である。図２は、図１中のＩＩ−ＩＩ線に沿う断面図である。図３は、実施形態１に係るパッケージの製造方法の流れを示すフローチャートである。
実施形態１に係るパッケージの製造方法は、図１及び図２に示すパッケージ１を製造すする方法である。実施形態１に係るパッケージの製造方法により製造されるパッケージ１は、図１及び図２に示すように、デバイスチップ２と、封止材３とを備える。デバイスチップ２は、図１に示すように、基板４と、基板４の表面５に形成されたデバイス６とを備える。実施形態１では、デバイス６は、ＩＣ（Integrated Circuit)又はＬＳＩ（Large Scale Integration）等の集積回路である。
また、デバイス６は、図２に示すように、表面７に図示しない基板等に接続するための突起電極であるバンプ８を複数有する。バンプ８は、導電性の金属により構成されている。バンプ８は、デバイス６の表面７から突出しており、実施形態１では、球状に形成されている。
デバイスチップ２の基板４の表面５の裏側の裏面９には、図２に示すように、金属膜１０が形成されている。実施形態１では、金属膜１０は、導電性を有する金属により構成され、パッケージ１のヒートシンクとして機能する。
封止材３は、絶縁性を有する合成樹脂により構成され、デバイスチップ２のデバイス６の表面７と、デバイスチップ２の側面と、金属膜１０とを被覆して、デバイス６の表面７、即ちデバイスチップ２の表面と側面と裏面９とを封止している。また、封止材３は、バンプ８の端部であるデバイス６の表面７から離れた先端１１を露出させている。実施形態１では、封止材３は、全ての側面を封止している。即ち、デバイスチップ２は、封止材３により封止されている。また。実施形態１では、封止材３は、熱硬化性樹脂により構成されている。
実施形態１に係るパッケージの製造方法は、図３に示すように、デバイスウェーハ準備ステップＳＴ１と、溝形成ステップＳＴ２と、表面封止ステップＳＴ３と、表面平坦化ステップＳＴ４と、裏面研削ステップＳＴ５と、金属膜形成ステップＳＴ６と、裏面封止ステップＳＴ７と、平坦化ステップＳＴ８と、分割ステップＳＴ９とを備える。
（デバイスウェーハ準備ステップ）
図４は、図３に示されたパッケージの製造方法のデバイスウェーハ準備ステップにおいて準備されるウェーハの斜視図である。図５は、図４中のＶ部を拡大して示す平面図である。デバイスウェーハ準備ステップＳＴ１は、図４に示すデバイスウェーハ２０を準備するステップである。
デバイスウェーハ２０は、シリコン、サファイア、又はガリウムヒ素などを基板４とする円板状の半導体ウェーハ等である。なお、デバイスウェーハ２０の説明において、デバイスチップ２と共通する部分には、同一符号を付して説明する。デバイスウェーハ２０は、図４に示すように、交差する複数の分割予定ライン２１で区画された領域にそれぞれデバイス６が形成されたデバイス領域２２と、デバイス領域２２を囲繞する外周余剰領域２３とを備えた表面５を有する。外周余剰領域２３は、デバイス６が形成されていない領域である。デバイス６は、図５に示すように、平面形状が矩形状に形成され、表面７にバンプ８を複数設けている。デバイスウェーハ２０を準備すると、溝形成ステップＳＴ２に進む。
（溝形成ステップ）
図６は、図３に示されたパッケージの製造方法の溝形成ステップを模式的に示す斜視図である。溝形成ステップＳＴ２は、デバイスウェーハ２０の基板４の表面５側から分割予定ライン２１に沿ってデバイスチップ２の仕上げ厚み１２（図２に示す）に至る深さ２４−１の溝２４を形成するステップである。なお、デバイスチップ２の仕上げ厚み１２は、バンプ８の先端１１から金属膜１０までのデバイスチップ２の厚みである。
実施形態１において、溝形成ステップＳＴ２では、図６に示す切削装置３０の図示しないチャックテーブルの保持面にデバイスウェーハ２０の裏面９側が載置され、切削装置３０がデバイスウェーハ２０の裏面９側をチャックテーブルの保持面に吸引保持する。溝形成ステップＳＴ２では、切削装置３０が、図示しない撮像手段によりデバイスウェーハ２０の表面５を撮像して、分割予定ライン２１を検出し、切削ユニット３１の切削ブレード３２と分割予定ライン２１とを位置合わせするアライメントを遂行する。
溝形成ステップＳＴ２では、切削装置３０が、チャックテーブルと切削ブレード３２とを分割予定ライン２１に沿って相対的に移動させながら、図６に示すように、切削ブレード３２をバンプ８の先端１１から仕上げ厚み１２に至る深さ２４−１までデバイスウェーハ２０の表面５側から分割予定ライン２１の幅方向の中央に切り込ませる。溝形成ステップＳＴ２では、切削装置３０が、切削ブレード３２で分割予定ライン２１に溝２４を形成する。溝２４は、デバイスウェーハ２０の基板４の表面５から基板４の厚み方向の中央まで形成された所謂ハーフカット溝である。溝形成ステップＳＴ２では、図７に示すように、全ての分割予定ライン２１に溝２４を形成すると、表面封止ステップＳＴ３に進む。
なお、実施形態１では、切削ブレード３６が第１の厚みを有して、溝２４は、第１の厚みと同等の第１の幅２４−２（図７に示す）を有する。また、実施形態１では、溝２４のバンプ８の先端１１から底面までの深さ２４−１は、仕上げ厚み１２よりも深い。実施形態１では、分割予定ライン２１に切削ブレード３６を切り込ませる切削加工により溝２４を形成したが、本発明では、分割予定ライン２１に沿ってデバイスウェーハ２０に対して吸収性を有する波長のレーザビームを照射するアブレーション加工により第１の幅２４−２を有する溝２４を形成しても良い。
（表面封止ステップ）
図７は、図３に示されたパッケージの製造方法の表面封止ステップ後のデバイスウェーハの断面図である。表面封止ステップＳＴ３は、溝形成ステップＳＴ２を実施した後、デバイスウェーハ２０のデバイス６の表面７側を封止材３で封止するとともに、溝２４を封止材３で充填するステップである。
表面封止ステップＳＴ３では、デバイスウェーハ２０のデバイス６の表面７側に封止材３を構成する熱硬化性樹脂を供給して、熱硬化性樹脂で表面７を被覆するとともに、溝２４を熱硬化性樹脂で埋める。表面封止ステップＳＴ３では、熱硬化性樹脂を加熱して硬化させて、図７に示すように、表面５，７を封止材３で封止するとともに、溝２４内を封止材３で充填する。表面５，７を封止材３で封止し、溝２４を封止材３で埋めると、表面平坦化ステップＳＴ４に進む。なお、実施形態１において、表面封止ステップＳＴ３では、バンプ８の全体を覆うように封止材３でデバイス６の表面７側を封止するが、本発明では、バンプ８の先端１１を封止材３の表面１３から露出した状態になるように、封止材３でデバイスウェーハ２０のデバイス６の表面５，７側を封止しても良い。
（表面平坦化ステップ）
図８は、図３に示されたパッケージの製造方法の表面平坦化ステップを模式的に一部断面で示す側面図である。図９は、図３に示されたパッケージの製造方法の表面平坦化ステップ後のデバイスウェーハの断面図である。表面平坦化ステップＳＴ４は、表面封止ステップＳＴ３を実施した後、裏面研削ステップＳＴ５を実施する前に、デバイスウェーハ２０のデバイス６の表面７側の封止材３の表面１３を平坦化するとともにバンプ８の先端１１を露出させるステップである。
実施形態１において、表面平坦化ステップＳＴ４では、図８に示すバイト切削装置４０が、チャックテーブル４１の保持面４２にデバイスウェーハ２０の裏面９側を吸引保持する。表面平坦化ステップＳＴ４では、バイト切削装置４０が、バイトホイール４３のバイト工具４４の先端を封止材３の表面１３にバンプ８の先端１１の高さに位置付ける。表面平坦化ステップＳＴ４では、バイト切削装置４０が、図８に示すように、スピンドル４５によりバイトホイール４３を鉛直方向と平行な軸心回りに回転しつつチャックテーブル４１を例えば図８中の矢印に沿って水平方向に移動させ、チャックテーブル４１をバイトホイール４３の下方を通過させて、バイトホイール４３のバイト工具４４で封止材３の表面１３全体を切削する。
表面平坦化ステップＳＴ４では、バイト切削装置４０が、図９に示すように、封止材３の表面１３からバンプ８の先端１１が露出するように、デバイスウェーハ２０のデバイス６の表面７を封止した封止材３を切削する。表面平坦化ステップＳＴ４では、封止材３の表面１３からバンプ８が露出するように封止材３を切削すると裏面研削ステップＳＴ５に進む。
なお、実施形態１において、表面平坦化ステップＳＴ４では、封止材３の表面１３をバイト切削装置４０のバイト工具４４で切削して、封止材３の表面１３にバンプ８の先端１１を露出させたが、本発明では、研削装置が、デバイスウェーハ２０の裏面側を保持したチャックテーブルを軸心回りに回転させながらスピンドルより回転された研削用の研削ホイールの研削砥石を封止材３の表面１３に当接させて、封止材３の表面１３を研削して、封止材３の表面１３にバンプ８の先端１１を露出させても良い。また、本発明では、表面封止ステップＳＴ３において、バンプ８の先端１１を表面１３から露出させた状態で封止材３を封止した場合には、表面平坦化ステップＳＴ４を実施しなくても良い。
（裏面研削ステップ）
図１０は、図３に示されたパッケージの製造方法の裏面研削ステップを模式的に示す斜視図である。図１１は、図３に示されたパッケージの製造方法の裏面研削ステップ後のデバイスウェーハの断面図である。裏面研削ステップＳＴ５は、表面封止ステップＳＴ３を実施した後、デバイス領域２２に対応するデバイスウェーハ２０の基板４の裏面９を研削して、溝２４に至る深さの凹部２５を形成するとともに、凹部２５を囲繞する外周余剰領域２３に対応した環状凸部２６を形成するステップである。
裏面研削ステップＳＴ５では、デバイスウェーハ２０の封止材３の表面１３にデバイスウェーハ２０と同径の円板状の保護部材である図１０に示す保護テープ５０を貼着する。なお、実施形態１では、デバイスウェーハ２０の封止材３の表面１３に合成樹脂からなる保護テープ５０を貼着するが、本発明では、保護部材は、保護テープ５０に限定されることなく、硬質でかつデバイスウェーハ２０と同径の円板状の部材であっても良い。
裏面研削ステップＳＴ５では、図１０に示す研削装置６０が、チャックテーブル６１の保持面６２に保護テープ５０を介してデバイスウェーハ２０の封止材３の表面１３側を吸引保持する。裏面研削ステップＳＴ５では、図１０に示すように、研削装置６０が、スピンドル６３により研削ホイール６４を鉛直方向と平行な軸心回りに回転させかつチャックテーブル６１を鉛直方向と平行な軸心回りに回転させ、図示しない研削液ノズルから研削液を供給しつつ、研削ホイール６４の研削砥石６５を裏面９のデバイス領域２２に対応する部分に当接させてチャックテーブル６１に所定の送り速度で近づけて、研削砥石６５で裏面９のデバイス領域２２に対応する部分を研削する。
裏面研削ステップＳＴ５では、図１０及び図１１に示すように、研削砥石６５で裏面９のデバイス領域２２に対応する部分を研削して、基板４の裏面９側にデバイス領域２２に対応した平面形状が円形の凹部２５を形成するとともに、裏面９の外周余剰領域２３に対応する部分を研削せずに研削前の厚みに維持して、基板４の裏面９側に外周余剰領域２３に対応した平面形状がリング状の環状凸部２６を形成する。なお、本発明において、デバイスウェーハ２０の基板４の裏面９のデバイス領域２２に対応する部分とは、デバイスウェーハ２０の基板４の裏面９のデバイス領域２２とデバイスウェーハ２０の厚み方向に重なる部分を示している。本発明において、デバイスウェーハ２０の基板４の裏面９の外周余剰領域２３に対応する部分とは、デバイスウェーハ２０の基板４の裏面９の外周余剰領域２３とデバイスウェーハ２０の厚み方向に重なる部分を示している。
裏面研削ステップＳＴ５では、デバイスウェーハ２０の凹部２５の厚みが所定の厚み（実施形態１では、仕上げ厚み１２から金属膜１０の厚みを引いた厚み）になるまで、デバイスウェーハ２０の基板４の裏面９のデバイス領域２２に対応した部分を研削する。所定の厚みまで、デバイスウェーハ２０の基板４の裏面９のデバイス領域２２に対応した部分を研削すると金属膜形成ステップＳＴ６に進む。なお、裏面研削ステップＳＴ５において、デバイスウェーハ２０の凹部２５の厚みが所定の厚みになるまで研削されたデバイスウェーハ２０は、溝２４の深さ２４−１が仕上げ厚み１２よりも深いために、裏面９側に溝２４内に充填された封止材３が露出する。
（金属膜形成ステップ）
図１２は、図３に示されたパッケージの製造方法の金属膜形成ステップ後のデバイスウェーハの断面図である。金属膜形成ステップＳＴ６は、凹部２５の底に金属膜１０を形成するステップである。実施形態１において、金属膜形成ステップＳＴ６では、図１２に示すように、凹部２５の底全体に厚みが一様の金属膜１０を形成すると、裏面封止ステップＳＴ７に進む。
（裏面封止ステップ）
図１３は、図３に示されたパッケージの製造方法の裏面封止ステップ後のデバイスウェーハの断面図である。裏面封止ステップＳＴ７は、裏面研削ステップＳＴ５を実施した後、凹部２５に封止材３を充填して封止するステップである。
裏面封止ステップＳＴ７では、デバイスウェーハ２０の裏面９に形成された凹部２５内に封止材３を構成する熱硬化性樹脂を供給して、熱硬化性樹脂で凹部２５を埋める。裏面封止ステップＳＴ７では、熱硬化性樹脂を加熱して硬化させて、図１３に示すように、凹部２５内を封止材３で充填して、封止する。凹部２５内を封止材３で封止すると、平坦化ステップＳＴ８に進む。なお、実施形態１では、裏面封止ステップＳＴ７において凹部２５を封止する熱硬化性樹脂は、表面封止ステップＳＴ３において表面５，７側を封止する熱硬化性樹脂であるが、本発明では、これに限定されない。
（平坦化ステップ）
図１４は、図３に示されたパッケージの製造方法の平坦化ステップを模式的に一部断面で示す側面図である。平坦化ステップＳＴ８は、裏面封止ステップＳＴ７を実施した後、分割ステップＳＴ９を実施する前に、デバイスウェーハ２０の基板４の裏面９側の封止材３の表面１４を平坦化するステップである。
実施形態１において、平坦化ステップＳＴ８では、図１４に示す研削装置７０が、チャックテーブル７１の保持面７２に保護テープ５０を介してデバイスウェーハ２０の封止材３の表面１３側を吸引保持する。平坦化ステップＳＴ８では、図１４に示すように、スピンドル７３により研削用の研削ホイール７４を鉛直方向と平行な軸心回りに回転しかつチャックテーブル７１を鉛直方向と平行な軸心回りに回転させ、図示しない研削液ノズルから研削液を供給しつつ、研削ホイール７４の研削砥石７５を凹部２５を封止した封止材３の表面１４に当接させてチャックテーブル７１に所定の送り速度で近づけて、研削砥石７５で封止材３の表面１４を研削する。
平坦化ステップＳＴ８では、研削ホイール７４をチャックテーブル７１に所定の送り量近付くまで、デバイスウェーハ２０の凹部２５内を封止した封止材３の表面１４及び環状凸部２６を研削して平坦化する。実施形態では、平坦化ステップＳＴ８では、研削装置７０が、封止材３の表面１４と環状凸部２６と面一になるまで、平坦化する。研削ホイール７４がチャックテーブル７１に所定の送り量近付くと、分割ステップＳＴ９に進む。なお、実施形態１において、平坦化ステップＳＴ８は、封止材３の表面１４を研削して平坦化したが、本発明では、表面平坦化ステップＳＴ４と同様に、バイト切削装置４０のバイト工具４４で切削して平坦化しても良い。本発明では、平坦化ステップＳＴ８において、封止材３に応じて研削装置７０を用いても良く、バイト切削装置４０を用いても良い。例えば、本発明では、平坦化ステップＳＴ８において、封止材３のコンパウンドによっては、研削装置７０で研削すると摩耗が多くなるために、バイト切削装置４０で切削するのが望ましい。
（分割ステップ）
図１５は、図３に示されたパッケージの製造方法の分割ステップを模式的に示す斜視図である。図１６は、図１５中のＸＶＩ部を拡大して示す平面図である。図１７は、図３に示されたパッケージの製造方法の分割ステップ後のデバイスウェーハの断面図である。分割ステップＳＴ９は、裏面封止ステップＳＴ７を実施した後、デバイスウェーハ２０の封止材３の表面１３から溝２４よりも幅２７−２の狭い分割溝２７を溝２４に沿って形成し、デバイスウェーハ２０を分割し、複数のパッケージ１を形成するステップである。
実施形態１において、分割ステップＳＴ９では、保護テープ５０をデバイスウェーハ２０の封止材３の表面１３側から剥がす。実施形態１において、分割ステップＳＴ９では、デバイスウェーハ２０の基板４の裏面９側にデバイスウェーハ２０よりも大径な円板状の図１５に示すダイシングテープ５１を貼着するとともに、ダイシングテープ５１の外周縁に内径がデバイスウェーハ２０よりも大径な環状フレーム５２を装着する。
実施形態１において、分割ステップＳＴ９では、図１５に示す切削装置８０が図示しないチャックテーブルの保持面にダイシングテープ５１を介してデバイスウェーハ２０の裏面９側を吸引保持する。分割ステップＳＴ９では、切削装置８０が、撮像手段でデバイスウェーハ２０の表面７を封止した封止材３の表面１３を撮像して、図１６に示すように、封止材３の表面１３から露出したバンプ８を検出し、切削ユニット８１の切削ブレード８２と溝２４とを位置合わせするアライメントを遂行する。なお、分割ステップＳＴ９で用いられる切削ブレード８２の第２の厚みは、溝形成ステップＳＴ２で用いられる切削ブレード３２の第１の厚みよりも薄い。
分割ステップＳＴ９では、切削装置８０が、チャックテーブルと切削ブレード８２とを溝２４に沿って相対的に移動させながら、図１５に示すように、切削ブレード８２をデバイスウェーハ２０の表面５，７側からダイシングテープ５１に至るまで溝２４内を埋設した封止材３の幅方向の中央に切り込ませる。分割ステップＳＴ９では、切削装置８０が、切削ブレード８２で溝２４を封止した封止材３に第２の幅２７−２の分割溝２７を形成する。分割ステップＳＴ９では、図１７に示すように、全ての溝２４を封止した封止材３に分割溝２７を形成して、デバイスウェーハ２０を個々のパッケージ１に分割すると、パッケージの製造方法を終了する。なお、図７から図９、図１１から図１４、図１７は、各デバイスチップ２のデバイス６のバンプ８を２つのみ示し、他のバンプ８を省略している。
実施形態１では、切削ブレード８２の第２の厚みが第１の厚みより薄いので、分割溝２７は、第２の厚みと同等でかつ第１の幅２４−２よりも狭い第２の幅２７−２を有する。実施形態１では、溝２４内を埋設した封止材３に切削ブレード８２を切り込ませる切削加工により分割溝２７を形成したが、本発明では、溝２４に沿って封止材３に対して吸収性を有する波長のレーザビームを照射するアブレーション加工により分割溝２７を形成しても良い。個々に分割されたパッケージ１は、図示しないピックアップ装置によりダイシングテープ５１からピックアップされて後工程に搬送される。
以上説明した実施形態１に係るパッケージの製造方法は、基板４の表面５にハーフカット溝である溝２４を形成し、表面５，７側を封止材３で封止した後、デバイスウェーハ２０の基板４の裏面９のデバイス領域２２に対応した部分のみを研削して薄化して中央に凹部２５を形成し、外周余剰領域２３を研削前の厚みの環状凸部２６に形成する。そして、パッケージの製造方法は、基板４の裏面９のデバイス領域２２に対応した中央の凹部２５に封止材３を構成する熱硬化性樹脂を充填した後で、デバイスウェーハ２０を分割する。このため、パッケージの製造方法は、デバイスウェーハ２０を個々のパッケージ１に分割する切削装置８０のチャックテーブルで保持させるために環状凸部２６を除去する必要が生じない。その結果、パッケージの製造方法は、デバイスウェーハ２０が破損するおそれを低減することができる。更に、パッケージの製造方法は、デバイスウェーハ２０の凹部２５を封止材３で封止し個々のパッケージ１に分割するため、基板への実装や封止基板の分割工程が不要となる。
パッケージの製造方法は、表面平坦化ステップＳＴ４において、バンプ８の先端１１を封止材３の表面１３から露出させるので、分割後のパッケージ１を基板などに確実に実装できる。
また、パッケージの製造方法は、平坦化ステップＳＴ８において、凹部２５内を封止した封止材３の表面１４を平坦化するので、高精度な寸法のパッケージ１を得ることができる。
また、パッケージの製造方法は、表面平坦化ステップＳＴ４においてバイト切削装置４０のバイト工具４４で封止材３の表面１３を平坦化してバンプ８の先端１１を露出させるために、封止材３の表面１３を研削砥石等で平坦化する場合よりもバンプ８を構成する金属が引き延ばされて形成されるバリを抑制することができる。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
１ パッケージ
２ デバイスチップ
３ 封止材
５ 表面
６ デバイス
８ バンプ（突起電極）
９ 裏面
１１ 先端（端部）
１２ 仕上げ厚み
２０ デバイスウェーハ
２１ 分割予定ライン
２２ デバイス領域
２３ 外周余剰領域
２４ 溝
２４−１ 深さ
２５ 凹部
２６ 環状凸部
２７ 分割溝
２７−２ 幅
ＳＴ１ デバイスウェーハ準備ステップ
ＳＴ２ 溝形成ステップ
ＳＴ３ 表面封止ステップ
ＳＴ４ 表面平坦化ステップ
ＳＴ５ 裏面研削ステップ
ＳＴ７ 裏面封止ステップ
ＳＴ８ 平坦化ステップ
ＳＴ９ 分割ステップ

Claims (3)

  1. デバイスチップが封止材で封止されたパッケージの製造方法であって、
    交差する複数の分割予定ラインで区画された領域にそれぞれデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えた表面を有するデバイスウェーハを準備するデバイスウェーハ準備ステップと、
    該デバイスウェーハの表面から該分割予定ラインに沿ってデバイスチップの仕上げ厚みに至る深さの溝を形成する溝形成ステップと、
    該溝形成ステップを実施した後、該デバイスウェーハの該表面を封止材で封止するとともに該溝を該封止材で充填する表面封止ステップと、
    該表面封止ステップを実施した後、該デバイス領域に対応する該デバイスウェーハの裏面を研削して該溝に至る深さの凹部を形成するとともに該凹部を囲繞する該外周余剰領域に対応した環状凸部を形成する裏面研削ステップと、
    該裏面研削ステップを実施した後、該凹部に封止材を充填して封止する裏面封止ステップと、
    該裏面封止ステップを実施した後、該デバイスウェーハの該表面から該溝よりも幅の狭い分割溝を該溝に沿って形成し、該デバイスウェーハを分割し、デバイスチップが封止材で封止された複数のパッケージを形成する分割ステップと、を備えたパッケージの製造方法。
  2. 該デバイスは突起電極を有し、
    該表面封止ステップでは該突起電極を覆うように該封止材で封止し、
    該表面封止ステップを実施した後、該裏面研削ステップを実施する前に、該デバイスウェーハの該表面の該封止材を平坦化するとともに該突起電極の端部を露出させる表面平坦化ステップを更に備えた、請求項１に記載のパッケージの製造方法。
  3. 該裏面封止ステップを実施した後、該分割ステップを実施する前に、該デバイスウェーハの該裏面の該封止材を平坦化する平坦化ステップを更に備えた、請求項１または請求項２に記載のパッケージの製造方法。
JP2019148594A 2019-08-13 2019-08-13 パッケージの製造方法 Active JP7397598B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2019148594A JP7397598B2 (ja) 2019-08-13 2019-08-13 パッケージの製造方法
MYPI2020004145A MY194577A (en) 2019-08-13 2020-08-12 Manufacturing method of packages
US16/991,418 US11133220B2 (en) 2019-08-13 2020-08-12 Manufacturing method of packages
KR1020200100920A KR20210019964A (ko) 2019-08-13 2020-08-12 패키지의 제조 방법
SG10202007717QA SG10202007717QA (en) 2019-08-13 2020-08-12 Manufacturing method of packages
TW109127361A TW202107581A (zh) 2019-08-13 2020-08-12 封裝的製造方法
CN202010812750.4A CN112397448A (zh) 2019-08-13 2020-08-13 封装的制造方法
DE102020210294.5A DE102020210294A1 (de) 2019-08-13 2020-08-13 Herstellungsverfahren für gehäuse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019148594A JP7397598B2 (ja) 2019-08-13 2019-08-13 パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2021034393A true JP2021034393A (ja) 2021-03-01
JP7397598B2 JP7397598B2 (ja) 2023-12-13

Family

ID=74239614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019148594A Active JP7397598B2 (ja) 2019-08-13 2019-08-13 パッケージの製造方法

Country Status (8)

Country Link
US (1) US11133220B2 (ja)
JP (1) JP7397598B2 (ja)
KR (1) KR20210019964A (ja)
CN (1) CN112397448A (ja)
DE (1) DE102020210294A1 (ja)
MY (1) MY194577A (ja)
SG (1) SG10202007717QA (ja)
TW (1) TW202107581A (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009272590A (ja) 2008-05-12 2009-11-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置
JP5522773B2 (ja) 2008-12-09 2014-06-18 リンテック株式会社 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ
US9263406B2 (en) * 2009-11-10 2016-02-16 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9704823B2 (en) * 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices
JP6487275B2 (ja) 2015-06-01 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6788508B2 (ja) 2017-01-13 2020-11-25 株式会社ディスコ ウェーハの加工方法
JP6976651B2 (ja) 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
US10276510B2 (en) * 2017-09-25 2019-04-30 Powertech Technology Inc. Manufacturing method of package structure having conductive shield

Also Published As

Publication number Publication date
US11133220B2 (en) 2021-09-28
DE102020210294A1 (de) 2021-02-18
CN112397448A (zh) 2021-02-23
KR20210019964A (ko) 2021-02-23
JP7397598B2 (ja) 2023-12-13
TW202107581A (zh) 2021-02-16
SG10202007717QA (en) 2021-03-30
MY194577A (en) 2022-12-02
US20210050265A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
CN107275234B (zh) 封装晶片的制造方法和器件芯片的制造方法
CN106997867B (zh) 晶片的加工方法
JP7098221B2 (ja) ウェーハの加工方法
US8052505B2 (en) Wafer processing method for processing wafer having bumps formed thereon
US10431496B2 (en) Device chip package manufacturing method
JP2015041687A (ja) ウエーハの加工方法
JP7397598B2 (ja) パッケージの製造方法
KR102253564B1 (ko) 패키지 웨이퍼의 제조 방법
CN109473348B (zh) 晶片的加工方法
TWI752239B (zh) 半導體封裝件的製造方法
JP2018117049A (ja) パッケージデバイスの製造方法
JP6800523B2 (ja) パッケージ基板の加工方法
JP7058904B2 (ja) ウェーハの加工方法
CN109473394B (zh) 晶片的加工方法
JP2013243310A (ja) 表面保護テープ及びウエーハの加工方法
JP2020181876A (ja) デバイスパッケージの製造方法
KR102223697B1 (ko) 패키지 디바이스 칩의 제조 방법
JP2021002625A (ja) パッケージデバイスチップの製造方法
JP7450460B2 (ja) ウェーハの加工方法
KR20220132452A (ko) 패키지 디바이스의 제조 방법
JP2022148414A (ja) パッケージデバイスの製造方法
JP2021013995A (ja) ウェーハの加工方法
TW201913779A (zh) 晶圓之加工方法
JP2017112268A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231201

R150 Certificate of patent or registration of utility model

Ref document number: 7397598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150