CN112397448A - 封装的制造方法 - Google Patents

封装的制造方法 Download PDF

Info

Publication number
CN112397448A
CN112397448A CN202010812750.4A CN202010812750A CN112397448A CN 112397448 A CN112397448 A CN 112397448A CN 202010812750 A CN202010812750 A CN 202010812750A CN 112397448 A CN112397448 A CN 112397448A
Authority
CN
China
Prior art keywords
device wafer
sealing
sealing material
manufacturing
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010812750.4A
Other languages
English (en)
Inventor
钟伟杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN112397448A publication Critical patent/CN112397448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供封装的制造方法，能够降低器件晶片破损的可能性。封装的制造方法具有如下的步骤：器件晶片准备步骤(ST1)，准备器件晶片；槽形成步骤(ST2)，从器件晶片的正面沿着分割预定线形成达到器件芯片的完工厚度的深度的槽；正面密封步骤(ST3)，利用密封材料将器件晶片的正面密封并利用密封材料填充槽；背面磨削步骤(ST5)，对器件晶片的与器件区域对应的背面进行磨削而形成到达槽的深度的凹部，并形成围绕凹部的与外周剩余区域对应的环状凸部；背面密封步骤(ST7)，在凹部中填充密封材料来进行密封；以及分割步骤(ST9)，从器件晶片的正面沿着槽形成宽度比槽窄的分割槽，对器件晶片进行分割而形成器件芯片被密封材料密封的多个封装。

Description

封装的制造方法
技术领域
本发明涉及利用密封材料密封器件芯片的封装的制造方法。
背景技术
例如，在器件芯片的背面形成作为散热器的金属膜的情况下，为了容易地进行成膜工序中的处理，利用如下的加工方法：仅对器件晶片的与器件区域对应的背面进行磨削而使其薄化，使外周部残留为原来的厚度(例如，参照专利文献1)。
专利文献1：日本特开2007-19379号公报
通过上述专利文献1所示的加工方法制造出的器件芯片分别被安装在安装基板上。形成器件芯片等被密封且安装有多个器件芯片的密封基板。然后，通过分割密封基板来制造具有器件芯片的封装。
在专利文献1所示的加工方法中，对于在中央形成有凹部并且形成有外周凸部的器件晶片，如果将外周凸部去除，则只成为被薄化的中央部，因此有可能破损，迫切希望改善。
发明内容
本发明是鉴于上述问题点而完成的，其目的在于，提供能够降低器件晶片破损的可能性的封装的制造方法。
为了解决上述课题并达成目的，本发明的封装的制造方法是利用密封材料密封器件芯片而得的封装的制造方法，其特征在于，该封装的制造方法具有如下的步骤：器件晶片准备步骤，准备器件晶片，该器件晶片具有如下的正面：该正面具有在由交叉的多个分割预定线划分的区域中分别形成有器件的器件区域和围绕该器件区域的外周剩余区域；槽形成步骤，从该器件晶片的正面沿着该分割预定线形成达到器件芯片的完工厚度的深度的槽；正面密封步骤，在实施了该槽形成步骤之后，利用密封材料将该器件晶片的该正面密封并且利用该密封材料填充该槽；背面磨削步骤，在实施了该正面密封步骤之后，对该器件晶片的与该器件区域对应的背面进行磨削而形成达到该槽的深度的凹部，并且形成围绕该凹部的与该外周剩余区域对应的环状凸部；背面密封步骤，在实施了该背面磨削步骤之后，在该凹部中填充密封材料来进行密封；以及分割步骤，在实施了该背面密封步骤之后，从该器件晶片的该正面沿着该槽形成宽度比该槽窄的分割槽，对该器件晶片进行分割而形成器件芯片被密封材料密封的多个封装。
在上述封装的制造方法中，也可以为，该器件具有突起电极，在该正面密封步骤中，以覆盖该突起电极的方式利用该密封材料进行密封，该封装的制造方法还具有如下的正面平坦化步骤：在实施了该正面密封步骤之后且在实施该背面磨削步骤之前，使该器件晶片的该正面的该密封材料平坦化并且使该突起电极的端部露出。
在上述封装的制造方法中，也可以为，该封装的制造方法还具有如下的平坦化步骤：在实施了该背面密封步骤之后且在实施该分割步骤之前，使该器件晶片的该背面的该密封材料平坦化。
本发明的封装的制造方法起到能够降低器件晶片破损的可能性的效果。
附图说明
图1是示出通过实施方式1的封装的制造方法制造的封装的一例的俯视图。
图2是沿着图1中的II-II线的剖视图。
图3是示出实施方式1的封装的制造方法的流程的流程图。
图4是在图3所示的封装的制造方法的器件晶片准备步骤中准备的晶片的立体图。
图5是将图4中的V部放大示出的俯视图。
图6是示意性地示出图3所示的封装的制造方法的槽形成步骤的立体图。
图7是图3所示的封装的制造方法的正面密封步骤后的器件晶片的剖视图。
图8是用局部剖面示意性地示出图3所示的封装的制造方法的正面平坦化步骤的侧视图。
图9是图3所示的封装的制造方法的正面平坦化步骤后的器件晶片的剖视图。
图10是示意性地示出图3所示的封装的制造方法的背面磨削步骤的立体图。
图11是图3所示的封装的制造方法的背面磨削步骤后的器件晶片的剖视图。
图12是图3所示的封装的制造方法的金属膜形成步骤后的器件晶片的剖视图。
图13是图3所示的封装的制造方法的背面密封步骤后的器件晶片的剖视图。
图14是用局部剖面示意性地示出图3所示的封装的制造方法的平坦化步骤的侧视图。
图15是示意性地示出图3所示的封装的制造方法的分割步骤的立体图。
图16是将图15中的XVI部放大示出的俯视图。
图17是图3所示的封装的制造方法的分割步骤后的器件晶片的剖视图。
标号说明
1：封装；2：器件芯片；3：密封材料；5：正面；6：器件；8：凸块(突起电极)；9：背面；11：前端(端部)；12：完工厚度；20：器件晶片；21：分割预定线；22：器件区域；23：外周剩余区域；24：槽；24-1：深度；25：凹部；26：环状凸部；27：分割槽；27-2：宽度；ST1：器件晶片准备步骤；ST2：槽形成步骤；ST3：正面密封步骤；ST4：正面平坦化步骤；ST5：背面磨削步骤；ST7：背面密封步骤；ST8：平坦化步骤；ST9：分割步骤。
具体实施方式
参照附图对用于实施本发明的方式(实施方式)进行详细地说明。本发明不受以下的实施方式所记载的内容限定。另外，在以下所记载的结构要素中包含有本领域技术人员能够容易想到的、实质上相同的结构要素。而且，以下所记载的结构能够适当组合。另外，能够在不脱离本发明的主旨的范围内进行结构的各种省略、置换或变更。
〔实施方式1〕
根据附图对本发明的实施方式1的封装的制造方法进行说明。图1是示出通过实施方式1的封装的制造方法制造的封装的一例的俯视图。图2是沿着图1中的II-II线的剖视图。图3是示出实施方式1的封装的制造方法的流程的流程图。
实施方式1的封装的制造方法是制造图1和图2所示的封装1的方法。如图1和图2所示，通过实施方式1的封装的制造方法制造的封装1具有器件芯片2和密封材料3。如图1所示，器件芯片2具有基板4和形成于基板4的正面5的器件6。在实施方式1中，器件6是IC(Integrated Circuit：集成电路)或LSI(Large Scale Integration：大规模集成电路)等集成电路。
另外，如图2所示，器件6在正面7上具有多个作为用于与未图示的基板等连接的突起电极的凸块8。凸块8由导电性的金属构成。凸块8从器件6的正面7突出，在实施方式1中形成为球状。
如图2所示，在器件芯片2的基板4的正面5的背侧的背面9上形成有金属膜10。在实施方式1中，金属膜10由具有导电性的金属构成，作为封装1的散热器而发挥功能。
密封材料3由具有绝缘性的合成树脂构成，覆盖器件芯片2的器件6的正面7、器件芯片2的侧面以及金属膜10，从而将器件6的正面7(即器件芯片2的正面)、侧面以及背面9密封。另外，密封材料3使作为凸块8的端部的远离器件6的正面7的前端11露出。在实施方式1中，密封材料3将所有的侧面密封。即，器件芯片2被密封材料3密封。另外，在实施方式1中，密封材料3由热硬化性树脂构成。
如图3所示，实施方式1的封装的制造方法具有器件晶片准备步骤ST1、槽形成步骤ST2、正面密封步骤ST3、正面平坦化步骤ST4、背面磨削步骤ST5、金属膜形成步骤ST6、背面密封步骤ST7、平坦化步骤ST8以及分割步骤ST9。
(器件晶片准备步骤)
图4是在图3所示的封装的制造方法的器件晶片准备步骤中准备的晶片的立体图。图5是将图4中的V部放大示出的俯视图。器件晶片准备步骤ST1是准备图4所示的器件晶片20的步骤。
器件晶片20是将硅、蓝宝石或砷化镓等作为基板4的圆板状的半导体晶片等。另外，在器件晶片20的说明中，对与器件芯片2共同的部分标注相同的标号来进行说明。如图4所示，器件晶片20具有正面5，该正面5具有：器件区域22，其在由交叉的多条分割预定线21划分的区域中分别形成有器件6；以及外周剩余区域23，其围绕器件区域22。外周剩余区域23是未形成器件6的区域。如图5所示，器件6的平面形状形成为矩形状，在正面7上设置有多个凸块8。当准备好器件晶片20时，进入槽形成步骤ST2。
(槽形成步骤)
图6是示意性地示出图3所示的封装的制造方法的槽形成步骤的立体图。槽形成步骤ST2是从器件晶片20的基板4的正面5侧沿着分割预定线21形成达到器件芯片2的完工厚度12(图2所示)的深度24-1的槽24的步骤。另外，器件芯片2的完工厚度12是从凸块8的前端11至金属膜10的器件芯片2的厚度。
在实施方式1中，在槽形成步骤ST2中，将器件晶片20的背面9侧载置于图6所示的切削装置30的未图示的卡盘工作台的保持面上，切削装置30将器件晶片20的背面9侧吸引保持在卡盘工作台的保持面上。在槽形成步骤ST2中，切削装置30通过未图示的拍摄构件对器件晶片20的正面5进行拍摄，检测分割预定线21，从而执行使切削单元31的切削刀具32与分割预定线21对位的对准。
在槽形成步骤ST2中，切削装置30一边使卡盘工作台和切削刀具32沿着分割预定线21相对移动，一边如图6所示，使切削刀具32从器件晶片20的正面5侧向分割预定线21的宽度方向的中央切入相当于从凸块8的前端11到完工厚度12的深度24-1。在槽形成步骤ST2中，切削装置30利用切削刀具32沿分割预定线21形成槽24。槽24是从器件晶片20的基板4的正面5一直形成到基板4的厚度方向的中央的所谓的半切槽。在槽形成步骤ST2中，如图7所示，当沿所有的分割预定线21形成槽24时，进入正面密封步骤ST3。
另外，在实施方式1中，切削刀具36具有第1厚度，槽24具有与第1厚度相等的第1宽度24-2(图7所示)。另外，在实施方式1中，槽24的从凸块8的前端11至底面的深度24-1比完工厚度12深。在实施方式1中，通过使切削刀具36切入分割预定线21的切削加工来形成槽24，但在本发明中，也可以通过沿着分割预定线21照射对于器件晶片20具有吸收性的波长的激光束的烧蚀加工来形成具有第1宽度24-2的槽24。
(正面密封步骤)
图7是图3所示的封装的制造方法的正面密封步骤后的器件晶片的剖视图。正面密封步骤ST3是在实施了槽形成步骤ST2之后，利用密封材料3将器件晶片20的器件6的正面7侧密封并且利用密封材料3填充槽24的步骤。
在正面密封步骤ST3中，向器件晶片20的器件6的正面7侧提供构成密封材料3的热硬化性树脂，利用热硬化性树脂覆盖正面7，并且利用热硬化性树脂填埋槽24。在正面密封步骤ST3中，对热硬化性树脂进行加热而使其硬化，如图7所示，利用密封材料3将正面5、7密封，并且利用密封材料3对槽24内进行填充。在利用密封材料3将正面5、7密封并利用密封材料3填埋槽24之后，进入正面平坦化步骤ST4。另外，在实施方式1中，在正面密封步骤ST3中，以覆盖凸块8的整体的方式利用密封材料3将器件6的正面7侧密封，但在本发明中，也可以利用密封材料3将器件晶片20的器件6的正面5、7侧密封以成为凸块8的前端11从密封材料3的正面13露出的状态。
(正面平坦化步骤)
图8是用局部剖面示意性地示出图3所示的封装的制造方法的正面平坦化步骤的侧视图。图9是图3所示的封装的制造方法的正面平坦化步骤后的器件晶片的剖视图。正面平坦化步骤ST4是在实施了正面密封步骤ST3之后且在实施背面磨削步骤ST5之前使器件晶片20的器件6的正面7侧的密封材料3的正面13平坦化并且使凸块8的前端11露出的步骤。
在实施方式1中，在正面平坦化步骤ST4中，图8所示的刀片切削装置40将器件晶片20的背面9侧吸引保持于卡盘工作台41的保持面42。在正面平坦化步骤ST4中，刀片切削装置40将刀片轮43的刀片工具44的前端在密封材料3的正面13上定位于凸块8的前端11的高度。在正面平坦化步骤ST4中，如图8所示，刀片切削装置40通过主轴45使刀片轮43绕与铅垂方向平行的轴心旋转，并且使卡盘工作台41例如沿着图8中的箭头在水平方向上移动，使卡盘工作台41通过刀片轮43的下方，利用刀片轮43的刀片工具44对密封材料3的整个正面13进行切削。
在正面平坦化步骤ST4中，如图9所示，刀片切削装置40对将器件晶片20的器件6的正面7密封起来的密封材料3进行切削，以使凸块8的前端11从密封材料3的正面13露出。在正面平坦化步骤ST4中，当对密封材料3进行切削以使凸块8从密封材料3的正面13露出时，进入背面磨削步骤ST5。
另外，在实施方式1中，在正面平坦化步骤ST4中，利用刀片切削装置40的刀片工具44对密封材料3的正面13进行切削，使凸块8的前端11在密封材料3的正面13上露出，但在本发明中，也可以为，磨削装置一边使对器件晶片20的背面侧进行保持的卡盘工作台绕轴心旋转，一边使通过主轴进行旋转的磨削用的磨削磨轮的磨削磨具与密封材料3的正面13抵接而对密封材料3的正面13进行磨削，从而使凸块8的前端11在密封材料3的正面13上露出。另外，在本发明中，在正面密封步骤ST3中，在使凸块8的前端11从正面13露出的状态下利用密封材料3进行密封的情况下，也可以不实施正面平坦化步骤ST4。
(背面磨削步骤)
图10是示意性地示出图3所示的封装的制造方法的背面磨削步骤的立体图。图11是图3所示的封装的制造方法的背面磨削步骤后的器件晶片的剖视图。背面磨削步骤ST5是在实施了正面密封步骤ST3之后，对与器件区域22对应的器件晶片20的基板4的背面9进行磨削而形成到达槽24的深度的凹部25并且形成围绕凹部25的与外周剩余区域23对应的环状凸部26的步骤。
在背面磨削步骤ST5中，在器件晶片20的密封材料3的正面13上粘贴与器件晶片20直径相同的圆板状的作为保护部件的图10所示的保护带50。另外，在实施方式1中，在器件晶片20的密封材料3的正面13上粘贴由合成树脂构成的保护带50，但在本发明中，保护部件并不限定于保护带50，也可以是硬质且与器件晶片20直径相同的圆板状的部件。
在背面磨削步骤ST5中，图10所示的磨削装置60隔着保护带50将器件晶片20的密封材料3的正面13侧吸引保持于卡盘工作台61的保持面62。在背面磨削步骤ST5中，如图10所示，磨削装置60通过主轴63使磨削磨轮64绕与铅垂方向平行的轴心进行旋转，并且使卡盘工作台61绕与铅垂方向平行的轴心进行旋转，一边从未图示的磨削液喷嘴提供磨削液，一边使磨削磨轮64的磨削磨具65与背面9的器件区域22所对应的部分抵接并以规定的进给速度接近卡盘工作台61，利用磨削磨具65对背面9的与器件区域22对应的部分进行磨削。
在背面磨削步骤ST5中，如图10和图11所示，利用磨削磨具65对背面9的与器件区域22对应的部分进行磨削，在基板4的背面9侧形成与器件区域22对应的平面形状为圆形的凹部25，并且不对背面9的与外周剩余区域23对应的部分进行磨削而维持磨削前的厚度，在基板4的背面9侧形成与外周剩余区域23对应的平面形状为环状的环状凸部26。另外，在本发明中，器件晶片20的基板4的背面9的与器件区域22对应的部分表示器件晶片20的基板4的背面9的与器件区域22在器件晶片20的厚度方向上重叠的部分。在本发明中，器件晶片20的基板4的背面9的与外周剩余区域23对应的部分表示器件晶片20的基板4的背面9的与外周剩余区域23在器件晶片20的厚度方向上重叠的部分。
在背面磨削步骤ST5中，对器件晶片20的基板4的背面9的与器件区域22对应的部分进行磨削，直至器件晶片20的凹部25的厚度成为规定的厚度(在实施方式1中为从完工厚度12减去金属膜10的厚度后的厚度)。当将器件晶片20的基板4的背面9的与器件区域22对应的部分磨削至规定的厚度时，进入金属膜形成步骤ST6。另外，在背面磨削步骤ST5中，在被磨削到器件晶片20的凹部25的厚度为规定的厚度的器件晶片20中，由于槽24的深度24-1比完工厚度12深，因此填充到槽24内的密封材料3在背面9侧露出。
(金属膜形成步骤)
图12是图3所示的封装的制造方法的金属膜形成步骤后的器件晶片的剖视图。金属膜形成步骤ST6是在凹部25的底部形成金属膜10的步骤。在实施方式1中，在金属膜形成步骤ST6中，如图12所示，当在凹部25的整个底部形成厚度一样的金属膜10时，进入背面密封步骤ST7。
(背面密封步骤)
图13是图3所示的封装的制造方法的背面密封步骤后的器件晶片的剖视图。背面密封步骤ST7是在实施了背面磨削步骤ST5之后向凹部25填充密封材料3来进行密封的步骤。
在背面密封步骤ST7中，向形成于器件晶片20的背面9的凹部25内提供构成密封材料3的热硬化性树脂，利用热硬化性树脂填埋凹部25。在背面密封步骤ST7中，对热硬化性树脂进行加热而使其硬化，如图13所示，利用密封材料3对凹部25内进行填充来进行密封。在利用密封材料3对凹部25内进行了密封之后，进入平坦化步骤ST8。另外，在实施方式1中，在背面密封步骤ST7中密封凹部25的热硬化性树脂是在正面密封步骤ST3中密封正面5、7侧的热硬化性树脂，但在本发明中并不限定于此。
(平坦化步骤)
图14是用局部剖面示意性地示出图3所示的封装的制造方法的平坦化步骤的侧视图。平坦化步骤ST8是在实施了背面密封步骤ST7之后且在实施分割步骤ST9之前使器件晶片20的基板4的背面9侧的密封材料3的正面14平坦化的步骤。
在实施方式1中，在平坦化步骤ST8中，图14所示的磨削装置70隔着保护带50将器件晶片20的密封材料3的正面13侧吸引保持于卡盘工作台71的保持面72。在平坦化步骤ST8中，如图14所示，通过主轴73使磨削用的磨削磨轮74绕与铅垂方向平行的轴心进行旋转，并且使卡盘工作台71绕与铅垂方向平行的轴心进行旋转，一边从未图示的磨削液喷嘴提供磨削液，一边使磨削磨轮74的磨削磨具75与密封了凹部25的密封材料3的正面14抵接并以规定的速度接近卡盘工作台71，利用磨削磨具75对密封材料3的正面14进行磨削。
在平坦化步骤ST8中，对密封器件晶片20的凹部25内的密封材料3的正面14和环状凸部26进行磨削而平坦化，直至使磨削磨轮74向卡盘工作台71接近规定的进给量。在实施方式中，在平坦化步骤ST8中，磨削装置70进行平坦化，直至密封材料3的正面14与环状凸部26共面。当磨削磨轮74向卡盘工作台71接近规定的进给量时，进入分割步骤ST9。另外，在实施方式1中，在平坦化步骤ST8中，对密封材料3的正面14进行磨削而使其平坦化，但在本发明中，也可以与正面平坦化步骤ST4同样地利用刀片切削装置40的刀片工具44进行切削而进行平坦化。在本发明中，在平坦化步骤ST8中，根据密封材料3，可以使用磨削装置70，也可以使用刀片切削装置40。例如，在本发明中，在平坦化步骤ST8中，根据密封材料3的化合物，由于当利用磨削装置70进行磨削时磨损变多，因此优选利用刀片切削装置40进行切削。
(分割步骤)
图15是示意性地示出图3所示的封装的制造方法的分割步骤的立体图。图16是将图15中的XVI部放大示出的俯视图。图17是图3所示的封装的制造方法的分割步骤后的器件晶片的剖视图。分割步骤ST9是在实施了背面密封步骤ST7之后，从器件晶片20的密封材料3的正面13沿着槽24形成宽度27-2比槽24窄的分割槽27，对器件晶片20进行分割而形成多个封装1的步骤。
在实施方式1中，在分割步骤ST9中，将保护带50从器件晶片20的密封材料3的正面13侧剥离。在实施方式1中，在分割步骤ST9中，在器件晶片20的基板4的背面9侧粘贴直径比器件晶片20大的圆板状的图15所示的划片带51，并且在划片带51的外周缘安装内径比器件晶片20大的环状框架52。
在实施方式1中，在分割步骤ST9中，图15所示的切削装置80隔着划片带51将器件晶片20的背面9侧吸引保持于未图示的卡盘工作台的保持面。在分割步骤ST9中，切削装置80利用拍摄构件对密封了器件晶片20的正面7的密封材料3的正面13进行拍摄，如图16所示，检测从密封材料3的正面13露出的凸块8，从而执行使切削单元81的切削刀具82与槽24对位的对准。另外，在分割步骤ST9中使用的切削刀具82的第2厚度比在槽形成步骤ST2中使用的切削刀具32的第1厚度薄。
在分割步骤ST9中，切削装置80一边使卡盘工作台和切削刀具82沿着槽24相对移动，一边如图15所示，使切削刀具82从器件晶片20的正面5、7侧向埋设在槽24内的密封材料3的宽度方向的中央切入至划片带51。在分割步骤ST9中，切削装置80利用切削刀具82在密封了槽24的密封材料3中形成第2宽度27-2的分割槽27。在分割步骤ST9中，如图17所示，当在密封了所有的槽24的密封材料3中形成分割槽27而将器件晶片20分割成各个封装1时，结束封装的制造方法。另外，图7至图9、图11至图14以及图17仅示出各器件芯片2的器件6的两个凸块8，省略了其他的凸块8。
在实施方式1中，由于切削刀具82的第2厚度比第1厚度薄，因此分割槽27具有与第2厚度相等且比第1宽度24-2窄的第2宽度27-2。在实施方式1中，通过使切削刀具82切入埋设在槽24内的密封材料3的切削加工来形成分割槽27，但在本发明中，也可以通过沿着槽24照射对于密封材料3具有吸收性的波长的激光束的烧蚀加工来形成分割槽27。被分割成一个一个的封装1通过未图示的拾取装置从划片带51被拾取并搬送到之后的工序。
在以上说明的实施方式1的封装的制造方法中，在基板4的正面5形成作为半切槽的槽24，在利用密封材料3将正面5、7侧密封之后，仅对器件晶片20的基板4的背面9的与器件区域22对应的部分进行磨削而使其薄化，从而在中央形成凹部25，并使外周剩余区域23形成为磨削前的厚度的环状凸部26。而且，在封装的制造方法中，在基板4的背面9的与器件区域22对应的中央的凹部25中填充了构成密封材料3的热硬化性树脂之后，对器件晶片20进行分割。因此，在封装的制造方法中，不需要为了利用将器件晶片20分割成各个封装1的切削装置80的卡盘工作台进行保持而将环状凸部26去除。其结果为，封装的制造方法能够降低器件晶片20破损的可能性。而且，在封装的制造方法中，利用密封材料3将器件晶片20的凹部25密封而分割成各个封装1，因此不需要向基板的安装和密封基板的分割工序。
封装的制造方法在正面平坦化步骤ST4中，使凸块8的前端11从密封材料3的正面13露出，因此能够将分割后的封装1可靠地安装于基板等。
另外，封装的制造方法在平坦化步骤ST8中，使密封了凹部25内的密封材料3的正面14平坦化，因此能够得到高精度的尺寸的封装1。
另外，封装的制造方法在正面平坦化步骤ST4中，利用刀片切削装置40的刀片工具44使密封材料3的正面13平坦化而使凸块8的前端11露出，因此与利用磨削磨具等使密封材料3的正面13平坦化的情况相比，能够抑制构成凸块8的金属被拉长而形成的毛刺。
另外，本发明并不限定于上述实施方式。即，能够在不脱离本发明的主旨的范围内进行各种变更来实施。

Claims (3)

1.一种封装的制造方法，该封装是利用密封材料密封器件芯片而得的，其中，
该封装的制造方法具有如下的步骤：
器件晶片准备步骤，准备器件晶片，该器件晶片具有如下的正面：该正面具有在由交叉的多个分割预定线划分的区域中分别形成有器件的器件区域和围绕该器件区域的外周剩余区域；
槽形成步骤，从该器件晶片的正面沿着该分割预定线形成达到器件芯片的完工厚度的深度的槽；
正面密封步骤，在实施了该槽形成步骤之后，利用密封材料将该器件晶片的该正面密封并且利用该密封材料填充该槽；
背面磨削步骤，在实施了该正面密封步骤之后，对该器件晶片的与该器件区域对应的背面进行磨削而形成达到该槽的深度的凹部，并且形成围绕该凹部的与该外周剩余区域对应的环状凸部；
背面密封步骤，在实施了该背面磨削步骤之后，在该凹部中填充密封材料来进行密封；以及
分割步骤，在实施了该背面密封步骤之后，从该器件晶片的该正面沿着该槽形成宽度比该槽窄的分割槽，对该器件晶片进行分割而形成器件芯片被密封材料密封的多个封装。
2.根据权利要求1所述的封装的制造方法，其中，
该器件具有突起电极，
在该正面密封步骤中，以覆盖该突起电极的方式利用该密封材料进行密封，
该封装的制造方法还具有如下的正面平坦化步骤：在实施了该正面密封步骤之后且在实施该背面磨削步骤之前，使该器件晶片的该正面的该密封材料平坦化并且使该突起电极的端部露出。
3.根据权利要求1或2所述的封装的制造方法，其中，
该封装的制造方法还具有如下的平坦化步骤：在实施了该背面密封步骤之后且在实施该分割步骤之前，使该器件晶片的该背面的该密封材料平坦化。
CN202010812750.4A 2019-08-13 2020-08-13 封装的制造方法 Pending CN112397448A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019148594A JP7397598B2 (ja) 2019-08-13 2019-08-13 パッケージの製造方法
JP2019-148594 2019-08-13

Publications (1)

Publication Number Publication Date
CN112397448A true CN112397448A (zh) 2021-02-23

Family

ID=74239614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010812750.4A Pending CN112397448A (zh) 2019-08-13 2020-08-13 封装的制造方法

Country Status (8)

Country Link
US (1) US11133220B2 (zh)
JP (1) JP7397598B2 (zh)
KR (1) KR20210019964A (zh)
CN (1) CN112397448A (zh)
DE (1) DE102020210294A1 (zh)
MY (1) MY194577A (zh)
SG (1) SG10202007717QA (zh)
TW (1) TW202107581A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009272590A (ja) 2008-05-12 2009-11-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置
JP5522773B2 (ja) 2008-12-09 2014-06-18 リンテック株式会社 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ
CN102576694A (zh) * 2009-11-10 2012-07-11 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US9466585B1 (en) * 2015-03-21 2016-10-11 Nxp B.V. Reducing defects in wafer level chip scale package (WLCSP) devices
JP6487275B2 (ja) * 2015-06-01 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6788508B2 (ja) * 2017-01-13 2020-11-25 株式会社ディスコ ウェーハの加工方法
JP6976651B2 (ja) * 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
US10276510B2 (en) * 2017-09-25 2019-04-30 Powertech Technology Inc. Manufacturing method of package structure having conductive shield

Also Published As

Publication number Publication date
JP7397598B2 (ja) 2023-12-13
JP2021034393A (ja) 2021-03-01
MY194577A (en) 2022-12-02
KR20210019964A (ko) 2021-02-23
TW202107581A (zh) 2021-02-16
SG10202007717QA (en) 2021-03-30
US11133220B2 (en) 2021-09-28
DE102020210294A1 (de) 2021-02-18
US20210050265A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
CN107275234B (zh) 封装晶片的制造方法和器件芯片的制造方法
JP2015041687A (ja) ウエーハの加工方法
CN112397448A (zh) 封装的制造方法
JP2014053351A (ja) ウエーハの加工方法
KR102253564B1 (ko) 패키지 웨이퍼의 제조 방법
JP2017213613A (ja) ドレッサーボード及びドレス方法
TWI805872B (zh) 晶圓的加工方法
JP2014053352A (ja) ウエーハの加工方法
CN100452309C (zh) 晶片的制造方法及半导体器件的制造方法
JP2017103387A (ja) ウェーハ分割方法及びウェーハ分割装置
JP2020181876A (ja) デバイスパッケージの製造方法
JP2014053354A (ja) ウエーハの加工方法
JP2014053357A (ja) ウエーハの加工方法
JP2014053353A (ja) ウエーハの加工方法
TW202238861A (zh) 封裝元件的製造方法
KR20230076762A (ko) 패키지 디바이스의 제조 방법
TW202213550A (zh) 封裝基板的製造方法
JP2022148414A (ja) パッケージデバイスの製造方法
JP2017112265A (ja) ウエーハの加工方法
JP2017112268A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination