DE102020210294A1 - Herstellungsverfahren für gehäuse - Google Patents

Herstellungsverfahren für gehäuse Download PDF

Info

Publication number
DE102020210294A1
DE102020210294A1 DE102020210294.5A DE102020210294A DE102020210294A1 DE 102020210294 A1 DE102020210294 A1 DE 102020210294A1 DE 102020210294 A DE102020210294 A DE 102020210294A DE 102020210294 A1 DE102020210294 A1 DE 102020210294A1
Authority
DE
Germany
Prior art keywords
component
front surface
sealing
wafer
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020210294.5A
Other languages
English (en)
Inventor
Wai Kit CHOONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102020210294A1 publication Critical patent/DE102020210294A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Es wird ein Herstellungsverfahren für Gehäuse bereitgestellt, das einen Nutausbildungsschritt mit einem Ausbilden von Nuten entlang vorbestimmter Trennlinien von einer vorderen Fläche eines Bauelementwafers aus mit einer Tiefe, die eine Enddicke eines Bauelementchips erreicht, einen Versiegelungsschritt einer vorderen Fläche mit einem Versiegeln der vorderen Fläche des Bauelementwafers durch ein Versiegelungsmittel und einem Füllen der Nuten mit dem Versiegelungsmittel und einen Schleifschritt einer hinteren Fläche mit einem Schleifen einer hinteren Fläche des Bauelementwafers umfasst, die mit einem Bauelementbereich korrespondiert, um einen ausgesparten Teil mit einer Tiefe auszubilden, welche die Nuten erreicht, und um einen ringförmigen Vorsprungsteil auszubilden, der den ausgesparten Teil umgibt und mit einem Überschussumfangsbereich korrespondiert. Das Herstellungsverfahren schließt ferner einen Versiegelungsschritt einer hinteren Fläche mit einem Füllen des ausgesparten Teils mit dem Versiegelungsmittel, um die Versiegelung auszuführen, und einen Trennschritt mit einem Ausbilden von Trennnuten mit einer geringeren Breite als die der Nuten entlang der Nuten von der vorderen Fläche des Bauelementwafers aus und einem Trennen des Bauelementwafers ein, um mehrere Gehäuse auszubilden, in denen der Bauelementchip jeweils durch das Versiegelungsmittel versiegelt ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für Gehäuse (Packages), in denen jeweils ein Bauelementchip durch ein Versiegelungsmittel versiegelt ist.
  • BESCHREIBUNG DES IN BEZIEHUNG STEHENDEN STANDS DER TECHNIK
  • Zum Beispiel wird in dem Fall eines Ablagerns eines Metallfilms, der als ein Kühlkörper an einer hinteren Fläche eines Bauelementchips dient, ein Bearbeitungsverfahren verwendet, bei dem nur die hintere Fläche, die mit einem Bauelementbereich in einem Bauelementwafer korrespondiert, geschliffen wird, um einen Teil des Wafers zu verdünnen, und der Umfangsteil wird mit der Ausgangsdicke beibehalten, um die Handhabung bei dem Filmablagerungsschritt zu vereinfachen (siehe zum Beispiel das offengelegte japanische Patent mit der Nummer 2007-19379 ).
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Durch das in dem offengelegten japanischen Patent 2007- 19379 beschriebenen Bearbeitungsverfahren hergestellte Bauelementchips werden jeweils an einer Montageplatte angebracht. Ein Versiegelungssubstrat, an das die mehreren Bauelementchips durch Versiegeln der Bauelementchips usw. angebracht werden, wird ausgebildet. Dann werden durch Trennen des Versiegelungssubstrats Gehäuse hergestellt, welche den Bauelementchip aufweisen.
  • Bei dem in dem offengelegten japanischen Patent 2007 - 19379 beschriebenen Bearbeitungsverfahren ist der Bauelementwafer, bei dem in der Mitte ein ausgesparter Teil ausgebildet wird und ein Umfangsvorsprungsteil ausgebildet wird, dafür anfällig, zu Bruch zu gehen, wenn der Umfangsvorsprungsteil entfernt wird, da nur der verdünnte mittlere Teil zurückbleibt. Dementsprechend wird eine Verbesserung angestrebt.
  • Folglich ist es eine Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für Gehäuse bereitzustellen, das die Wahrscheinlichkeit eines Bruchs eines Bauelementwafers vermindern kann.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird ein Herstellungsverfahren für Gehäuse bereitgestellt, in denen jeweils ein Bauelementchip durch ein Versiegelungsmittel versiegelt wird. Das Herstellungsverfahren für Gehäuse schließt einen Bauelementwafer-Vorbereitungsschritt mit einem Vorbereiten eines Bauelementwafers, der eine vordere Fläche einschließlich eines Bauelementbereichs, in dem ein Bauelement in jedem der Bereiche ausgebildet ist, die durch mehrere sich kreuzende vorbestimmte Trennlinien abgegrenzt sind, und einen Überschussumfangsbereich aufweist, der den Bauelementbereich umgibt, einen Nutausbildungsschritt mit einem Ausbilden von Nuten entlang der vorbestimmten Trennlinien von der vorderen Fläche des Bauelementwafers aus mit einer Tiefe, die eine Enddicke des Bauelementchips erreicht, und nach dem Ausführen des Nutausbildungsschritts einen Versiegelungsschritt einer vorderen Fläche mit einem Versiegeln der vorderen Fläche des Bauelementwafers durch das Versiegeln und Füllen der Nuten mit dem Versiegelungsmittel ein. Das Herstellungsverfahren für Gehäuse umfasst nach dem Ausführen des Versiegelungsschritts einer vorderen Fläche ferner einen Schleifschritt einer hinteren Fläche mit einem Schleifen einer hinteren Fläche des Bauelementwafers, die mit dem Bauelementbereich korrespondiert, um einen ausgesparten Teil mit einer Tiefe auszubilden, welche die Nuten erreicht, und einen ringförmigen Vorsprungsteil auszubilden, der den ausgesparten Teil umgibt und mit dem Überschussumfangsbereich korrespondiert, einen Versiegelungsschritt einer hinteren Fläche mit einem Füllen des ausgesparten Teils mit dem Versiegelungsmittel, um nach dem Ausführen des Schleifschritts einer hinteren Fläche eine Versiegelung auszuführen, und einen Trennschritt mit einem Ausbilden von Trennnuten entlang der Nuten von der vorderen Fläche des Bauelementwafers aus mit einer geringeren Breite als die der Nuten und einem Trennen des Bauelementwafers, um mehrere Gehäuse auszubilden, in denen jeweils der Bauelementchip nach dem Ausführen des Versiegelungsschritts einer hinteren Fläche durch das Versiegelungsmittel versiegelt ist.
  • Vorzugsweise weist das Bauelement eine Vorsprungselektrode auf und die vordere Fläche ist auf so eine Weise durch das Versiegelungsmittel versiegelt, dass die Vorsprungselektrode bei dem Versiegelungsschritt einer vorderen Fläche bedeckt wird. Darüber hinaus schließt das Herstellungsverfahren für Gehäuse ferner einen Planarisierungsschritt einer vorderen Fläche mit einem Planarisieren der Versiegelung an der vorderen Fläche des Bauelementwafers und einem Exponieren eines Endteils der Vorsprungselektrode nach dem Ausführen des Versiegelungsschritts einer vorderen Fläche und vor dem Ausführen des Schleifschritts einer hinteren Fläche ein.
  • Vorzugsweise umfasst das Herstellungsverfahren für Gehäuse nach dem Ausführen des Versiegelungsschritts einer hinteren Fläche und vor dem Ausführen des Trennschritts ferner einen Planarisierungsschritt mit einem Planarisieren der Versiegelung an der hinteren Fläche des Bauelementwafers.
  • Das Herstellungsverfahren für Gehäuse in Übereinstimmung mit der vorliegenden Erfindung stellt den Effekt bereit, dass die Wahrscheinlichkeit eines Bruchs des Bauelementwafers vermindert werden kann.
  • Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung, sowie die Weise ihrer Umsetzung werden am besten durch ein Studium der folgenden Beschreibung und beigefügten Ansprüche, unter Bezugnahme auf die angehängten Zeichnungen, die eine bevorzugte Ausführungsform der Erfindung zeigen, deutlicher, und die Erfindung selbst wird hierdurch am besten verstanden.
  • Figurenliste
    • 1 ist eine Draufsicht, die ein Beispiel eines Gehäuses veranschaulicht, das durch ein Herstellungsverfahren für Gehäuse in Übereinstimmung mit einer Ausführungsform hergestellt worden ist;
    • 2 ist eine Schnittansicht entlang der Linie II-II aus 1;
    • 3 ist ein Flussdiagramm, das einen Ablauf des Herstellungsverfahrens für Gehäuse in Übereinstimmung mit der Ausführungsform veranschaulicht;
    • 4 ist eine perspektivische Ansicht eines Wafers, der während eines Bauelementwafer-Vorbereitungsschritts des Herstellungsverfahrens für Gehäuse, das in 3 veranschaulicht wird, vorbereitet worden ist;
    • 5 ist eine vergrößerte Draufsicht, die den Teil V aus 4 veranschaulicht;
    • 6 ist eine perspektivische Ansicht, die einen Nutausbildungsschritt des Herstellungsverfahrens für Gehäuse, das in 3 veranschaulicht wird, schematisch veranschaulicht;
    • 7 ist eine Schnittansicht eines Bauelementwafers nach einem Versiegelungsschritt einer vorderen Fläche des Herstellungsverfahrens für Gehäuse, das in 3 veranschaulicht wird;
    • 8 ist eine seitliche Teilschnittansicht, die einen Planarisierungsschritt einer vorderen Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse veranschaulicht;
    • 9 ist eine Schnittansicht des Bauelementwafers nach dem Planarisierungsschritt einer vorderen Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse;
    • 10 ist eine perspektivische Ansicht, die einen Schleifschritt einer hinteren Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse veranschaulicht;
    • 11 ist eine Schnittansicht des Bauelementwafers nach dem Schleifschritt einer hinteren Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse;
    • 12 ist eine Schnittansicht des Bauelementwafers nach einem Metallfilm-Ausbildungsschritts des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse;
    • 13 ist eine Schnittansicht des Bauelementwafers nach einem Versiegelungsschritt einer hinteren Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse;
    • 14 ist eine seitliche Teilschnittansicht, die einen Planarisierungsschritt des in 3 veranschaulichten Verfahrens für Gehäuse veranschaulicht;
    • 15 ist eine perspektivische Ansicht, die einen Trennschritt des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse veranschaulicht;
    • 16 ist eine vergrößerte Draufsicht, welche den Teil XVI aus 15 veranschaulicht; und
    • 17 ist eine Schnittansicht des Bauelementwafers nach dem Trennschritt des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Nachfolgend wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen im Detail beschrieben. Die vorliegende Erfindung ist nicht durch die Inhalte beschränkt, die in der folgenden Ausführungsform beschrieben werden. Darüber hinaus sind Bestandselemente, die nachfolgend beschrieben werden, was auf einfache Weise durch den Fachmann angenommen wird und was im Wesentlichen das gleiche ist, einbezogen. Darüber hinaus können nachfolgend beschriebene Ausführungen auf geeignete Weise korrigiert werden. Zudem können verschiedene Arten von Weglassungen, Ersetzungen oder Veränderungen von Anordnungen ausgeführt werden, ohne den Gegenstand der vorliegenden Erfindung zu verlassen.
  • Ein Herstellungsverfahren für Gehäuse in Übereinstimmung mit der Ausführungsform der vorliegenden Erfindung wird basierend auf den Zeichnungen beschrieben. 1 ist eine Draufsicht, die ein Beispiel eines Gehäuses veranschaulicht, das durch das Herstellungsverfahren für Gehäuse in Übereinstimmung mit der Ausführungsform hergestellt worden ist. 2 ist eine Schnittansicht entlang der Linie II-II aus 1. 3 ist ein Flussdiagramm, das einen Ablauf des Herstellungsverfahrens für Gehäuse in Übereinstimmung mit der Ausführungsform veranschaulicht.
  • Das Herstellungsverfahren für Gehäuse in Übereinstimmung mit der Ausführungsform ist ein Verfahren zum Herstellen eines in 1 und 2 veranschaulichten Gehäuses 1. Das durch das Herstellungsverfahren für Gehäuse in Übereinstimmung mit der Ausführungsform hergestellte Gehäuse 1 schließt, wie in den 1 und 2 veranschaulicht, einen Bauelementchip 2 und eine Versiegelung 3 ein. Wie in 1 veranschaulicht, schließt der Bauelementchip 2 ein Substrat 4 und ein Bauelement 6 ein, das an einer vorderen Fläche 5 des Substrats 4 ausgebildet ist. Bei der Ausführungsform ist das Bauelement 6 ein Schaltkreis, wie zum Beispiel ein integrierter Schaltkreis (IC) oder eine Large Scale Integration (LSI).
  • Darüber hinaus weist das Bauelement 6, wie in 2 veranschaulicht, an einer vorderen Fläche 7 mehrere Kontakthöcker 8 auf, die hervorstehende Elektroden zum Verbinden mit einem Substrat oder ähnlichem sind, das in dem Schaubild nicht veranschaulicht ist. Die Kontakthöcker 8 sind aus einem elektrisch leitfähigem Metall aufgebaut. Die Kontakthöcker 8 stehen von der vorderen Fläche 7 des Bauelements 6 hervor und sind bei der Ausführungsform mit einer Kugelform ausgebildet.
  • Wie in 2 veranschaulicht, ist ein Metallfilm 10 an einer hinteren Fläche 9 an einer Rückseite der vorderen Fläche 5 des Substrats 4 des Bauelementchips 2 ausgebildet. Bei der Ausführungsform ist der Metallfilm 10 mit einem Metall aufgebaut, das eine elektrische Leitfähigkeit aufweist und als Kühlkörper für das Gehäuse 1 dient.
  • Das Versiegelungsmittel 3 ist mit einem synthetischen Harz aufgebaut, das isolierende Eigenschaften aufweist. Das Versiegelungsmittel 3 bedeckt die vordere Fläche 7 des Bauelements 6 des Bauelementchips 2, die Seitenflächen des Bauelementchips 2 und den Metallfilm 10 und versiegelt die vordere Fläche 7 des Bauelements 6, das heißt die vordere Fläche des Bauelementchips 2, und die Seitenflächen und die hintere Fläche 9 des Bauelementchips 2. Darüber hinaus exponiert das Versiegelungsmittel 3 Spitzen 11, die Endteile der Kontakthöcker 8 und von der vorderen Fläche 7 des Bauelements 6 getrennt sind. Bei der Ausführungsform versiegelt das Versiegelungsmittel 3 sämtliche Seitenflächen. Das heißt, dass der Bauelementchip 2 durch das Versiegelungsmittel 3 versiegelt ist. Darüber hinaus ist das Versiegelungsmittel 3 bei der Ausführungsform aus einem wärmehärtbaren Harz aufgebaut.
  • Wie in 3 veranschaulicht, schließt das Herstellungsverfahren für Gehäuse in Übereinstimmung mit der Ausführungsform einen Bauelementwafer-Vorbereitungsschritt ST1, einen Nutausbildungsschritt ST2, einen Versiegelungsschritt einer vorderen Fläche ST3, einen Planarisierungsschritt einer vorderen Fläche ST4, einen Schleifschritt für eine hintere Fläche ST5, einen Metallfilmausbildungsschritt ST6, einen Versiegelungsschritt einer hinteren Fläche ST7, einen Planarisierungsschritt ST8 und einen Trennschritt ST9 ein.
  • (Bauelementwafer-Vorbereitungsschritt)
  • 4 ist eine perspektivische Ansicht eines Wafers, der in dem Bauelementwafer-Vorbereitungsschritt des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse vorbereitet worden ist. 5 ist eine vergrößerte Draufsicht, die den Teil V aus 4 veranschaulicht. Der Bauelementwafer-Vorbereitungsschritt ST1 ist ein Schritt mit einem Vorbereiten eines in 4 veranschaulichten Bauelementwafers 20.
  • Der Bauelementwafer 20 ist ein kreisscheibenförmiger Halbleiterwafer oder ähnliches, der als Substrat 4 Silizium, Saphir, Galliumarsenid oder ähnliches aufweist. Zur Erläuterung des Bauelementwafers 20 wird eine Beschreibung auf so eine Weise ausgeführt, dass einem mit dem Bauelementchip 2 gemeinem Teil das gleiche Bezugszeichen gegeben wird. Wie in 4 veranschaulicht, weist der Bauelementwafer 20 die vordere Fläche 5 auf, die einen Bauelementbereich 22, in dem ein Bauelement 6 in jeder der Bereiche ausgebildet ist, die durch mehrere vorbestimmte einander kreuzende Trennlinien 21 markiert sind, und einen Überschussumfangsbereich 23 einschließt, der den Bauelementbereich 22 umgibt. Der Überschussumfangsbereich 23 ist ein Bereich, in dem das Bauelement 6 nicht ausgebildet ist. Wie in 5 veranschaulicht, ist die planare Form der Bauelemente 6 mit einer rechtwinkligen Form ausgebildet, und mehrere Kontakthöcker 8 sind an der vorderen Fläche 7 angeordnet. Wenn der Bauelementwafer 20 vorbereitet worden ist, fährt das Herstellungsverfahren mit dem Nutausbildungsschritt ST2 fort.
  • (Nutausbildungsschritt)
  • 6 ist eine perspektivische Ansicht, die den Nutausbildungsschritt des Herstellungsverfahrens für Gehäuse, das in 3 veranschaulicht ist, schematisch veranschaulicht. Der Nutausbildungsschritt ST2 ist ein Schritt mit einem Ausbilden von Nuten 24 entlang der vorbestimmten Trennlinien 21 von der Seite der vorderen Fläche 5 des Substrats 4 des Bauelementwafers 20 aus, mit einer Tiefe 24-1, die eine Enddicke 12 (in 2 veranschaulicht) des Bauelementchips 2 erreicht. Die Enddicke 12 des Bauelementchips 2 ist die Dicke des Bauelementchips 2 von den Spitzen 11 der Kontakthöcker 8 aus zu der Metallschicht 10.
  • Bei der Ausführungsform wird bei dem Nutausbildungsschritt ST2 die Seite der hinteren Fläche 9 des Bauelementwafers 20 auf einer Haltefläche eines Spanntischs, der in dem Schaubild nicht veranschaulicht wird, in einer in 6 veranschaulichten Schneidvorrichtung 30 platziert, und die Schneidvorrichtung 30 saugt die Seite der hinteren Fläche 9 des Bauelementwafers 20 an die Haltefläche des Spanntischs an und hält diesen. Bei dem Nutausbildungsschritt ST2 bildet die Schneidvorrichtung 30 die vordere Fläche 5 des Bauelementwafers 20 durch ein in dem Schaubild nicht veranschaulichtes Bildgebungsmittel ab und erfasst die vorbestimmte Trennlinie 21, um eine Ausrichtung auszuführen, bei der eine Einstellung einer Position zwischen einer Schneidklinge 32 einer Schneideinheit 31 und der vorbestimmten Trennlinie 21 ausgeführt wird.
  • Bei dem Nutausbildungsschritt ST2, bringt die Schneidvorrichtung 30 die Schneidklinge 32 dazu, von der Seite der vorderen Fläche 5 des Bauelementwafers 20 aus in der Breitenrichtung in die Mitte der vorbestimmten Trennlinie 21 bis zu der Tiefe 24-1 zu schneiden, welche die in 6 veranschaulichte Enddicke 12 von den Spitzen 11 der Kontakthöcker 8 aus erreicht, während der Spanntisch und die Schneidklinge 32 entlang der vorbestimmten Trennlinie 21 relativ zueinander bewegt werden. Bei dem Nutausbildungsschritt ST2 bildet die Schneidvorrichtung 30 die Nut 24 in der vorbestimmten Trennlinie 21 durch die Schneidklinge 32 aus. Die Nut 24 wird im Allgemeinen als halbgeschnittene Nut bezeichnet, die in der Dickenrichtung von der vorderen Fläche 5 des Substrats 4 des Bauelementwafers 20 aus zu der Mitte des Substrats 4 ausgebildet wird. Wenn die Nuten 24 bei dem Nutausbildungsschritt ST2, wie in 7 veranschaulicht, in sämtlichen vorbestimmten Trennlinien 21 ausgebildet worden sind, fährt das Herstellungsverfahren mit dem Versiegelungsschritt einer vorderen Fläche ST3 fort.
  • Bei der Ausführungsform weist die Schneidklinge 32 eine erste Dicke auf, und die Nuten 24 weisen eine erste Breite 24-2 (in 7 veranschaulicht) auf, die der ersten Dicke entspricht. Darüber hinaus ist bei der Ausführungsform die Tiefe 24-1 der Nuten 24 von den Spitzen 11 der Kontakthöcker 8 aus zu Bodenflächen tiefer als die Enddicke 12. Bei der Ausführungsform werden die Nuten 24 durch eine Schneidbearbeitung ausgebildet, bei der die Schneidklinge 32 dazu gebracht wird, in die vorbestimmte Trennlinie 21 zu schneiden. Jedoch können die Nuten 24, welche die erste Breite 24-2 aufweisen, bei der vorliegenden Ausführungsform durch eine Ablationsbearbeitung ausgebildet werden, bei welcher der Bauelementwafer 20 mit einem Laserstrahl so einer Wellenlänge entlang der vorbestimmten Trennlinien 21 bestrahlt wird, die durch den Bauelementwafer 20 absorbiert wird.
  • (Versiegelungsschritt einer vorderen Fläche)
  • 7 ist eine Schnittansicht des Bauelementwafers nach dem Versiegelungsschritt einer vorderen Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse. Der Versiegelungsschritt einer vorderen Fläche ST3 ist ein Schritt mit einem Versiegeln der Seite der vorderen Flächen 7 der Bauelemente 6 des Bauelementwafers 20 durch das Versiegelungsmittel 3 und Füllen der Nuten 24 mit dem Versiegelungsmittel 3 nach dem Ausführen des Nutausbildungsschritts ST2.
  • Bei dem Versiegelungsschritt einer vorderen Fläche ST3 wird ein wärmehärtbares Harz, welches das Versiegelungsmittel 3 ausbildet, der Seite der vorderen Flächen 7 der Bauelemente 6 des Bauelementwafers 20 zugeführt, und die vorderen Flächen 7 werden durch das wärmehärtbare Harz bedeckt. Zudem werden die Nuten 24 mit dem wärmehärtbaren Harz gefüllt. Bei dem Versiegelungsschritt einer vorderen Fläche ST3 wird das wärmehärtbare Harz erwärmt, um zu härten, sodass die vorderen Flächen 5 und 7 durch das Versiegelungsmittel 3 versiegelt und die Nuten 24, wie in 7 veranschaulicht, mit dem Versiegelungsmittel 3 gefüllt werden. Wenn die vorderen Flächen 5 und 7 durch das Versiegelungsmittel 3 versiegelt worden sind und die Nuten 24 mit dem Versiegelungsmittel 3 gefüllt worden sind, fährt das Herstellungsverfahren mit dem Planarisierungsschritt einer vorderen Fläche ST4 fort. Bei der Ausführungsform wird bei dem Versiegelungsschritt einer vorderen Fläche ST3 die Seite der vorderen Flächen 7 der Bauelemente 6 auf so eine Weise durch das Versiegelungsmittel 3 versiegelt, dass sämtliche der Kontakthöcker 8 bedeckt sind. Allerdings kann die Seite der vorderen Flächen 7 der Bauelemente 6 des Bauelementwafers 20 bei der vorliegenden Erfindung auf so eine Weise durch das Versiegelungsmittel 3 versiegelt werden, dass der Zustand, in dem die Spitzen 11 der Kontakthöcker 8 von einer vorderen Fläche 13 des Versiegelungsmittels 3 exponiert sind, erhalten wird.
  • (Planarisierungsschritt einer vorderen Fläche)
  • 8 ist eine seitliche Teilschnittansicht, welche den Planarisierungsschritt einer vorderen Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse veranschaulicht. 9 ist eine Schnittansicht des Bauelementwafers nach dem Planarisierungsschritt einer vorderen Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse. Der Planarisierungsschritt einer vorderen Fläche ST4 ist ein Schritt mit einem Planarisieren der vorderen Fläche 13 des Versiegelungsmittels 3 auf der Seite der vorderen Flächen 7 der Bauelemente 6 des Bauelementwafers 20 und einem Exponieren der Spitzen 11 der Kontakthöcker 8 nach dem Ausführen des Versiegelungsschritts einer vorderen Fläche ST3 und vor dem Ausführen des Schleifschritts einer hinteren Fläche ST5.
  • Bei der Ausführungsform saugt eine in 8 veranschaulichte Werkzeugeinsatz-Schneidvorrichtung 40 bei dem Planarisierungsschritt einer vorderen Fläche ST4 die hintere Flächenseite 9 des Bauelementwafers 20 an eine Haltefläche 42 eines Spanntischs 41 an und hält diese. Bei dem Planarisierungsschritt einer vorderen Fläche ST4 positioniert die Werkzeugeinsatz-Schneidvorrichtung 40 einen Kops eines Werkzeugeinsatzes 44 von einem Werkzeugeinsatzrevolver 43 an der vorderen Fläche 13 des Versiegelungsmittels 3 auf einer Höhe der Spitzen 11 der Kontakthöcker 8. Bei dem Planarisierungsschritt einer vorderen Fläche ST4 bewegt die Werkzeugeinsatz-Schneidvorrichtung 40 den Spanntisch 41 zum Beispiel in der horizontalen Richtung entlang eines Pfeils in 8, während sie den Werkzeugeinsatzrevolver 43 durch eine Spindel 45 um den Achsmittelpunkt parallel zu der vertikalen Richtung dreht und den Spanntisch 41 dazu bringt, unter dem Werkzeugeinsatzrevolver 43 vorbei zu gelangen, um die gesamte vordere Fläche 13 des Versiegelungsmittel 3 durch das Werkzeugeinsatz 44 des Werkzeugeinsatzrevolvers 43 zu schneiden.
  • Bei dem Planarisierungsschritt einer vorderen Fläche ST4 schneidet die Werkzeugeinsatz-Schneidvorrichtung 40 das Versiegelungsmittel 3, das die vorderen Flächen 7 der Bauelemente 6 des Bauelementwafers 20 auf so eine Weise versiegelt, dass die Spitzen 11 der Kontakthöcker 8 von der vorderen Fläche 13 des Versiegelungsmittels 3, wie in 9 veranschaulicht, exponiert sind. Wenn das Versiegelungsmittel 3 geschnitten worden ist, um die Kontakthöcker 8 von bzw. an der vorderen Fläche 13 des Versiegelungsmittels 3 bei dem Planarisierungsschritt einer vorderen Fläche ST4 zu exponieren, fährt das Herstellungsverfahren mit dem Schleifschritt einer hinteren Fläche ST5 fort.
  • Die vordere Fläche 13 des Versiegelungsmittels 3 wird bei der Ausführungsform während des Planarisierungsschritts einer vorderen Fläche ST4 durch das Werkzeugeinsatz 44 der Werkzeugeinsatz-Schneidvorrichtung 40 geschnitten, und die Spitzen 11 der Kontakthöcker 8 werden an der vorderen Fläche 13 des Versiegelungsmittels 3 exponiert. Allerdings kann eine Schleifvorrichtung bei der vorliegenden Erfindung verursachen, dass schleifende abrasive Steine eines durch eine Spindel gedrehten Schleifrads zum Schleifen an der vorderen Fläche 13 des Versiegelungsmittel 3 anliegen, während ein Spanntisch, der die hintere Flächenseite des Bauelementwafers 20 hält, um den Achsmittelpunkt gedreht und die vordere Fläche 13 des Versiegelungsmittels 3 geschliffen wird, um die Spitzen 11 der Kontakthöcker 8 an der vorderen Fläche 13 des Versiegelungsmittels 3 zu exponieren. Darüber hinaus muss der Planarisierungsschritt einer vorderen Fläche ST4 bei der vorliegenden Erfindung nicht ausgeführt werden, wenn das Versiegeln mit dem Versiegelungsmittel 3 während des Versiegelungsschritts einer vorderen Fläche ST3 in einem Zustand ausgeführt wird, in dem die Spitzen 11 der Kontakthöcker 8 an der vorderen Fläche 13 exponiert sind.
  • (Schleifschritt einer hinteren Fläche)
  • 10 ist eine perspektivische Ansicht, welche den Schleifschritt einer hinteren Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse veranschaulicht. 11 ist eine Schnittansicht des Bauelementwafers nach dem Schleifschritt einer hinteren Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse. Der Schleifschritt einer hinteren Fläche ST5 nach dem Ausführen des Versiegelungsschritts einer vorderen Fläche ST3 ist ein Schritt mit einem Schleifen der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20, die mit dem Bauelementbereich 22 korrespondiert, um einen ausgesparten Teil 25 mit einer Tiefe, welche die Nuten 24 erreicht, und einen ringförmigen Vorsprungsteil 26 auszubilden, der den ausgesparten Teil 25 umgibt und mit dem Überschussumfangsbereich 23 korrespondiert.
  • Bei dem Schleifschritt einer hinteren Fläche ST5 wird ein Schutzband 50, das in 10 veranschaulicht ist und eine kreisscheibenförmige Schutzkomponente mit dem gleichen Durchmesser wie der Bauelementwafer 20 ist, an der vorderen Fläche 13 des Versiegelungsmittels 3 des Bauelementwafers 20 angeklebt. Bei der Ausführungsform wird das Schutzband 50, das mit einem synthetischen Harz aufgebaut ist, an der vorderen Fläche 13 des Versiegelungsmittels 3 des Bauelementwafers 20 angeklebt. Allerdings ist die Schutzkomponente bei der vorliegenden Erfindung nicht auf das Schutzband 50 beschränkt und kann eine kreisscheibenförmige Komponente sein, die hart ist und den gleichen Durchmesser wie der Bauelementwafer 20 aufweist.
  • Bei dem Schleifschritt einer hinteren Fläche ST5 saugt eine in 10 veranschaulichte Schleifvorrichtung 60 die Seite der vorderen Fläche 13 des Versiegelungsmittels des Bauelementwafers 20 über eine Haltefläche 62 eines Spanntischs 61 mittels des Schutzbands 50 an und hält diese. Bei dem Schleifschritt einer hinteren Fläche ST5 dreht die Schleifvorrichtung 60, wie in 10 veranschaulicht, ein Schleifrad 64 durch eine Spindel 63 um den Achsmittelpunkt parallel zu der vertikalen Richtung und dreht den Spanntisch 61 um den Achsmittelpunkt parallel zu der vertikalen Richtung. Während eines Zuführens einer Schleifflüssigkeit von einer in dem Schaubild nicht veranschaulichten Schleifflüssigkeitsdüse verursacht die Schleifvorrichtung 60 darüber hinaus, dass schleifende abrasive Steine 65 des Schleifrads 64 an dem Teil anliegen, der mit dem Bauelementbereich 22 in der hinteren Fläche 9 korrespondiert, und bringt die schleifenden abrasiven Steine 65 mit einer vorbestimmten Zuführgeschwindigkeit näher an den Spanntisch 61 heran, um den Teil, der mit dem Bauelementbereich 22 in der hinteren Fläche 9 korrespondiert, durch die schleifenden abrasiven Steine zu schleifen.
  • Bei dem Schleifschritt einer hinteren Fläche ST5 wird der Teil, der mit dem Bauelementbereich 22 in der hinteren Fläche 9 korrespondiert, wie in 10 und 11 veranschaulicht, durch die schleifenden abrasiven Steine 65 geschliffen, um den ausgesparten Teil 25 auszubilden, der mit dem Bauelementbereich 22 korrespondiert und eine Kreisform als die planare Form auf der Seite der hinteren Fläche 9 des Substrats 4 aufweist. Zudem wird der Teil, der mit dem Überschussumfangsbereich 23 in der hinteren Fläche 9 korrespondiert, nicht geschliffen, sondern auf der Dicke vor dem Schleifen gehalten, um einen ringförmigen Projektionsteil 26 auszubilden, der mit dem Überschussumfangsbereich 23 korrespondiert und eine Ringform als die planare Form auf der hinteren Flächenseite 9 des Substrats 4 aufweist. Bei der vorliegenden Erfindung bildet der Teil, der mit dem Bauelementbereich 22 in der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 korrespondiert, den Teil aus, der sich mit dem Bauelementbereich 22 in der Dickenrichtung des Bauelementwafers 20 in der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 überlappt. Bei der vorliegenden Erfindung bildet der Teil, der mit dem Überschussumfangsbereich 23 in der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 korrespondiert den Teil aus, der mit dem Überschussumfangsbereich 23 in der Dickenrichtung des Bauelementwafers 20 in der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 überlappt.
  • Bei dem Schleifschritt einer hinteren Fläche ST5 wird der Teil, der mit dem Bauelementbereich 22 in der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 korrespondiert, geschliffen, bis die Dicke des Teils unter dem ausgesparten Teil 25 in dem Bauelementwafer 20 eine vorbestimmte Dicke erreicht (bei der Ausführungsform eine Dicke, die durch Abziehen der Dicke des Metallfilms 10 von der Enddicke 12 erhalten wird). Nachdem der Teil, der mit dem Bauelementbereich 22 in der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 korrespondiert, bis auf die vorbestimmte Dicke geschliffen worden ist, fährt das Herstellungsverfahren mit dem Metallfilmausbildungsschritt ST6 fort. Bei dem Bauelementwafer 20, der geschliffen wird, bis die Dicke des Teils unter dem ausgesparten Teil 25 in dem Bauelementwafer 20 bei dem Schleifschritt einer hinteren Fläche ST5 zu der vorbestimmten Dicke wird, wird das Versiegelungsmittel 3, mit dem die Nuten 24 gefüllt werden, an der Seite der hinteren Fläche 9 exponiert, da die Tiefe 24-1 der Nuten 24 größer ist als die Enddicke 12.
  • (Metallfilmausbildungsschritt)
  • 12 ist eine Schnittansicht des Bauelementwafers nach dem Metallfilmausbildungsschritt des Herstellungsverfahrens für Gehäuse, das in 3 veranschaulicht ist. Der Metallfilmausbildungsschritt ST6 ist ein Schritt mit einem Ausbilden des Metallfilms 10 auf einem Boden des ausgesparten Teils 25. Bei dem Metallfilmausbildungsschritt ST6 wird der Metallfilm 10, wie in 12 veranschaulicht, bei der Ausführungsform mit einer gleichmäßigen Dicke über den gesamten Boden des ausgesparten Teils 25 ausgebildet. Damit fährt das Herstellungsverfahren mit dem Versiegelungsschritt einer hinteren Fläche ST7 fort.
  • (Versiegelungsschritt einer hinteren Fläche)
  • 13 ist eine Schnittansicht des Bauelementwafers nach dem Versiegelungsschritt einer hinteren Fläche des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse. Der Versiegelungsschritt einer hinteren Fläche ST7 ist ein Schritt mit einem Füllen des ausgesparten Teils 25 mit dem Versiegelungsmittel 3, um die Versiegelung nach dem Ausführen des Schleifschritts einer hinteren Fläche ST5 auszuführen.
  • Bei dem Versiegelungsschritt einer hinteren Fläche ST7 wird das wärmehärtbare Harz, welches das Versiegelungsmittel 3 ausbildet, in den ausgesparten Teil 25 geführt, der in der hinteren Fläche 9 des Bauelementwafers 20 ausgebildet ist, und der ausgesparte Teil 25 wird mit dem wärmehärtbaren Harz gefüllt. Bei dem Versiegelungsschritt einer hinteren Fläche ST7 wird das wärmehärtbare Harz erwärmt, um gehärtet zu werden, und das Innere des ausgesparten Teils 25 wird mit dem Versiegelungsmittel 3 gefüllt und wird wie in 13 veranschaulicht, versiegelt. Wenn das Innere des ausgesparten Teils 25 durch das Versiegelungsmittel 3 versiegelt worden ist, fährt das Herstellungsverfahren mit dem Planarisierungsschritt ST8 fort. Bei der Ausführungsform ist das wärmehärtbare Harz, das den ausgesparten Teil 25 während des Versiegelungsschritts einer hinteren Fläche ST7 versiegelt, das wärmehärtbare Harz, das die Seite der vorderen Flächen 5 und 7 bei dem Versiegelungsschritt einer vorderen Fläche ST3 versiegelt. Jedoch ist das wärmehärtbare Harz bei der vorliegenden Erfindung nicht hierauf beschränkt.
  • (Planarisierungsschritt)
  • 14 ist eine seitliche Teilschnittansicht, die den Planarisierungsschritt des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse schematisch veranschaulicht. Der Planarisierungsschritt ST8 ist ein Schritt mit einem Planarisieren einer Fläche 14 des Versiegelungsmittels 3 auf der Seite der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 nach dem Ausführen des Versiegelungsschritts einer hinteren Fläche ST7 und vor einem Ausführen des Trennschritts ST9.
  • Während des Planarisierungsschritts ST8 saugt eine in 14 veranschaulichte Schleifvorrichtung 70 bei der Ausführungsform die Seite der vorderen Fläche 13 des Versiegelungsmittels 3 des Bauelementwafers 20 über eine Haltefläche 72 eines Spanntischs 71 mittels des Schutzbands 50 an und hält diese. Bei dem Planarisierungsschritt ST8 wird, wie in 14 veranschaulicht, ein Schleifrad 74 zum Schleifen durch eine Spindel 73 um den Achsmittelpunkt parallel zu der vertikalen Richtung gedreht, und der Spanntisch 71 wird um den Achsmittelpunkt parallel zu der vertikalen Richtung gedreht. Während eine Schleifflüssigkeit von einer Schleifflüssigkeitsdüse, die in dem Schaubild nicht veranschaulicht wird, zugeführt wird, werden schleifende abrasive Steine 75 des Schleifrads 74 darüber hinaus dazu gebracht, an der Fläche 14 des Versiegelungsmittels 3 anzuliegen, das den ausgesparten Teil 25 versiegelt, und werden mit einer vorbestimmten Zuführgeschwindigkeit näher an den Spanntisch 71 gebracht, um die Fläche 14 des Versiegelungsmittels 3 durch die schleifenden abrasiven Steine 75 zu schleifen.
  • Bei dem Planarisierungsschritt ST8 werden die Fläche 14 des Versiegelungsmittels 3, das das Innere des ausgesparten Teils 25 des Bauelementwafers 20 versiegelt, und der ringförmige Vorsprungsteil 26 geschliffen, um planarisiert zu werden, bis das Schleifrad 74 sich um einen vorbestimmten Zuführbetrag an den Spanntisch 71 annähert. Während des Planarisierungsschritts ST8 führt die Schleifvorrichtung 70 bei der Ausführungsform die Planarisierung aus, bis die Fläche 14 des Versiegelungsmittels 3 und der ringförmige Vorsprungsteil 26 miteinander bündig werden. Wenn das Schleifrad 74 sich um den vorbestimmten Zuführbetrag an den Spanntisch 71 angenähert hat, fährt das Herstellungsverfahren mit dem Trennschritt ST9 fort. Während des Planarisierungsschritts ST8 wird die Fläche 14 des Versiegelungsmittels 3 bei der Ausführungsform geschliffen, um planarisiert zu werden. Allerdings kann die Fläche 14 bei der vorliegenden Erfindung auf eine zu dem Planarisierungsschritt einer Vorderfläche ST4 ähnliche Weise durch den Werkzeugeinsatz 44 der Werkzeugeinsatz-Schneidvorrichtung 40 geschnitten werden. Während des Planarisierungsschritts ST8 kann die Schleifvorrichtung 70 bei der vorliegenden Erfindung wie bei dem Versiegelungsmittel 3 verwendet werden, oder es kann die Werkzeugeinsatz-Schneidvorrichtung 40 verwendet werden. Während des Planarisierungsschritts ST8 wird bei der vorliegenden Erfindung zum Beispiel der Verschleiß in Abhängigkeit von der Zusammensetzung des Versiegelungsmittels 3 hoch, wenn das Versiegelungsmittel 3 durch die Schleifvorrichtung 70 geschliffen wird, und daher ist es wünschenswert, das Versiegelungsmittel 3 durch die Werkzeugeinsatz-Schneidvorrichtung 40 zu schneiden.
  • (Trennschritt)
  • 15 ist eine perspektivische Ansicht, welche den Trennschritt des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse schematisch veranschaulicht. 16 ist eine vergrößerte Draufsicht, welche den Teil XVI aus 15 veranschaulicht. 17 ist eine Schnittansicht des Bauelementwafers nach dem Trennschritt des in 3 veranschaulichten Herstellungsverfahrens für Gehäuse. Der Trennschritt ST9 ist ein Schritt mit einem Ausbilden von Trennnuten 27 mit einer geringeren Breite 27-2 als die der Nuten 24 entlang der Nuten 24 von der vorderen Fläche 13 des Versiegelungsmittels 3 des Bauelementwafers 20 aus und einem Trennen des Bauelementwafers 20, um nach dem Ausführen des Versiegelungsschritts einer hinteren Fläche ST7 mehrere Gehäuse 1 auszubilden.
  • Bei der Ausführungsform wird das Schutzband 50 im Trennschritt ST9 von der Seite der vorderen Fläche 13 des Versiegelungsmittels 3 des Bauelementwafers 20 getrennt. Während des Trennschritts ST9 wird bei der Ausführungsform ein Dicingband 51, das in 15 veranschaulicht wird und eine Kreisscheibenform mit einem größeren Durchmesser als der des Bauelementwafers 20 aufweist, auf die Seite der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 geklebt. Zudem wird ein ringförmiger Rahmen 52 mit einem Innendurchmesser, der größer ist als der Durchmesser des Bauelementwafers 20, an der Außenkante des Dicingbands 51 angebracht.
  • Während des Trennschritts ST9 saugt eine Schneidvorrichtung 80, die in 15 veranschaulicht ist, bei der Ausführungsform die Seite der hinteren Fläche 9 des Bauelementwafers 20 über eine Haltefläche eines Spanntischs, der in dem Schaubild nicht veranschaulicht ist, mittels des Dicingbands 51 an und hält diese. Bei dem Trennschritt ST9 bildet die Schneidvorrichtung 80 die vordere Fläche 13 des Versiegelungsmittels 3, das die vorderen Flächen 7 des Bauelementwafers 20 versiegelt, durch ein Bildgebungsmittel ab und erfasst die Kontakthöcker 8, die an der vorderen Fläche 13 des Versiegelungsmittels 3, wie in 16 veranschaulicht, exponiert sind, um eine Ausrichtung auszuführen, bei der eine Positionseinstellung zwischen einer Schneidklinge 82 einer Schneideinheit 81 und der Nut 24 ausgeführt wird. Eine zweite Dicke der Schneidklinge 82, die bei dem Trennschritt ST9 verwendet wird, ist geringer als die erste Dicke der Schneidklinge 32, die bei dem Nutausbildungsschritt ST2 verwendet wird.
  • Bei dem Trennschritt ST9 bringt die Schneidvorrichtung 80 die Schneidklinge 82 dazu, in der Breitenrichtung in die Mitte der Versiegelung 3 zu schneiden, die in der Nut 24 eingebettet ist, bis sie das Dicingband 51 von der Seite der vorderen Flächen 5 und 7 des Bauelementwafers 20 aus erreicht, während sich der Spanntisch und die Schneidklinge 82 entlang der Nut 24 relativ zueinander bewegen. Bei dem Trennschritt ST9 bildet die Schneidvorrichtung 80 die Trennnuten 27 mit der zweiten Breite 27-2 in der Versiegelung 3, welche die Nuten 24 versiegelt, durch die Schneidklinge 82 aus. Während des Trennschritts ST9 werden die Trennnuten 27, wie in 17 veranschaulicht, in der Versiegelung 3 ausgebildet, welche sämtliche Nuten 24 versiegelt, und der Bauelementwafer 20 wird in die einzelnen Gehäuse 1 getrennt. Damit endet das Herstellungsverfahren für Gehäuse. In 7 bis 9, 11 bis 14 und 17 werden nur zwei Kontakthöcker 8 des Bauelements 6 von jedem Bauelementchip 2 veranschaulicht, und die anderen Kontakthöcker 8 werden weggelassen.
  • Bei der Ausführungsform ist die zweite Dicke der Schneidklinge 82 geringer als die erste Dicke, und daher weisen die Trennnuten 27 die zweite Breite 27-2 auf, die äquivalent zu der zweiten Dicke ist und geringer ist als die erste Breite 24-2. Bei der Ausführungsform werden die Trennnuten 27 durch eine Schneidbearbeitung ausgebildet, bei der die Schneidklinge 82 dazu gebracht wird, in das Versiegelungsmittel 3 zu schneiden, das in der Nut 24 eingebettet worden ist. Allerdings können bei der vorliegenden Erfindung die Trennnuten 27 durch eine Ablationsbearbeitung ausgebildet werden, bei der die Versiegelung 3 mit einem Laserstrahl mit so einer Wellenlänge entlang der Nuten 24 bestrahlt wird, die durch das Versiegelungsmittel 3 absorbiert wird. Die einzeln getrennten Gehäuse 1 werden durch eine Aufnahmevorrichtung von dem Dicingband 51 abgenommen, die in dem Schaubild nicht veranschaulicht wird, und werden zu dem nachfolgenden Schritt befördert.
  • Bei dem Herstellungsverfahren für Gehäuse in Übereinstimmung mit der oben beschriebenen Ausführungsform werden die Nuten 24, die halbgeschnittene Nuten sind, in der vorderen Fläche 5 des Substrats 4 ausgebildet, und die Seite der vorderen Flächen 5 und 7 wird durch das Versiegelungsmittel 3 versiegelt. Danach wird nur der Teil, der mit dem Bauelementbereich 22 in der hinteren Fläche 9 des Substrats 4 des Bauelementwafers 20 korrespondiert, geschliffen, und ein Teil des Bauelementwafers 20 wird verdünnt, um den ausgesparten Teil 25 in der Mitte auszubilden, und der Überschussumfangsbereich 23 wird mit der Dicke vor dem Schleifen als der ringförmige Vorsprungsteil 26 ausgebildet. Darüber hinaus wird der ausgesparte Teil 25 in der Mitte, der mit dem Bauelementbereich 22 in der hinteren Fläche 9 des Substrats 4 korrespondiert, bei dem Herstellungsverfahren für Gehäuse mit dem wärmehärtbaren Harz befüllt, welches das Versiegelungsmittel 3 ausbildet, und danach wird der Bauelementwafer 20 geteilt. Folglich entsteht bei dem Herstellungsverfahren für Gehäuse keine Notwendigkeit, den ringförmigen Vorsprungsteil 26 zu entfernen, um den Bauelementwafer 20 dazu zu bringen, durch den Spanntisch 20 der Schneidvorrichtung 80, sie den Bauelementwafer 20 in die einzelnen Gehäuse 1 teilt, gehalten zu werden. Als Ergebnis kann das Herstellungsverfahren für Gehäuse die Wahrscheinlichkeit eines Bruchs des Bauelementwafers 20 vermindern. Darüber hinaus wird bei dem Herstellungsverfahren für Gehäuse der ausgesparte Teil 25 des Bauelementwafers 20 durch das Versiegelungsmittel 3 versiegelt, und der Bauelementwafer 20 wird in die einzelnen Gehäuse 1 getrennt. Daher ist ein Anbringen an einem Substrat und ein Trennschritt für ein Versiegeln des Substrats nicht notwendig.
  • Bei dem Herstellungsverfahren für Gehäuse werden während des Planarisierungsschritts einer vorderen Fläche ST4 die Spitzen 11 der Kontakthöcker 8 an der vorderen Fläche 13 des Versiegelungsmittels 3 exponiert. Daher kann das Gehäuse 1 nach dem Trennen sicher an einem Substrat oder ähnlichem angebracht werden.
  • Darüber hinaus wird die Fläche 14 des Versiegelungsmittels 3, welches das Innere des ausgesparten Teils 25 versiegelt, bei dem Herstellungsverfahren für Gehäuse während des Planarisierungsschritts ST8 planarisiert. Daher kann das Gehäuse 1 mit höchst genauen Dimensionen erreicht werden.
  • Bei dem Herstellungsverfahren für Gehäuse wird die vorderer Fläche 13 der Versiegelung 3 darüber hinaus durch das Werkzeugeinsatz 44 der Werkzeugeinsatz-Schneidvorrichtung 40 planarisiert, um die Spitzen 11 der Kontakthöcker 8 während des Planarisierungsschritts einer vorderen Fläche ST4 zu exponieren. Daher kann gegen Grate, die durch eine Erstreckung des Metalls ausgebildet werden, das die Kontakthöcker 8 ausbildet, verglichen mit dem Fall vorgebeugt werden, bei dem die vordere Fläche 13 des Versiegelungsmittels 3 durch schleifende abrasive Steine oder ähnliches planarisiert werden.
  • Die vorliegende ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert und sämtliche Änderungen und Abwandlungen, die in den äquivalenten Schutzbereich der Ansprüche fallen, sind folglich durch die Erfindung einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 200719379 [0002]
    • JP 19379 [0003, 0004]
    • JP 2007 [0004]

Claims (3)

  1. Herstellungsverfahren für Gehäuse, in denen jeweils ein Bauelementchip durch eine Versiegelung versiegelt wird, wobei das Herstellungsverfahren für Gehäuse umfasst: einen Bauelementwafer-Vorbereitungsschritt mit einem Vorbereiten eines Bauelementwafers, der eine vordere Fläche mit einem Bauelementbereich, in dem in jedem von Bereichen, die durch mehrere vorbestimmte sich kreuzende Trennlinien abgegrenzt sind, ein Bauelement ausgebildet ist, und einen Überschussumfangsbereich aufweist, der den Bauelementbereich umgibt; einen Nutausbildungsschritt mit einem Ausbilden von Nuten entlang der vorbestimmten Trennlinien von der vorderen Fläche des Bauelementwafers aus mit einer Tiefe, die eine Enddicke des Bauelementchips erreicht; nach dem Ausführen des Nutausbildungsschritts einen Versiegelungsschritt einer vorderen Fläche mit einem Versiegeln der vorderen Fläche des Bauelementwafers durch das Versiegelungsmittel und einem Füllen der Nuten mit dem Versiegelungsmittel; nach dem Ausführen des Versiegelungsschritts einer vorderen Fläche einen Schleifschritt einer hinteren Fläche mit einem Schleifen einer hinteren Fläche des Bauelementwafers, die mit dem Bauelementbereich korrespondiert, um einen ausgesparten Teil mit einer Tiefe auszubilden, welche die Nuten erreicht, und um einen ringförmigen Vorsprungsteil auszubilden, der den ausgesparten Teil umgibt und mit dem Überschussumfangsbereich korrespondiert; nach dem Ausführen des Schleifschritts einer hinteren Fläche einen Versiegelungsschritt einer hinteren Fläche mit einem Füllen des ausgesparten Teils mit dem Versiegelungsmittel, um eine Versiegelung auszuführen; und nach dem Ausführen des Versiegelungsschritts einer hinteren Fläche einen Trennschritt mit einem Ausbilden von Trennnuten mit einer geringeren Breite als die der Nuten entlang der Nuten der vorderen Fläche des Bauelementwafers und einem Trennen des Bauelementwafers, um mehrere Gehäuse auszubilden, in denen jeweils der Bauelementchip durch das Versiegelungsmittel versiegelt ist.
  2. Herstellungsverfahren für Gehäuse nach Anspruch 1, bei dem das Bauelement eine Vorsprungselektrode aufweist, die vordere Fläche auf so eine Weise durch das Versiegelungsmittel versiegelt wird, dass die Vorsprungselektrode bei dem Versiegelungsschritt einer vorderen Fläche bedeckt wird, und das Herstellungsverfahren für Gehäuse nach dem Ausführen des Versiegelungsschritts einer vorderen Fläche und vor dem Ausführen des Schleifschritts einer hinteren Fläche ferner einen Planarisierungsschritt einer vorderen Fläche mit einem Planarisieren des Versiegelungsmittels an der vorderen Fläche des Bauelementwafers und einem Exponieren eines Endteils der Vorsprungselektrode umfasst.
  3. Herstellungsverfahren für Gehäuse nach Anspruch 1 oder 2, das ferner umfasst: einen Planarisierungsschritt mit einem Planarisieren des Versiegelungsmittels an der hinteren Fläche des Bauelementwafers nach dem Ausführen des Versiegelungsschritts einer hinteren Fläche und vor dem Ausführen des Trennschritts.
DE102020210294.5A 2019-08-13 2020-08-13 Herstellungsverfahren für gehäuse Pending DE102020210294A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-148594 2019-08-13
JP2019148594A JP7397598B2 (ja) 2019-08-13 2019-08-13 パッケージの製造方法

Publications (1)

Publication Number Publication Date
DE102020210294A1 true DE102020210294A1 (de) 2021-02-18

Family

ID=74239614

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020210294.5A Pending DE102020210294A1 (de) 2019-08-13 2020-08-13 Herstellungsverfahren für gehäuse

Country Status (8)

Country Link
US (1) US11133220B2 (de)
JP (1) JP7397598B2 (de)
KR (1) KR20210019964A (de)
CN (1) CN112397448A (de)
DE (1) DE102020210294A1 (de)
MY (1) MY194577A (de)
SG (1) SG10202007717QA (de)
TW (1) TW202107581A (de)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009272590A (ja) 2008-05-12 2009-11-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置
JP5522773B2 (ja) 2008-12-09 2014-06-18 リンテック株式会社 半導体ウエハの保持方法、チップ体の製造方法、およびスペーサ
US9263406B2 (en) * 2009-11-10 2016-02-16 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9704823B2 (en) * 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices
JP6487275B2 (ja) 2015-06-01 2019-03-20 株式会社ディスコ ウエーハの加工方法
JP6788508B2 (ja) 2017-01-13 2020-11-25 株式会社ディスコ ウェーハの加工方法
JP6976651B2 (ja) 2017-09-08 2021-12-08 株式会社ディスコ ウェーハの加工方法
US10276510B2 (en) * 2017-09-25 2019-04-30 Powertech Technology Inc. Manufacturing method of package structure having conductive shield

Also Published As

Publication number Publication date
CN112397448A (zh) 2021-02-23
JP7397598B2 (ja) 2023-12-13
TW202107581A (zh) 2021-02-16
US20210050265A1 (en) 2021-02-18
SG10202007717QA (en) 2021-03-30
MY194577A (en) 2022-12-02
US11133220B2 (en) 2021-09-28
JP2021034393A (ja) 2021-03-01
KR20210019964A (ko) 2021-02-23

Similar Documents

Publication Publication Date Title
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE10333810B4 (de) Verfahren zum Bearbeiten eines Halbleiterwafers einschließlich Schleifen der Rückseite
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102009030454B4 (de) Waferbehandlungsverfahren
DE102016221544B4 (de) Waferbearbeitungsverfahren
DE10295893T5 (de) Verfahren zur Herstellung von Halbleiterchips
DE102016213249A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE202015009750U1 (de) Laserbearbeitungsvorrichtung
DE102015216193A1 (de) Waferbearbeitungsverfahren
DE102016215472A1 (de) Waferbearbeitungsverfahren
DE102019218374A1 (de) Bearbeitungsverfahren für einen wafer
DE102014207012A1 (de) Bearbeitungsverfahren für ein plattenförmiges Werkstück
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102021207672A1 (de) Si-substratherstellungsverfahren
DE102015207193A1 (de) Einkristallsubstrat-Bearbeitungsverfahren
DE102021204071B4 (de) Waferbearbeitungsverfahren
DE102010030339B4 (de) Bearbeitungsverfahren für Halbleiterwafer
DE102015204698A1 (de) Verfahren zum Teilen eines Wafers
DE102019201438B4 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE102017219344A1 (de) Waferbearbeitungsverfahren
DE102012205251A1 (de) Halbleiterbearbeitungsverfahren
DE102020210294A1 (de) Herstellungsverfahren für gehäuse
DE102018217410A1 (de) Werkstückschleifverfahren
DE102014219908A1 (de) Herstellungsverfahren für eine Fotomaske
DE102020200540A1 (de) Verfahren zum bearbeiten eines werkstücks

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication