DE102015204698A1 - Verfahren zum Teilen eines Wafers - Google Patents

Verfahren zum Teilen eines Wafers Download PDF

Info

Publication number
DE102015204698A1
DE102015204698A1 DE102015204698.2A DE102015204698A DE102015204698A1 DE 102015204698 A1 DE102015204698 A1 DE 102015204698A1 DE 102015204698 A DE102015204698 A DE 102015204698A DE 102015204698 A1 DE102015204698 A1 DE 102015204698A1
Authority
DE
Germany
Prior art keywords
wafer
adhesive tape
adhesive
cut
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015204698.2A
Other languages
English (en)
Other versions
DE102015204698B4 (de
Inventor
Karl-Heinz Priewasser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to DE102015204698.2A priority Critical patent/DE102015204698B4/de
Priority to JP2016030094A priority patent/JP6308632B2/ja
Priority to US15/064,209 priority patent/US10784164B2/en
Publication of DE102015204698A1 publication Critical patent/DE102015204698A1/de
Application granted granted Critical
Publication of DE102015204698B4 publication Critical patent/DE102015204698B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Teilen eines Wafers (W), der an einer Seite (1) einen Bauelementbereich (2) mit mehreren durch mehrere Trennlinien abgeteilten Bauelementen aufweist, in Chips (23). Das Verfahren umfasst ein Anbringen eines Haftbands (4) zum Schützen von Bauelementen an dem Wafer (W) an der einen Seite (1) des Wafers (W), wobei das Haftband (4) an zumindest einigen, optional an allen, der Bauelemente anhaftet, und ein Anbringen eines Trägers (7) zum Halten des Haftbands (4) an der Seite des Haftbands (4), die der Seite, die mit den Bauelementen in Kontakt steht, gegenüberliegt, durch ein Anbringmittel (10). Das Anbringmittel (10) ist über einen gesamten Oberflächenbereich des Haftbands (4) vorgesehen, der mit dem Träger (7) in Kontakt steht. Das Verfahren umfasst ferner ein Schneiden des Wafers (W) entlang der Trennlinien, wobei die Seite (6) des Wafers (W), die der einen Seite (1) gegenüberliegt, mechanisch teilweise geschnitten wird und ein verbliebener Teil (21) des Wafers (W) in der Dickenrichtung desselben in dem Bereich oder den Bereichen, in dem oder denen der teilweise Schnitt oder die teilweisen Schnitte ausgebildet wurde oder wurden, von der Seite (6) des Wafers (W) aus, die der einen Seite (1) gegenüberliegt, mechanisch geschnitten und/oder durch einen Laser geschnitten und/oder durch Plasma geschnitten wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zum Teilen eines Wafers, wie zum Beispiel eines Halbleiterwafers, der an einer Seite einen Bauelementbereich mit mehreren durch mehrere Trennlinien abgeteilten Bauelementen aufweist, in Chips.
  • Technischer Hintergrund
  • Bei einem Halbleiterbauelement-Herstellverfahren wird ein Wafer, der einen Bauelementbereich mit mehreren durch mehrere Trennlinien abgeteilten Bauelementen aufweist, in einzelne Chips geteilt. Dieses Herstellverfahren umfasst üblicherweise einen Schneidschritt zum Schneiden des Wafers entlang der Trennlinien, um die einzelnen Chips zu erhalten. Um die an dem Wafer ausgebildeten Bauelemente während dieses Herstellverfahrens zu schützen und die einzelnen Chips geeignet anzuordnen, kann ein Haftband an der Seite des Wafers angebracht werden, an der die Bauelemente ausgebildet sind.
  • Bei bekannten Halbleiterbauelement-Herstellverfahren wird der oben genannte Schneidschritt von der Vorderseite des Wafers, an der die Bauelemente ausgebildet sind, aus durchgeführt. Bei diesem Schneidvorgang wird eine an der Wafervorderseite ausgebildete Oberflächenschicht, wie zum Beispiel eine Schicht mit niedrigem k (das heißt eine Schicht mit niedriger dielektrischer Konstante) zuerst durch Laserkerbung entlang der Trennlinien entfernt. Nachfolgend wird der Wafer durch Klingenzerteilung von der Vorderseite des Wafers aus entlang der entstandenen Lasernuten vollständig geschnitten.
  • Die durch diesen Laserkerbungsvorgang ausgebildeten Nuten müssen eine ausreichende Breite aufweisen, um zu ermöglichen, dass die Schneidklinge in dem nachfolgenden Klingenzerteilungsschritt sicher durch diese hindurchtreten kann, ohne die verbliebene Oberflächenschicht zu beschädigen. Deshalb wird die Lasernutbreite so gewählt, dass sie erheblich größer als die Schnittbreite in dem Klingenzerteilungsvorgang ist. Dieses Erfordernis einer relativ großen Lasernutbreite führt zu einem größeren Abstand zwischen nebeneinander liegenden Bauelementen und beschränkt daher die Anzahl an Bauelementen, die an dem Wafer angeordnet werden können, das heißt die Packungsdichte. Ferner sind mehrere Laserdurchläufe erforderlich, um eine so breite Lasernut vorzusehen, wodurch der Laserkerbungsvorgang zeitaufwändig und ineffizient wird.
  • Deshalb wird der Durchsatz bearbeiteter Bauelemente pro Stunde verringert und die Produktivität gesenkt.
  • Außerdem kann sich der Rest der an der Vorderseite des Wafers ausgebildeten Oberflächenschicht, wie zum Beispiel der Schicht mit niedrigem k, wegen der in dem Laserkerbungsvorgang erzeugten Wärme zumindest teilweise ablösen, wodurch eine Beschädigung der Bauelemente und/oder des Wafersubstrats hervorgerufen wird. Eine solche Beschädigung kann nicht nur die Funktionalität der Bauelemente beeinträchtigen, sondern auch die Chipfestigkeit der resultierenden Bauelementchips verringern.
  • Deshalb besteht weiterhin ein Bedarf nach einem zeitsparenden und kostengünstigen Waferteilungsverfahren, das es ermöglicht, das Risiko einer Beschädigung des Wafers zu minimieren.
  • Zusammenfassung der Erfindung
  • Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein zeitsparendes und kostengünstiges Verfahren zum Teilen eines Wafers in Chips bereitzustellen, das es ermöglicht, das Risiko einer Beschädigung des Wafers zu minimieren. Dieses Ziel wird durch ein Waferteilungsverfahren mit den technischen Merkmalen des Anspruchs 1 erreicht. Bevorzugte Ausführungsformen der Erfindung folgen aus den abhängigen Ansprüchen.
  • Die Erfindung stellt ein Verfahren zum Teilen eines Wafers, der an einer Seite einen Bauelementbereich mit mehreren durch mehrere Trennlinien abgeteilten Bauelementen aufweist, in Chips bereit. Das Verfahren umfasst ein Anbringen eines Haftbands zum Schützen von Bauelementen an dem Wafer an der einen Seite des Wafers, wobei das Haftband zumindest an einigen, optional an allen, der Bauelemente anhaftet, und ein Anbringen eines Trägers zum Halten des Haftbands an der Seite des Haftbands, die der Seite, die mit den Bauelementen in Kontakt steht, gegenüberliegt, durch ein Anbringmittel. Das Anbringmittel ist über einen gesamten Oberflächenbereich des Haftbands, der mit dem Träger in Kontakt steht, vorgesehen. Das Verfahren umfasst ferner ein Schneiden des Wafers entlang der Trennlinien, wobei die Seite des Wafers, die der einen Seite gegenüberliegt, mechanisch teilweise geschnitten wird und ein verbliebener Teil des Wafers in der Dickenrichtung desselben in dem Bereich oder den Bereichen, in dem oder denen der teilweise Schnitt oder die teilweisen Schnitte ausgebildet wurde oder wurden, von der Seite des Wafers aus, die der einen Seite gegenüberliegt, mechanisch geschnitten und/oder durch einen Laser geschnitten und/oder durch Plasma geschnitten wird.
  • In dem Schritt des mechanischen teilweisen Schneidens der Seite des Wafers, die der einen Seite gegenüberliegt, wird die Seite des Wafers, die der einen Seite gegenüberliegt, in der Dickenrichtung des Wafers, das heißt entlang eines Teils der Dicke des Wafers, mechanisch teilweise geschnitten.
  • Gemäß dem Waferteilungsverfahren der vorliegenden Erfindung wird der Wafer entlang der Trennlinien von der Seite des Wafers, die der einen Seite gegenüberliegt, das heißt von der Rückseite des Wafers, an der die Bauelemente nicht ausgebildet sind, aus geschnitten. Speziell wird die Waferrückseite mechanisch teilweise geschnitten und ein verbliebener Teil des Wafers von der Rückseite aus mechanisch geschnitten und/oder durch einen Laser geschnitten und/oder durch Plasma geschnitten.
  • Deshalb ist keine Laserkerbung an der Wafervorderseite mit einer Nutbreite, die größer als die Schnittbreite in dem mechanischen Schneidvorgang ist, erforderlich. Daher kann der Abstand zwischen nebeneinander liegenden Bauelementen in dem Bauelementbereich verringert werden, wodurch die Anzahl von Bauelementen, die an dem Wafer angeordnet werden können, erhöht wird, was zu einer verbesserten Packungsdichte führt.
  • Deshalb kann der Durchsatz bearbeiteter Bauelemente pro Stunde erhöht und die Produktivität verbessert werden, so dass ein zeitsparendes und kostengünstiges Waferteilungsverfahren erreicht wird.
  • Außerdem tritt, da der Wafer von dessen Rückseite aus entlang der Trennlinien geschnitten wird, keine Beschädigung der Wafervorderseite, wie zum Beispiel ein Ablösen einer daran ausgebildeten Oberflächenschicht (zum Beispiel einer Schicht mit niedrigem k), auf. Deshalb kann eine Beschädigung der Bauelemente und/oder des Wafersubstrats zuverlässig verhindert werden, wodurch ermöglicht wird, stabile Bauelementchips mit einer hohen Chipfestigkeit zu erhalten.
  • Außerdem kann, wenn der verbliebene Teil des Wafers durch einen Laser geschnitten wird, die Anzahl von Laserdurchläufen erheblich verringert werden, da keine Laserkerbung an der Vorderseite mit einer großen Nutbreite erforderlich ist. Daher wird die Effizienz des Waferteilungsverfahrens weiter verbessert.
  • Der verbliebene Teil des Wafers kann in einem einzelnen mechanischen Schneidschritt, zum Beispiel durch Klingenzerteilung oder Sägen, oder in einem einzelnen Laserschneidschritt oder in einem einzelnen Plasmaschneidschritt, zum Beispiel durch Verwendung einer Plasmaquelle, geschnitten werden. Der verbliebene Teil des Wafers kann durch eine Abfolge von mechanischen Schneidschritten und/oder Laserschneidschritten und/oder Plasmaschneidschritten geschnitten werden. Zum Beispiel kann ein Laserschneidschritt oder ein Plasmaschneidschritt auf einen mechanischen Schneidschritt folgen.
  • In dem Schritt des mechanischen teilweisen Schneidens der Seite des Wafers, die der einen Seite gegenüberliegt, kann der Wafer entlang 50% oder mehr, vorzugsweise entlang 70% oder mehr, bevorzugter entlang 80% oder mehr und noch bevorzugter entlang 90% oder mehr von dessen Dicke geschnitten werden.
  • Die Seite des Wafers, die der einen Seite gegenüberliegt, kann mit einer ersten Schnittbreite mechanisch teilweise geschnitten werden und der verbliebene Teil des Wafers in der Dickenrichtung desselben in dem Bereich oder den Bereichen, in dem oder denen der teilweise Schnitt oder die teilweisen Schnitte ausgebildet wurde oder wurden, kann von der Seite des Wafers aus, die der einen Seite gegenüberliegt, mit einer zweiten Schnittbreite mechanisch geschnitten und/oder durch einen Laser geschnitten und/oder durch Plasma geschnitten werden, wobei die zweite Schnittbreite kleiner als oder gleich groß wie die erste Schnittbreite ist.
  • Bei einer besonders bevorzugten Ausführungsform des Verfahrens der Erfindung ist die zweite Schnittbreite kleiner als die erste Schnittbreite.
  • Wie oben dargelegt wurde, wird der Wafer von der Rückseite des Wafers aus, an der die Bauelemente nicht ausgebildet sind, entlang der Trennlinien geschnitten. Deshalb beeinträchtigt die erste Schnittbreite in dem Schritt des mechanischen teilweisen Schneidens der Waferrückseite nicht den erforderlichen Abstand der Bauelemente, die an der gegenüberliegenden Seite des Wafers, das heißt an dessen Vorderseite, ausgebildet sind.
  • Ferner wird bei dem Verfahren gemäß dieser bevorzugten Ausführungsform ein verbliebener Teil des Wafers in dessen Dickenrichtung mit einer zweiten Schnittbreite geschnitten, die kleiner als die erste Schnittbreite ist. Daher wird der Bauelementbereich an der einen Seite, das heißt der Vorderseite, des Wafers von der Waferrückseite aus mit einer verringerten Schnittbreite geschnitten. Das Verfahren dieser bevorzugten Ausführungsform der Erfindung ermöglicht daher, dass der Abstand zwischen nebeneinander liegenden Bauelementen in dem Bauelementbereich weiter verringert wird, was zu einer zusätzlichen Erhöhung der Packungsdichte der Bauelemente führt.
  • Auf diese Weise können der Durchsatz bearbeiteter Bauelemente pro Stunde und die Produktivität weiter verbessert werden.
  • Außerdem kann, wenn der verbliebene Teil des Wafers durch einen Laser geschnitten wird, die Anzahl von Laserdurchläufen wegen der verringerten zweiten Schnittbreite weiter verringert werden, wodurch die Effizienz des Waferteilungsverfahrens weiter verbessert wird. Insbesondere ist in diesem Fall ein einzelner Laserdurchlauf ausreichend für den Schneidvorgang.
  • Der Wafer kann zum Beispiel ein Halbleiterwafer, ein Glaswafer, ein Saphirwafer, ein Keramikwafer, wie zum Beispiel ein Aluminiumoxid(Al2O3)-Keramikwafer, ein Quarzwafer, ein Zirkonoxidwafer, ein PZT(Bleizirkonattitanat)-Wafer, ein Polycarbonatwafer, ein Wafer aus Metall (zum Beispiel Kupfer, Eisen, Edelstahl, Aluminium oder dergleichen) oder einem metallisierten Material, ein Ferritwafer, ein Wafer aus einem optischen Kristallmaterial, ein Wafer der mit einem Harz, wie zum Beispiel einem Epoxidharz, beschichtet oder aus diesem geformt ist, oder dergleichen sein.
  • Insbesondere kann der Wafer zum Beispiel ein Si-Wafer, ein GaAs-Wafer, ein GaN-Wafer, ein GaP-Wafer, ein InAs-Wafer, ein InP-Wafer, ein SiC-Wafer, ein SiN-Wafer, ein LT(Lithiumtantalat)-Wafer, ein LN(Lithiumniobat)-Wafer oder dergleichen sein.
  • Der Wafer kann aus einem einzelnen Material oder aus einer Kombination unterschiedlicher Materialien, wie zum Beispiel zwei oder mehr der oben genannten Materialien, bestehen. Zum Beispiel kann der Wafer ein Si-und-Glas-Verbundwafer sein, bei dem ein aus Si bestehendes Waferelement mit einem aus Glas bestehenden Waferelement verbunden ist.
  • Der Wafer kann an der einen Seite einen Umfangsrandbereich ohne Bauelemente aufweisen, der um den Bauelementbereich herum ausgebildet ist.
  • Das Verfahren der Erfindung kann ferner ein Schleifen der Seite des Wafers, die der einen Seite gegenüberliegt, zum Einstellen der Waferdicke umfassen.
  • Das Schleifen des Wafers kann vor dem Schneiden des Wafers durchgeführt werden. In diesem Fall weist der Wafer eine verringerte Dicke auf, wenn der Schneidvorgang durchgeführt wird, wodurch die Dauer des Schneidschritts verkürzt und daher die Produktivität weiter erhöht wird.
  • Das Schneiden des Wafers kann vor dem Schleifen des Wafers durchgeführt werden. Dieser Ansatz ermöglicht es, den Schneidvorgang zu einem Zeitpunkt durchzuführen, zu dem der Wafer noch eine größere Dicke aufweist. Dementsprechend kann eine Verkrümmung des Wafers und/oder ein Herausbrechen des Schnitts besonders zuverlässig verhindert werden, was zu einer weiteren Erhöhung der Bearbeitungsqualität führt.
  • Das Haftband kann aus einem biegsamen oder nachgiebigen Material ausgebildet sein. In diesem Fall kann sich das Band so verformen, dass es sich in zuverlässiger Weise den in dem Bauelementbereich ausgebildeten Bauelemente anpasst, wodurch ein besonders dünnes Schleifen des Wafers in dem Schleifschritt ermöglicht wird.
  • Das Haftband kann wärmebeständig und/oder plasmabeständig und/oder feuchtigkeitsbeständig sein. Auf diese Weise kann gewährleistet werden, dass das Band in folgenden Verfahrensschritten, wie zum Beispiel einer Wärmehärtung oder einem Plasmaätzen, nicht beschädigt wird, wodurch ein besonders effizienter Schutz der Bauelemente in dem Bauelementbereich vorgesehen wird.
  • Das Haftmittel des Haftbands an dessen Seite, die mit den Bauelementen in Kontakt steht, kann durch einen äußeren Impuls, wie zum Beispiel Wärme, UV-Strahlung, ein elektrisches Feld und/oder eine chemische Substanz, härtbar sein. Auf diese Weise kann das Haftband nach der Bearbeitung leicht von dem Wafer entfernt werden. Der äußere Impuls kann auf das Haftmittel des Haftbands an dessen Seite, die mit den Bauelementen in Kontakt steht, aufgebracht werden, um so die Haftkraft des Haftmittels zu verringern, wodurch ein einfaches Entfernen des Haftbands ermöglicht wird.
  • Insbesondere kann das Haftmittel ein wärmehärtendes Haftmittel mit einer Härtungstemperatur von 80 bis 220°C, vorzugsweise von 100 bis 200°C, bevorzugter von 120 bis 190°C und noch bevorzugter von 150 bis 180°C, sein. Sogar noch bevorzugter beträgt die Härtungstemperatur 170°C.
  • Das Haftmittel kann ein Acrylharz oder ein Epoxidharz sein. Ein bevorzugtes Beispiel eines UV-härtenden Harzes für das Haftmittel ist zum Beispiel Urethan-Acrylat-Oligomer.
  • Ferner kann das Haftmittel zum Beispiel ein wasserlösliches Harz sein.
  • Das Haftband kann ein Doppelhaftband, das heißt ein Haftband, auf dessen beiden Seiten Haftmittel aufgebracht sind, sein. In diesem Fall kann das Anbringmittel ein Haftmittel sein, das auf die Seite des Haftbands aufgebracht ist, die der Seite, die mit den Bauelementen in Kontakt steht, gegenüberliegt, das heißt die Seite des Haftbands, die dem Träger zugewandt ist.
  • Das gleiche Haftmittel kann auf die zwei Seiten des Doppelhaftbands aufgebracht werden. Alternativ können unterschiedliche Haftmittel auf die zwei Seiten des Doppelhaftbands aufgebracht werden. Insbesondere kann ein Haftmittel, das durch einen äußeren Impuls härtbar ist, wie zum Beispiel ein wärmehärtendes Haftmittel, auf die Seite des Haftbands, die mit den Bauelementen in Kontakt steht, aufgebracht werden, während ein nichthärtendes Haftmittel auf die Seite des Haftbands aufgebracht werden kann, die dem Träger zugewandt ist.
  • Zum Beispiel kann bei dem Verfahren der Erfindung das von der Nitto Denko Corporation hergestellte Revalpha-Band als das Haftband verwendet werden.
  • Das Anbringmittel kann eine aus einem Haftmittelmaterial ausgebildete Haftmittelschicht sein. Das Haftmittelmaterial kann durch einen äußeren Impuls, wie zum Beispiel Wärme, UV-Strahlung, ein elektrisches Feld und/oder eine chemische Substanz, härtbar sein. Auf diese Weise kann der Träger nach der Bearbeitung leicht von dem Haftband entfernt werden. Der äußere Impuls kann auf das Haftmittelmaterial aufgebracht werden, um so die Haftkraft des Materials zu verringern, wodurch eine einfache Entfernung des Trägers ermöglicht wird.
  • Insbesondere kann das Haftmittelmaterial ein wärmehärtendes Haftmittelmaterial mit einer Härtungstemperatur von 80 bis 220°C, vorzugsweise von 100 bis 200°C, bevorzugter von 120 bis 190°C und noch bevorzugter von 150 bis 180°C, sein. Sogar noch bevorzugter beträgt die Härtungstemperatur 170°C.
  • Das Haftmittelmaterial kann ein Acrylharz oder ein Epoxidharz sein. Ein bevorzugtes Beispiel eines UV-härtenden Harzes für das Haftmittelmaterial ist zum Beispiel Urethan-Acrylat-Oligomer.
  • Ferner kann das Haftmittelmaterial zum Beispiel ein wasserlösliches Harz sein.
  • Das Anbringmittel kann eine Dicke in dem Bereich von 5 bis 100 μm aufweisen.
  • Eine Oberflächenschicht, insbesondere eine Schicht mit niedrigem k, das heißt eine Schicht mit einer niedrigen dielektrischen Konstante, kann an der einen Seite des Wafers vorgesehen sein. Die Oberflächenschicht, insbesondere die Schicht mit niedrigem k, kann von der Seite des Wafers aus, die der einen Seite gegenüberliegt, mechanisch geschnitten und/oder durch einen Laser geschnitten und/oder durch Plasma geschnitten werden.
  • Wie oben dargelegt wurde, tritt, da der Wafer von dessen Rückseite aus entlang der Trennlinien geschnitten wird, kein Ablösen der an diesem ausgebildeten Oberflächenschicht auf. Daher kann eine Beschädigung der Bauelemente und/oder des Wafersubstrats zuverlässig verhindert werden, wodurch ermöglicht wird, stabile Bauelementchips mit einer hohen Chipfestigkeit zu erhalten.
  • Das Waferteilungsverfahren der Erfindung kann besonders vorteilhaft für einen Wafer verwendet werden, der eine an dessen Vorderseite vorgesehene Schicht mit niedrigem k aufweist. Schichten mit niedrigem k sind allgemein sehr spröde und werden leicht beschädigt und/oder abgelöst, wenn der Wafer von dessen Vorderseite aus geschnitten wird. Jedoch tritt, wenn ein solcher Wafer unter Verwendung des Verfahrens der Erfindung geteilt wird, eine solche Beschädigung und/oder ein solches Ablösen nicht auf.
  • Das Waferteilungsverfahren der Erfindung kann ferner ein Anwenden eines Plasmaätzens auf die Seite des Wafers, die der einen Seite gegenüberliegt, nach dem Schneiden des Wafers umfassen. Auf diese Weise kann eine durch den Schneidvorgang in dem Wafer hervorgerufene mechanische Beschädigung entfernt werden, wodurch eine in dem Wafer während des Schneidens desselben erzeugte mechanische Spannung gelöst wird und die Chipfestigkeit der resultierenden Bauelementchips verbessert wird.
  • Eine Schutzschicht kann auf die Seite des Wafers, die der einen Seite gegenüberliegt, vor dem Plasmaätzen aufgebracht werden. Auf diese Weise dient die Schutzschicht während des Plasmaätzens als eine Maske, welche die Waferrückseite vor dem Plasma schützt und das Plasma effizient in die in dem Schneidvorgang erzeugten Schnitte zwischen den Chips führt, wodurch die Seitenoberflächen der Chips zuverlässig geätzt werden.
  • Das Waferteilungsverfahren der Erfindung kann ferner ein Anbringen eines Aufnehmhaftbands an der Seite des Wafers, die der einen Seite gegenüberliegt, nach dem Schneiden des Wafers umfassen.
  • Dieser Schritt ermöglicht ein besonders einfaches Abnehmen des Trägers von dem Haftband und des Haftbands von der einen Seite des Wafers, da die Chips durch das Aufnehmhaftband gehalten werden.
  • Das Aufnehmhaftband kann ferner so ausgelegt sein, dass es radial aufweitbar oder dehnbar ist. Das Verfahren kann ferner einen Schritt des radialen Aufweitens des Aufnehmhaftbands, zum Beispiel durch Verwendung einer Aufweittrommel, zum Vergrößern der Abstände zwischen den Chips und Ermöglichen eines einfacheren Aufnehmens der Chips umfassen.
  • Alternativ können die Chips direkt von dem Haftband aufgenommen werden, zum Beispiel nachdem ein äußerer Impuls, wie zum Beispiel Wärme, auf das Haftband aufgebracht wurde, wodurch das Haftmittel an der Seite des Haftbands, die mit den Bauelementen in Kontakt steht, gehärtet wird.
  • Das Waferteilungsverfahren der Erfindung kann ferner ein Parallelisieren der Oberfläche des Haftbands, die der Oberfläche, welche die Bauelemente kontaktiert, gegenüberliegt, zu der Oberfläche des Wafers, die der einen Seite gegenüberliegt, umfassen. Auf diese Weise kann eine höhere Bearbeitungsgenauigkeit, die auch zu einer erhöhten Bearbeitungsqualität führt, erreicht werden.
  • Der Träger kann aus einem steifen Material, wie zum Beispiel Silizium und/oder Glas und/oder SUS, bestehen. Wenn der Träger aus Glas besteht, ist eine Energiezufuhr in das Anbringmittel mit Strahlung, die durch Glas transmittiert werden kann, wie zum Beispiel UV-Strahlung, möglich. Wenn der Träger aus Silizium oder SUS besteht, wird ein kostengünstiger Träger bereitgestellt. Außerdem ist eine Kombination dieser Materialien möglich.
  • Kurze Beschreibung der Zeichnungen
  • Nachfolgend werden hierin nicht beschränkende Beispiele der Erfindung unter Bezugnahme auf die Zeichnungen erläutert, wobei:
  • 1 eine Querschnittsdarstellung ist, die einen ersten Schritt eines Verfahrens zum Teilen eines Wafers gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 2 eine Querschnittsdarstellung ist, die einen zweiten Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 3 eine Querschnittsdarstellung ist, die einen dritten und einen vierten Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 4 eine vergrößerte Ansicht des Bereichs A in 3 ist;
  • 5 eine Querschnittsdarstellung ist, die einen fünften Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 6 eine Querschnittsdarstellung ist, die einen sechsten Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 7 eine Querschnittsdarstellung ist, die einen siebten Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 8 eine Querschnittsdarstellung ist, die den sechsten und den siebten Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung weiter veranschaulicht;
  • 9 eine Querschnittsdarstellung ist, die einen achten Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht; und
  • 10 eine Querschnittsdarstellung ist, die einen neunten Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • Ausführliche Beschreibung der bevorzugten Ausführungsform
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Die bevorzugte Ausführungsform betrifft ein Verfahren zum Teilen eines Wafers W in Chips.
  • Der Wafer W kann zum Beispiel ein MEMS-Wafer sein, der MEMS-Bauelemente aufweist, die an einer Vorderseitenoberfläche desselben, die in der folgenden Beschreibung als eine Musterseite 1 bezeichnet wird, ausgebildet sind. Jedoch ist der Wafer W nicht auf einen MEMS-Wafer beschränkt, sondern kann dieser auch ein CMOS-Wafer, der an der Musterseite 1 desselben ausgebildete CMOS-Bauelemente, vorzugsweise als Festkörperabbildeeinrichtungen, aufweist, oder ein Wafer mit anderen Arten von Bauelementen an der Musterseite 1 sein.
  • Der Wafer W kann aus einem Halbleiter, wie zum Beispiel Silizium, bestehen. Ein solcher Siliziumwafer W kann Bauelemente, wie zum Beispiel ICs (integrierte Schaltungen) und LSIs (hohe Integrationsgrade), auf einem Siliziumsubstrat beinhalten. Alternativ kann der Wafer ein Optikbauelementwafer sein, der durch Ausbilden optischer Bauelemente, wie zum Beispiel LEDs (Leuchtdioden), auf einem Substrat aus anorganischem Material, wie zum Beispiel Keramik, Glas oder Saphir, aufgebaut ist. Der Wafer W ist nicht hierauf beschränkt und kann in einer beliebigen anderen Weise ausgebildet sein. Ferner ist auch eine Kombination der oben beschriebenen beispielhaften Waferausgestaltungen möglich.
  • Der Wafer W kann vor dem Schleifen eine Dicke im μm-Bereich, vorzugsweise im Bereich von 625 bis 925 μm, aufweisen.
  • Der Wafer W weist vorzugsweise eine Kreisform auf. Der Wafer W ist mit mehreren sich kreuzenden, als Straßen bezeichneten Trennlinien (nicht gezeigt) versehen, die an der Musterseite 1 desselben ausgebildet sind, wodurch der Wafer W in mehrere rechteckige Bereiche abgeteilt wird, in denen jeweils Bauelemente, wie zum Beispiel die zuvor beschriebenen, ausgebildet sind. Diese Bauelemente sind in einem Bauelementbereich 2 des Wafers W ausgebildet. In dem Fall eines kreisförmigen Wafers W ist dieser Bauelementbereich 2 vorzugsweise kreisförmig und konzentrisch zu dem äußeren Umfang des Wafers W angeordnet. Der Bauelementbereich 2 ist von einem ringförmigen Umfangsrandbereich 3, der den Bauelementbereich 2 umgibt, umgeben. In diesem Umfangsrandbereich 3 sind keine Bauelemente ausgebildet. Der Umfangsrandbereich 3 ist vorzugsweise konzentrisch zu dem Bauelementbereich 2 und/oder dem äußeren Umfang des Wafers W angeordnet. Die radiale Erstreckung des Umfangsrandbereichs 3 kann im mm-Bereich liegen und reicht vorzugsweise von 1 bis 3 mm.
  • Die Musterseite 1 des Wafers W kann ferner mit fragilen Strukturen oder Erhebungen (nicht gezeigt) zum Herstellen eines elektrischen Kontakts zu den Bauelementen des Bauelementbereichs 2 bei den getrennten Chips versehen sein.
  • Nachfolgend wird das Verfahren zum Teilen des Wafers W gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf 1 bis 10 beschrieben.
  • 1 zeigt das Ergebnis eines ersten Schritts des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung. In diesem ersten Schritt wird ein Haftband 4 an der Musterseite 1 des Wafers W angebracht. Mit anderen Worten wird die Musterseite 1 mit dem Haftband 4 beschichtet. Das Haftband 4 weist vorzugsweise die gleiche Form wie der Wafer W auf und wird konzentrisch an diesem angebracht. Wenn es an dem Wafer W angebracht ist, haftet das Haftband 4 an den in dem Bauelementbereich 2 der Musterseite 1 ausgebildeten Bauelementen an. Das Haftband 4 ermöglicht einen Schutz der in dem Bauelementbereich 2 des Wafers W ausgebildeten Bauelemente.
  • Das Haftmittel des Haftbands 4 an der Seite desselben, die mit den in dem Bauelementbereich 2 der Musterseite 1 ausgebildeten Bauelemente in Kontakt steht, kann durch einen äußeren Impuls, wie zum Beispiel Wärme, UV-Strahlung, ein elektrisches Feld und oder eine chemische Substanz, härtbar sein. Auf diese Weise kann das Haftband 4 nach der Bearbeitung leicht von dem Wafer W entfernt werden.
  • Insbesondere kann ein Haftmittel, das durch einen äußeren Impuls härtbar ist, wie zum Beispiel ein wärmehärtendes Haftmittel, auf die Seite des Haftbands aufgebracht werden, die mit den Bauelementen in Kontakt steht. Zum Beispiel kann das von der Nitto Denko Corporation hergestellte Revalpha-Band als das Haftband verwendet werden, wobei die Seite des Bands, auf die ein wärmehärtendes Haftmittel aufgebracht ist, so angeordnet wird, dass sie mit den Bauelementen des Bauelementbereichs 2 in Kontakt steht.
  • Ferner kann das Haftmittel des Haftbands 4 ein Acrylharz oder ein Epoxidharz sein. Ein bevorzugtes Beispiel eines UV-härtenden Harzes für das Haftmittel ist zum Beispiel Urethan-Acrylat-Oligomer. Außerdem kann das Haftmittel zum Beispiel ein wasserlösliches Harz sein.
  • 2 veranschaulicht einen zweiten Schritt des Verfahrens zum Teilen eines Wafers gemäß der Ausführungsform der vorliegenden Erfindung. Es ist anzumerken, dass dieser zweite Schritt für das Verfahren gemäß dieser Ausführungsform optional ist.
  • In diesem zweiten Schritt wird die Oberfläche des Haftbands 4, die von dem Wafer W weg ausgerichtet ist, zu der Oberfläche des Wafers W, die von dem Haftband 4 weg ausgerichtet ist, parallelisiert. Da die Bauelemente an der Musterseite 1 des Wafers W ausgebildet sind, kann die obere Oberfläche 5 des Haftbands 4 wegen der unterhalb derselben ausgebildeten Bauelemente ein unebenes Oberflächenprofil aufweisen. Der Abstand zwischen dem niedrigsten Punkt dieser oberen Oberfläche 5, welcher der Punkt der Oberfläche ist, der am nächsten zu dem Wafer W liegt, und dem höchsten Punkt dieser oberen Oberfläche 5, welcher der Punkt ist, der am weitesten von dem Wafer W entfernt ist, kann annähernd 70 μm betragen. Durch die Parallelisierung in diesem zweiten Schritt kann dieser Abstand zum Beispiel auf annähernd 2 μm verringert werden.
  • Diese Parallelisierung kann vorzugsweise durch Einspannen des Wafers W an einem Einspanntisch (nicht gezeigt) und Bewegen einer Fräseinrichtung 15 entlang der oberen Oberfläche 5, so dass die Bearbeitungsebene der Fräseinrichtung 15 parallel zu der Rückseitenoberfläche 6 des Wafers W ausgerichtet ist, erreicht werden. Der Gesamtdickenwert des Wafers W mit dem geschichteten Haftband 4 kann durch diesen zweiten Schritt erheblich verbessert werden.
  • 3 und 4 zeigen das Ergebnis eines dritten und eines vierten Schritts des Verfahrens zum Teilen eines Wafers gemäß dieser Ausführungsform, wobei 4 eine vergrößerte Ansicht des Bereichs A in 3 ist.
  • In dem dritten Schritt wird ein harter Träger 7 bereitgestellt. Der harte Träger 7 besteht vorzugsweise aus einem Material, das erheblich härter und steifer als das Material des Haftbands 4 ist. Der harte Träger 7 besteht zum Beispiel aus Silizium, Glas, SUS oder einer Kombination davon. Vorzugsweise ist der harte Träger 7 kongruent mit dem Haftband 4 ausgebildet und konzentrisch zu diesem angeordnet, wie in 3 und 4 veranschaulicht ist. Der harte Träger 7 kann zum Beispiel eine Höhe von 500 bis 1000 μm aufweisen.
  • Der harte Träger 7 weist einen äußeren ringförmigen Abschnitt s auf, der sich von dem äußeren Umfang 9 des Trägers 7 radial nach innen erstreckt. Der ringförmige Abschnitt s entspricht dem Umfangsrandbereich 3 des Wafers W, wenn der harte Träger 7 konzentrisch an dem Haftband 4 angebracht wird.
  • In dem vierten Schritt dieser Ausführungsform wird der harte Träger 7 konzentrisch an der oberen Oberfläche 5 des Haftbands 4 angebracht. Da der harte Träger 7 und das Haftband 4 kongruent ausgebildet sind, bilden diese zwei Teile eine durchgehende Umfangsoberfläche. Die Anbringung des harten Trägers 7 an dem Haftband 4 wird durch ein Anbringmittel 10 erreicht, das ein späteres Abnehmen des harten Trägers 7 von dem Haftband 4 ohne Beschädigung des harten Trägers 7 ermöglicht. Das Anbringmittel 10 ist über den gesamten Oberflächenbereich des Haftbands 4, der mit dem Träger 7 in Kontakt steht, vorgesehen, wie in 3 schematisch gezeigt ist.
  • Das Anbringmittel 10 kann Hafteigenschaften aufweisen, die durch das Aufbringen von Energie, wie zum Beispiel Wärme oder UV-Strahlung, beeinflusst werden können. Das Anbringmittel 10 kann einen wärmehärtenden oder UV-härtenden Klebstoff, vorzugsweise in Form eines Doppelhaftbands, umfassen.
  • Alternativ kann das Anbringmittel 10 ein nichthärtendes Haftmittel sein.
  • Wie oben dargelegt wurde, kann das von der Nitto Denko Corporation hergestellte Revalpha-Band als das Haftband verwendet werden. In diesem Fall kann das Anbringmittel 10 durch das Haftmittel gebildet werden, das an der Seite des Revalpha-Bands vorgesehen ist, die der Seite des Bands gegenüberliegt, auf die das wärmehärtende Haftmittel aufgebracht ist.
  • Der Wafer W, das Haftband 4 und der harte Träger 7 bilden nach diesem vierten Schritt eine Einheit mit konstantem oder annähernd konstantem Durchmesser. Diese Einheit und insbesondere das Haftband 4 wird durch den steifen harten Träger 7 strukturell gehalten, der durch das Anbringmittel 10 an dem Haftband 4 angebracht ist.
  • Wenn UV-härtender Klebstoff für das Anbringmittel 10 verwendet wird, besteht der harte Träger 7 vorzugsweise aus Glas. Dies ermöglicht, dass UV-Strahlung durch den Träger 7 hindurchtritt, um den Klebstoff zu härten, so dass der Klebstoff seine Hafteigenschaften verliert und der Träger 7 leicht abgenommen werden kann, ohne beschädigt zu werden.
  • Alternativ kann anstelle des UV-härtenden Klebstoffs ein wärmehärtendes Haftband, vorzugsweise ein Doppelhaftband, für das Anbringmittel 10 zum Anbringen des harten Trägers 7 an dem Haftband 4 verwendet werden. Ein solches wärmehärtendes Haftband ermöglich ein leichtes Abnehmen des harten Trägers 7 von dem Haftband 4 ohne Beschädigung des Trägers 7, indem Wärme auf das wärmehärtende Haftband aufgebracht wird. Dieser Aufbau ermöglicht die Verwendung von Silizium oder SUS als ein Material für den harten Träger 7, da keine Transparenz desselben erforderlich ist. Alternativ kann wasserlöslicher Klebstoff für das Anbringmittel 10 verwendet werden.
  • Es ist auch möglich, verteilten Flüssigklebstoff für das Anbringmittel 10 zu verwenden. Der Flüssigklebstoff trocknet und verbindet das Haftband 4 und den harten Träger 7 miteinander.
  • Um den harten Träger 7 von dem Haftband 4 abzunehmen, können eine Klinge oder beliebige andere mechanische Schneideinrichtungen zum Schneiden des Anbringmittels 10 verwendet werden, um den harten Träger 7 ohne Beschädigung von dem Haftband 4 abzunehmen. Alternativ kann ein für das Anbringmittel 10 verwendeter Klebstoff, wie zum Beispiel ein Flüssigklebstoff, durch einen äußeren Impuls, wie zum Beispiel UV-Strahlung oder Wärme, härtbar sein. In diesem Fall kann der harte Träger 7 von dem Haftband 4 abgenommen werden, indem der äußere Impuls auf den Klebstoff aufgebracht wird, wodurch der Klebstoff gehärtet und somit dessen Haftkraft verringert wird, und nachfolgend der harte Träger 7 von dem Haftband 4 entfernt wird. Ferner kann der Klebstoff, wie zum Beispiel ein Flüssigklebstoff, ein wasserlöslicher Klebstoff sein, der ermöglicht, den harten Träger 7 von dem Haftband 4 zu entfernen, indem Wasser auf den Klebstoff aufgebracht wird.
  • 5 veranschaulicht das Ergebnis eines fünften Schritts dieser Ausführungsform. In diesem fünften Schritt wird der Wafer W, an dem das Haftband 4 angebracht wurde, wobei der harte Träger 7 an dem Haftband 4 angebracht ist, von dessen Rückseitenoberfläche 6 aus mit einer Schleifeinrichtung (nicht gezeigt) auf eine gewünschte Dicke geschliffen. Bei dieser Ausführungsform ist die Dicke nach dem Schleifen die Enddicke der Chips. Eine solche Schleifeinrichtung kann eine oder mehrere Schleifscheiben, wie zum Beispiel Diamantscheiben, beinhalten.
  • In einem sechsten und einem siebten Schritt des Waferteilungsverfahrens der bevorzugten Ausführungsform wird der Wafer W von der geschliffenen Rückseite desselben aus entlang der Trennlinien geschnitten, wie in 6 bis 8 veranschaulicht ist. 8 zeigt eine vergrößerte Ansicht eines Teils der Einheit, die aus dem Wafer W, dem Haftband 4 und dem harten Träger 7 besteht, wobei die linke Seite der 8 schematisch einen teilweisen Schnitt zeigt und die rechte Seite der 8 schematisch einen Schnitt 22 zeigt, der durch die gesamte Dicke des Wafers W verläuft.
  • Speziell wird die geschliffene Rückseite des Wafers W in dem sechsten Schritt zuerst unter Verwendung einer mechanischen Schneideinrichtung, wie zum Beispiel einer Klinge oder einer Säge (nicht gezeigt), beispielsweise einer Zerteilungsklinge, mit einer ersten Schnittbreite w1 mechanisch teilweise geschnitten (siehe 6 und die linke Seite der 8). Wie schematisch in 8 gezeigt ist, wird der Wafer W entlang mehr als 80% von dessen Dicke mechanisch geschnitten. Der mechanische Schnitt wird entlang der an dem Wafer W angeordneten Trennlinien durchgeführt.
  • Nachfolgend wird bei dieser Ausführungsform in dem siebten Schritt ein verbliebener Teil 21 des Wafers W in der Dickenrichtung desselben in den Bereichen, in denen die teilweisen Schnitte ausgebildet wurden, von der Rückseite des Wafers W aus mit einer zweiten Schnittbreite w2 vorzugsweise durch einen Laser geschnitten (siehe 7 und die rechte Seite der 8). Der verbliebene Teil 21 des Wafers W kann durch Laserablation geschnitten werden. Jedoch kann der verbliebene Teil 21 des Wafers W alternativ mechanisch geschnitten werden, zum Beispiel indem eine mechanische Schneideinrichtung, wie zum Beispiel eine Klinge oder eine Säge, mit einer Breite, die kleiner als die der für die teilweisen Schnitte verwendeten mechanischen Schneideinrichtung ist, verwendet wird. Außerdem kann der verbliebene Teil 21 des Wafers W als eine weitere Alternative durch Plasma, zum Beispiel durch Verwendung einer Plasmaquelle, geschnitten werden. Ferner können auch Kombinationen dieser verschiedenen Schneidverfahren verwendet werden.
  • Wie in 8 gezeigt ist, ist die zweite Schnittbreite w2 kleiner als die erste Schnittbreite w1. Zur einfacheren Darstellung ist dieser Unterschied zwischen den zwei Schnittbreiten in 6 und 7 nicht veranschaulicht.
  • Indem der verbliebene Teil 21 des Wafers W geschnitten wird, werden die Chips 23 vollständig voneinander getrennt.
  • Das Verfahren der Erfindung ist besonders vorteilhaft, wenn der Wafer W eine Oberflächenschicht (nicht gezeigt), insbesondere eine Schicht mit niedrigem k, an dessen Musterseite 1 aufweist. Schichten mit niedrigem k sind allgemein sehr spröde und werden leicht beschädigt und/oder abgelöst, wenn der Wafer W von dessen Musterseite 1 aus geschnitten wird. Jedoch tritt, wenn ein solcher Wafer W unter Verwendung des Verfahrens der Erfindung geteilt wird, eine solche Beschädigung und/oder ein solches Ablösen nicht auf, da der Wafer W in der oben beschriebenen Weise von der Rückseite desselben aus geschnitten wird.
  • Nachdem die Chips 23 vollständig voneinander getrennt wurden, haften diese jeweils an dem Haftband 4 an, an dem der harte Träger 7 angebracht ist, wie in 7 veranschaulicht ist.
  • In einem optionalen weiteren Schritt der Ausführungsform kann ein Plasmaätzen nach dem Schneiden des Wafers W auf die Waferrückseite angewandt werden. Auf diese Weise kann eine durch den Schneidvorgang in dem Wafer W hervorgerufene mechanische Beschädigung entfernt werden, wodurch eine in dem Wafer W während des Schneidens desselben erzeugte mechanische Spannung gelöst und die Chipfestigkeit der resultierenden Bauelementchips verbessert wird.
  • In einem achten Schritt der Ausführungsform, dessen Ergebnis in 9 gezeigt ist, werden die einzelnen Chips 23, die jeweils durch das Haftband 4 und den harten Träger 7 gehalten werden, an einem Aufnehmhaftband 24 angeordnet, das an einem ringförmigen Rahmen 25 angebracht ist. Die Einheit der Chips 23, des Haftbands 4 und des harten Trägers 7 wird an dem Aufnehmhaftband 24 in einer solchen Weise angeordnet, dass die geschliffene Oberfläche der Chips 23 das Aufnehmhaftband 24 kontaktiert, wie in 9 gezeigt ist.
  • In einem neunten Schritt der Ausführungsform, dessen Ergebnis in 10 gezeigt ist, werden der Träger 7 und das Haftband 4 von dem Wafer W entfernt. Insbesondere kann das Haftmittel des Haftbands 4 an der Seite desselben, die der Musterseite 1 des Wafers W zugewandt ist, durch Aufbringen eines äußeren Impulses darauf gehärtet werden, wie oben dargelegt wurde, um so die Haftkraft des Haftmittels zu verringern, wodurch ein einfaches Entfernen des Haftbands 4 und des Trägers 7 von dem Wafer W ermöglicht wird.
  • Nachfolgend können die einzelnen getrennten Chips 23 durch eine Aufnehmeinrichtung (nicht gezeigt) von dem Aufnehmhaftband 24 aufgenommen werden. Der Abstand zwischen den einzelnen Chips 23 kann vergrößert werden, indem das Aufnehmhaftband 24 radial gedehnt wird, um den Aufnehmvorgang zu erleichtern.
  • Alternativ können die Chips 23 direkt von dem Haftband 4 aufgenommen werden, zum Beispiel nachdem ein äußerer Impuls, wie zum Beispiel Wärme, auf das Haftband 4 aufgebracht wurde, wodurch das Haftmittel an der Seite des Haftbands 4, die mit den Bauelementen in Kontakt steht, gehärtet wird.

Claims (11)

  1. Verfahren zum Teilen eines Wafers (W), der an einer Seite (1) einen Bauelementbereich (2) mit mehreren durch mehrere Trennlinien abgeteilten Bauelementen aufweist, in Chips (23), wobei das Verfahren umfasst: Anbringen eines Haftbands (4) zum Schützen von Bauelementen an dem Wafer (W) an der einen Seite (1) des Wafers (W), wobei das Haftband (4) zumindest an einigen, optional an allen, der Bauelemente anhaftet; Anbringen eines Trägers (7) zum Halten des Haftbands (4) an der Seite des Haftbands (4), die der Seite, die mit den Bauelementen in Kontakt steht, gegenüberliegt, durch ein Anbringmittel (10), wobei das Anbringmittel (10) über einen gesamten Oberflächenbereich des Haftbands (4) vorgesehen ist, der mit dem Träger (7) in Kontakt steht; und Schneiden des Wafers (W) entlang der Trennlinien; wobei die Seite (6) des Wafers (W), die der einen Seite (1) gegenüberliegt, mechanisch teilweise geschnitten wird, und ein verbliebener Teil (21) des Wafers (W) in der Dickenrichtung desselben in dem Bereich oder den Bereichen, in dem oder denen der teilweise Schnitt oder die teilweisen Schnitte ausgebildet wurde oder wurden, von der Seite (6) des Wafers (W) aus, die der einen Seite (1) gegenüberliegt, mechanisch geschnitten und/oder durch einen Laser geschnitten und/oder durch Plasma geschnitten wird.
  2. Verfahren nach Anspruch 1, das ferner ein Schleifen der Seite (6) des Wafers (W), die der einen Seite (1) gegenüberliegt, zum Einstellen der Waferdicke umfasst.
  3. Verfahren nach Anspruch 2, bei dem das Schleifen des Wafers (W) vor dem Schneiden des Wafers (W) durchgeführt wird.
  4. Verfahren nach Anspruch 2, bei dem das Schneiden des Wafers (W) vor dem Schleifen des Wafers (W) durchgeführt wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Schicht mit niedrigem k an der einen Seite (1) des Wafers (W) vorgesehen ist und die Schicht mit niedrigem k von der Seite (6) des Wafers (W) aus, die der einen Seite (1) gegenüberliegt, mechanisch geschnitten und/oder durch einen Laser geschnitten und/oder durch Plasma geschnitten wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Haftmittel des Haftbands (4), das mit den Bauelementen in Kontakt steht, durch einen äußeren Impuls, wie zum Beispiel Wärme, UV-Strahlung, ein elektrisches Feld und/oder eine chemische Substanz, härtbar ist.
  7. Verfahren nach Anspruch 6, das ferner ein Aufbringen des äußeren Impulses auf das Haftmittel des Haftbands (4) in Kontakt mit den Bauelementen, um so die Haftkraft des Haftmittels zu verringern, umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Anbringen eines Aufnehmhaftbands (24) an der Seite (6) des Wafers (W), die der einen Seite (1) gegenüberliegt, nach dem Schneiden des Wafers (W) umfasst.
  9. Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Parallelisieren der Oberfläche des Haftbands (4), die der Oberfläche, welche die Bauelemente kontaktiert, gegenüberliegt, zu der Oberfläche des Wafers (W), die der einen Seite (1) gegenüberliegt, umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Anbringmittel (10) eine Haftmittelschicht ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Träger (7) aus einem steifen Material, wie zum Beispiel Silizium und/oder Glas und/oder SUS, besteht.
DE102015204698.2A 2015-03-16 2015-03-16 Verfahren zum Teilen eines Wafers Active DE102015204698B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015204698.2A DE102015204698B4 (de) 2015-03-16 2015-03-16 Verfahren zum Teilen eines Wafers
JP2016030094A JP6308632B2 (ja) 2015-03-16 2016-02-19 ウェハを分割する方法
US15/064,209 US10784164B2 (en) 2015-03-16 2016-03-08 Method of dividing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015204698.2A DE102015204698B4 (de) 2015-03-16 2015-03-16 Verfahren zum Teilen eines Wafers

Publications (2)

Publication Number Publication Date
DE102015204698A1 true DE102015204698A1 (de) 2016-09-22
DE102015204698B4 DE102015204698B4 (de) 2023-07-20

Family

ID=56853255

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015204698.2A Active DE102015204698B4 (de) 2015-03-16 2015-03-16 Verfahren zum Teilen eines Wafers

Country Status (3)

Country Link
US (1) US10784164B2 (de)
JP (1) JP6308632B2 (de)
DE (1) DE102015204698B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017212858B4 (de) * 2017-07-26 2024-08-29 Disco Corporation Verfahren zum Bearbeiten eines Substrats
GB201801457D0 (en) * 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
US11701739B2 (en) * 2019-04-12 2023-07-18 Skyworks Solutions, Inc. Method of optimizing laser cutting of wafers for producing integrated circuit dies
WO2020217397A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
WO2020217401A1 (ja) 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
KR102705615B1 (ko) * 2019-06-25 2024-09-12 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 이에 사용되는 레이저 장치
US11189518B2 (en) * 2019-11-15 2021-11-30 Advanced Semiconductor Engineering, Inc. Method of processing a semiconductor wafer
CN114227962B (zh) * 2021-12-22 2023-09-05 颀中科技（苏州）有限公司 晶圆切割方法及晶圆切割装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
US20080003780A1 (en) * 2006-06-30 2008-01-03 Haixiao Sun Detachable stiffener for ultra-thin die
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US20080277806A1 (en) * 2007-05-08 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US20100311227A1 (en) * 2007-10-09 2010-12-09 Keiichi Hatakeyama Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
US20130267076A1 (en) * 2012-04-10 2013-10-10 Wei-Sheng Lei Wafer dicing using hybrid multi-step laser scribing process with plasma etch

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
JP2003163313A (ja) * 2001-09-13 2003-06-06 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2004363165A (ja) * 2003-06-02 2004-12-24 Tokyo Seimitsu Co Ltd ウェーハ処理装置およびウェーハ処理方法
DE20318462U1 (de) * 2003-11-26 2004-03-11 Infineon Technologies Ag Anordnung elektronischer Halbleiterbauelemente auf einem Trägersystem zur Behandlung der Halbleiterbauelemente mit einem flüssigen Medium
US7226812B2 (en) 2004-03-31 2007-06-05 Intel Corporation Wafer support and release in wafer processing
JP2005302982A (ja) * 2004-04-12 2005-10-27 Nitto Denko Corp 半導体チップの製造方法
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
CN100440444C (zh) * 2004-07-22 2008-12-03 株式会社瑞萨科技 半导体器件的制造方法
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2007243112A (ja) * 2006-03-13 2007-09-20 Disco Abrasive Syst Ltd ウェーハの凹状加工方法及び凹凸吸収パッド
JP5181222B2 (ja) 2006-06-23 2013-04-10 日立化成株式会社 半導体デバイスの製造方法
JP2008135446A (ja) * 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP2008159985A (ja) 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8598490B2 (en) * 2008-03-31 2013-12-03 Electro Scientific Industries, Inc. Methods and systems for laser processing a workpiece using a plurality of tailored laser pulse shapes
JP4810565B2 (ja) * 2008-11-26 2011-11-09 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5308213B2 (ja) * 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
US7977213B1 (en) * 2010-03-31 2011-07-12 Electro Scientific Industries, Inc. Use of laser energy transparent stop layer to achieve minimal debris generation in laser scribing a multilayer patterned workpiece
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
KR102029646B1 (ko) * 2013-01-31 2019-11-08 삼성전자 주식회사 반도체 장치 제조 방법
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法
US9209047B1 (en) * 2013-04-04 2015-12-08 American Semiconductor, Inc. Method of producing encapsulated IC devices on a wafer
JP2015041687A (ja) * 2013-08-21 2015-03-02 株式会社ディスコ ウエーハの加工方法
US9385040B2 (en) * 2014-02-19 2016-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070155131A1 (en) * 2005-12-21 2007-07-05 Intel Corporation Method of singulating a microelectronic wafer
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
US20080003780A1 (en) * 2006-06-30 2008-01-03 Haixiao Sun Detachable stiffener for ultra-thin die
US20080277806A1 (en) * 2007-05-08 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US20100311227A1 (en) * 2007-10-09 2010-12-09 Keiichi Hatakeyama Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
US20130267076A1 (en) * 2012-04-10 2013-10-10 Wei-Sheng Lei Wafer dicing using hybrid multi-step laser scribing process with plasma etch

Also Published As

Publication number Publication date
DE102015204698B4 (de) 2023-07-20
JP6308632B2 (ja) 2018-04-11
US20160276223A1 (en) 2016-09-22
JP2016174146A (ja) 2016-09-29
US10784164B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
DE102015002542B4 (de) Waferteilungsverfahren
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE102015216619B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE112015006857B4 (de) Verfahren zum Bearbeiten eines Wafers und Schutzabdeckung zur Verwendung in diesem Verfahren
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE102017208405B4 (de) Verfahren zum Bearbeiten eines Wafers und Schutzfolie
DE112017003219B4 (de) Verfahren zum Bearbeiten eines Wafers
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE102004029094B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE102018205895B4 (de) Herstellungsverfahren einer Halbleiterpackung
DE102017212858B4 (de) Verfahren zum Bearbeiten eines Substrats
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE2846398A1 (de) Verfahren zum zertrennen einer halbleiterplatte in mehrere plaettchen
DE102018200656A1 (de) Verfahren zum Bearbeiten eines Wafers
DE102019201438B4 (de) Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats
DE102014207012A1 (de) Bearbeitungsverfahren für ein plattenförmiges Werkstück
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102017201151A1 (de) Verfahren zum Bearbeiten eines Substrats
DE102018214337A1 (de) Verfahren zum Bearbeiten eines Substrats
DE102016203320A1 (de) Schneidevorrichtung und Waferschneideverfahren
DE102014226050A1 (de) Bauelementwafer-Bearbeitungsverfahren
DE102014227005B4 (de) Verfahren zum Aufteilen eines Wafers in Chips
DE112019006915T5 (de) Verfahren zur herstellung eines halbleiterelements
DE102014219908B4 (de) Herstellungsverfahren für eine Fotomaske

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final