-
HINTERGRUND DER ERFINDUNG
-
Gebiet der Erfindung
-
Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen Wafer, der Isolierschichten mit niedriger Dielektrizitätskonstante (Schichten mit niedrigem k) als Zwischenlagenisolierschichten verwendet.
-
Beschreibung des Stands der Technik
-
Bei einem Halbleiterbauelement-Herstellverfahren werden mehrere als Straßen bezeichnete, sich kreuzende Trennlinien an der Vorderseite eines im Wesentlichen scheibenförmigen Halbleiterwafers, wie zum Beispiel eines Siliziumwafers und eines Galliumarsenidwafers, ausgebildet, um dadurch mehrere getrennte Bereiche zu definieren, in denen jeweils mehrere Bauelemente, wie zum Beispiel ICs und LSIs, ausgebildet sind. Nachdem die Rückseite eines solchen Halbleiterwafers durch Verwendung einer Schleifvorrichtung geschliffen wurde, um die Dicke des Wafers auf eine vorgegebene Dicke zu verringern, wird der Halbleiterwafer durch Verwendung einer Schneidvorrichtung oder einer Laserbearbeitungsvorrichtung in mehrere einzelne Chips geteilt, die jeweils den mehreren Bauelementen entsprechen. Die so erhaltenen Chips werden in verschiedenen elektrischen Geräten, wie zum Beispiel Mobiltelefonen und PCs, weit verbreitet verwendet.
-
Allgemein wird eine als Zerteilsäge bezeichnete Schneidvorrichtung als die oben genannte Schneidvorrichtung verwendet. Diese Schneidvorrichtung beinhaltet eine Schneidklinge mit einer Schneidkante, die eine Dicke von 20 bis 30 µm aufweist. Die Schneidkante ist durch Verbinden von Superschleifkörnern, wie zum Beispiel Diamantkörnern und CBN-Körnern, mit Metall oder Harz ausgebildet. Die Schneidklinge wird mit einer hohen Geschwindigkeit, wie zum Beispiel 30000 U/Min, gedreht und abgesenkt, um in den Halbleiterwafer zu schneiden, wodurch der Halbleiterwafer geschnitten wird. Bei jedem an der Vorderseite des Halbleiterwafers ausgebildeten Halbleiterbauelement sind mehrere Metallleitungslagen zur Signalübertragung geschichtet und diese Metallleitungslagen sind voneinander durch Zwischenlagenisolierschichten isoliert, die hauptsächlich aus SiO2 ausgebildet sind. In den letzten Jahren wurde der Abstand zwischen den nebeneinander liegenden Leitungslagen in Verbindung mit einer feineren Struktur kleiner, wodurch eine Vergrößerung der Kapazität zwischen den nebeneinander liegenden Leitungslagen bewirkt wurde. Als Folge dessen entsteht ein erhebliches Problem dahingehend, dass eine Signalverzögerung auftritt, wodurch eine Erhöhung des Energieverbrauchs hervorgerufen wird.
-
Um eine Parasitärkapazität zwischen den Metallleitungslagen zu verringern, werden im Stand der Technik beim Ausbilden der Bauelemente (Schaltungen) hauptsächlich SiO2-Isolierschichten als die Zwischenlagenisolierschichten zum Isolieren der Metallleitungslagen verwendet. Jedoch wurden kürzlich Isolierschichten mit niedriger Dielektrizitätskonstante (Schichten mit niedrigem k), die eine niedrigere Dielektrizitätskonstante als die SiO2-Isolierschichten aufweisen, als die Zwischenlagenisolierschichten verwendet. Beispiele solcher Isolierschichten mit niedriger Dielektrizitätskonstante, die eine Dielektrizitätskonstante (zum Beispiel k = 2,5 bis 3,6) aufweisen, die niedriger als die Dielektrizitätskonstante (k = 4,1) der SiO2-Schichten ist, beinhalten anorganische Schichten aus SiOC, SiLK etc., organische Schichten, wie zum Beispiel Polymerschichten aus Polyimid, Parylen, Polytetrafluoroethylen etc., und poröse Silikaschichten aus Methyl, das Polysiloxan etc. enthält.
-
Falls eine geschichtete Lage, die solche Isolierschichten mit niedriger Dielektrizitätskonstante beinhaltet, durch Verwendung einer Schneidklinge entlang der Trennlinien geschnitten wird, entsteht ein Problem dahingehend, dass die geschichtete Lage sich ablöst, da die Isolierschichten mit niedriger Dielektrizitätskonstante wie Mika sehr brüchig sind. Um dieses Problem zu lösen, hat das
offengelegte japanische Patent Nr. 2005-064230 oder das
offengelegte japanische Patent Nr. 2005-142398 ein Halbleiterwafer-Bearbeitungsverfahren vorgeschlagen, das die Schritte des vorausgehenden Aufbringens eines Laserstrahls auf einen Halbleiterwafer entlang der Trennlinien, um die geschichtete Lage entlang der Trennlinien zu entfernen, und des anschließenden Schneidens des Halbleiterwafers entlang der Trennlinien durch Verwendung einer Schneidklinge, um dadurch den Wafer in einzelne Chips zu teilen, beinhaltet.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Bei dem in dem
offengelegten japanischen Patent Nr. 2005-064230 oder dem
offengelegten japanischen Patent Nr. 2005-142398 offenbarten Halbleiterwafer-Bearbeitungsverfahren wird die geschichtete Lage, die Schichten mit niedrigem k beinhaltet, durch Verwendung eines Laserstrahls bearbeitet, um dadurch das als Delaminierung bezeichnete Ablösen der geschichteten Lage zu verhindern. Jedoch sind für das Entfernen der geschichteten Lage entlang jeder Trennlinie mehrere Durchläufe der Laserbearbeitung erforderlich, wodurch eine Verringerung der Produktivität hervorgerufen wird. Ferner besteht, falls als TEG (Testelementgruppe) bezeichnete Testschaltungen aus Metall, wie zum Beispiel Aluminium oder Kupfer, an jeder Trennlinie ausgebildet sind, ein Problem dahingehend, dass Metallgrate wegen der TEG beim Durchführen der Laserbearbeitung an der Vorderseite des Wafers auftreten können. Die Metallgrate bewirken ein Problem dahingehend, dass Bonding-Pads kurzgeschlossen werden können oder nebeneinander liegende Schaltungen durch die abfallenden Metallgrate beschädigt werden können.
-
Es ist deshalb ein Ziel der vorliegenden Erfindung, ein Waferbearbeitungsverfahren bereitzustellen, das die geschichtete Lage, die Isolierschichten mit niedriger Dielektrizitätskonstante beinhaltet, ohne das Auftreten von Delaminierung entlang jeder Trennlinie entfernen kann.
-
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Bearbeitungsverfahren für einen Wafer bereitgestellt, der aus einem Substrat und einer an dem Substrat ausgebildeten geschichteten Lage besteht, wobei die geschichtete Lage Isolierschichten mit niedriger Dielektrizitätskonstante beinhaltet, die geschichtete Lage mehrere sich kreuzende Trennlinien und mehrere Bauelemente, die in durch die Trennlinien definierten getrennten Bereichen ausgebildet sind, ausbildet und das Bearbeitungsverfahren beinhaltet: einen Schutzelementvorsehschritt zum Vorsehen eines Schutzelements an der geschichteten Lage des Wafers; einen Halteschritt zum Halten des Wafers durch das Schutzelement an einem Haltemittel in dem Zustand, in dem das Substrat des Wafers freigelegt ist, nachdem der Schutzelementvorsehschritt durchgeführt wurde; einen Schneidnutausbildungsschritt zum Schneiden des Substrats des Wafers entlang jeder Trennlinie durch Verwendung einer ersten Schneidklinge mit einer ersten Dicke nach dem Durchführen des Halteschritts, wodurch eine geschnittene Nut mit einer Tiefe, die kleiner als die Dicke des Substrats ist, ausgebildet wird, so dass ein erster ungeschnittener Abschnitt des Substrats unterhalb der geschnittenen Nut ausgebildet wird; und einen Teilungsschritt zum Teilen des ersten ungeschnittenen Abschnitts und der geschichteten Lage entlang jeder Trennlinie durch Verwendung einer zweiten Schneidklinge mit einer zweiten Dicke, die kleiner als die erste Dicke ist, oder durch Ätzen, nachdem der Schneidnutausbildungsschritt durchgeführt wurde.
-
Vorzugsweise beinhaltet das Bearbeitungsverfahren für einen Wafer ferner einen Schleifschritt zum Schleifen des Substrats des Wafers vor oder nach dem Durchführen des Teilungsschritts, um die Dicke des Wafers auf eine vorgegebene Dicke zu verringern.
-
Vorzugsweise beinhaltet der Schneidnutausbildungsschritt einen ersten Schneidnutausbildungsschritt zum Ausbilden einer ersten geschnittenen Nut mit einer ersten Breite als die geschnittene Nut; beinhaltet das Bearbeitungsverfahren ferner einen zweiten Schneidnutausbildungsschritt zum Schneiden des ersten ungeschnittenen Abschnitts des Substrats entlang jeder Trennlinie durch Verwendung der zweiten Schneidklinge nach dem Durchführen des ersten Schneidnutausbildungsschritts und vor dem Durchführen des Teilungsschritts, wodurch eine zweite geschnittene Nut mit einer Tiefe, die kleiner als die Dicke des ersten ungeschnittenen Abschnitts ist, und einer zweiten Breite, die kleiner als die erste Breite ist, ausgebildet wird, so dass ein zweiter ungeschnittener Abschnitt des Substrats unterhalb der zweiten geschnittenen Nut ausgebildet wird; und beinhaltet der Teilungsschritt einen Ätzschritt zum Ätzen des zweiten ungeschnittenen Abschnitts und der geschichteten Lage entlang jeder Trennlinie, nachdem der zweite Schneidnutausbildungsschritt durchgeführt wurde.
-
Bei dem Waferbearbeitungsverfahren der vorliegenden Erfindung wird zunächst das Schutzelement an der geschichteten Lage des Wafers vorgesehen. Danach wird die geschichtete Lage von der Substratseite aus geteilt. Dementsprechend ist beim Teilen der geschichteten Lage das Schutzelement an der Vorderseite der geschichteten Lage vorgesehen, so dass es möglich ist, zu verhindern, dass eine Delaminierung oder Grate an der Vorderseite der geschichteten Lage auftreten können.
-
Die obigen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Art und Weise, diese zu verwirklichen werden offenkundiger werden und die Erfindung selbst wird am besten verstanden werden, indem die folgende Beschreibung und die angefügten Ansprüche mit Bezug auf die beigefügten Zeichnungen, die einige bevorzugte Ausführungsformen der Erfindung zeigen, studiert werden.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist eine perspektivische Ansicht, die einen Schutzelementvorsehschritt zeigt;
-
2 ist eine Schnittdarstellung, die einen Halteschritt zeigt;
-
3 ist eine Schnittdarstellung, die einen Schneidnutausbildungsschritt zeigt;
-
4 ist eine Schnittdarstellung, die einen Teilungsschritt durch eine dünne Schneidklinge gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
-
5A ist eine teilweise geschnittene Seitenansicht, die einen Schleifschritt zeigt;
-
5B ist eine Schnittdarstellung eines durch den in 5A gezeigten Schleifschritt bearbeiteten Wafers;
-
6 ist eine Schnittdarstellung, die einen zweiten Schneidnutausbildungsschritt gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
-
7 ist eine Schnittdarstellung, die einen Teilungsschritt durch Ätzen gemäß der zweiten bevorzugten Ausführungsform zeigt; und
-
8 ist eine Schnittdarstellung eines Wafers, der nach dem Durchführen des in 7 gezeigten Teilungsschritts durch Schleifen und Ätzen bearbeitet wurde.
-
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nachfolgend im Einzelnen unter Bezugnahme auf die Zeichnungen beschrieben. Unter Bezugnahme auf 1 wird eine perspektivische Ansicht eines Halbleiterwafers (der nachfolgend hierin auch einfach als ein Wafer bezeichnet wird) 11 von der Vorderseite 11a desselben aus betrachtet gezeigt, wobei ein Schutzband 19 als ein Schutzelement an der Vorderseite 11a des Halbleiterwafers 11 anzubringen ist. Wie in 2 gezeigt ist, besteht der Halbleiterwafer 11 aus einem Substrat 12, wie zum Beispiel einem Siliziumsubstrat, und einer an dem Substrat 12 ausgebildeten geschichteten Lage 13, wobei die geschichtete Lage 13 Isolierschichten mit niedriger Dielektrizitätskonstante (Schichten mit niedrigem k) beinhaltet. Das heißt, die geschichtete Lage 13 ist an der Vorderseite 11a des Wafers 11 ausgebildet, wobei mehrere sich kreuzende Trennlinien (Straßen) 15 aus der geschichteten Lage 13 ausgebildet sind und mehrere Bauelemente 17, wie zum Beispiel ICs und LSIs, in den durch die Trennlinien 15 definierten getrennten Bereichen aus der geschichteten Lage 13 ausgebildet sind. Der Wafer 11 ist zum Beispiel aus einem Siliziumwafer mit einer Dicke von annähernd 700 µm ausgebildet.
-
Beim Durchführen eines Waferbearbeitungsverfahrens gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung wird zuerst ein Schutzelementvorsehschritt in einer solchen Weise durchgeführt, dass ein Schutzelement an der geschichteten Lage 13 des Wafers 11 vorgesehen wird, wobei spezieller das Schutzband 19 an der Vorderseite 11a des Wafers 11 angebracht wird, wie in 1 gezeigt ist. Danach wird, wie in 2 gezeigt ist, ein Halteschritt in einer solchen Weise durchgeführt, dass der Wafer 11 durch das Schutzband 19 unter Ansaugen an einem Einspanntisch (Haltemittel) 14 einer Schneidvorrichtung (nicht gezeigt) in dem Zustand gehalten wird, in dem das Substrat 12 des Wafers 11 freigelegt ist. Das heißt, der Wafer 11 wird an dem Einspanntisch 14 unter Ansaugen in dem Zustand gehalten, in dem das an der Vorderseite 11a des Wafers 11 angebrachte Schutzband 19 mit der oberen Oberfläche des Einspanntischs 14 in Kontakt steht und die Rückseite 11b des Wafers 11 nach oben gerichtet ist, wie in 2 gezeigt ist.
-
Danach wird, wie in 3 gezeigt ist, ein Schneidnutausbildungsschritt in einer solchen Weise durchgeführt, dass das Substrat 12 von der Rückseite 11b des an dem Einspanntisch 14 gehaltenen Wafers 11 aus durch Verwendung einer ersten Schneidklinge 16 mit einer ersten Dicke entlang jeder Trennlinie 15 geschnitten wird, wodurch eine geschnittene Nut 21 mit einer Tiefe, die kleiner als die Dicke des Substrats 12 ist, ausgebildet wird, so dass ein ungeschnittener Abschnitt 12a des Substrats 12 unterhalb der geschnittenen Nut 21 ausgebildet wird. Vorzugsweise wird die Dicke t1 des ungeschnittenen Abschnitts 12a auf annähernd 150 bis 200 µm eingestellt. Nachdem der Schneidnutausbildungsschritt entlang aller Trennlinien 15, die sich in einer ersten Richtung erstrecken, durchgeführt wurde, wird der Einspanntisch 14 um 90° gedreht, um den Schneidnutausbildungsschritt in ähnlicher Weise entlang aller verbleibenden Trennlinien 15, die sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken, durchzuführen.
-
Nachdem der Schneidnutausbildungsschritt entlang jeder Trennlinie 15 wie oben beschrieben durchgeführt wurde, wird ein Teilungsschritt in einer solchen Weise durchgeführt, dass der ungeschnittene Abschnitt 12a und die geschichtete Lage 13 durch Verwendung einer zweiten Schneidklinge 18 mit einer zweiten Dicke, die kleiner als die erste Dicke ist, entlang jeder Trennlinie 15 geschnitten werden, wie in 4 gezeigt ist. In diesem Teilungsschritt wird durch Verwendung der zweiten Schneidklinge 18 auch das Schutzband 19 um eine vorgegebene Dicke t2 geschnitten, wie in 4 gezeigt ist.
-
Vorzugsweise ist die vorgegebene Dicke t2 auf annähernd 5 bis 10 µm eingestellt. Dementsprechend wird durch die Durchführung des Teilungsschritts eine geschnittene Nut (Teilungsnut) 23 mit einer Tiefe von dem unteren Ende der geschnittenen Nut 21 zu dem Schutzband 19 ausgebildet, wie in 4 gezeigt ist.
-
Nachdem der Teilungsschritt entlang aller Trennlinien 15, die sich in der ersten Richtung erstrecken, durchgeführt wurde, wird der Einspanntisch 14 um 90° gedreht, um den Teilungsschritt in ähnlicher Weise entlang aller verbleibenden Trennlinien 15, die sich in der zweiten Richtung senkrecht zu der ersten Richtung erstrecken, durchzuführen. Vorzugsweise wird die Dicke der in dem Teilungsschritt zu verwendenden zweiten Schneidklinge 18 auf 10 bis 20 µm festgelegt. Es wurde bestätigt, dass, wenn die geschichtete Lage 13, die Schichten mit niedrigem k beinhaltet, durch die zweite Schneidklinge 18 mit solch einer kleinen Dicke geschnitten wurde, eine Delaminierung in der geschichteten Lage 13 kaum auftrat. Sogar wenn eine Delaminierung geringfügig auftritt, ist es möglich, zu verhindern, dass die delaminierten Schichten oder Metallgrate an der Vorderseite (untere Oberfläche in der Betrachtung der 4) der geschichteten Lage 13 anhaften, da die Vorderseite der geschichteten Lage 13 mit dem Schutzband 19 bedeckt ist.
-
Die Dicke der ersten Schneidklinge 16 zum Ausbilden der in 3 gezeigten geschnittenen Nut 21 ist wesentlich größer als die Dicke der zweiten Schneidklinge 18. Ferner wird die Dicke der ersten Schneidklinge 16 vorzugsweise so festgelegt, dass die Breite der geschnittenen Nut 21 ausreichend wird, um eine Behinderung zwischen der geschnittenen Nut 21 und einer Nabe zu verhindern, falls die zweite Schneidklinge 18 eine bekannte Nabenklinge ist. Obwohl der Teilungsschritt bei dieser bevorzugten Ausführungsform durch Verwendung der zweiten Schneidklinge 18 durchgeführt wird, kann der Teilungsschritt durch Trockenätzen oder Nassätzen durchgeführt werden.
-
Vorzugsweise wird vor oder nach dem Durchführen des Teilungsschritts gemäß der vorliegenden Erfindung ein Schleifschritt zum Schleifen der Rückseite 11b des Wafers 11, um die Dicke des Wafers 11 zu verringern, durchgeführt. Bei dieser bevorzugten Ausführungsform wird der Schleifschritt durchgeführt, nachdem der Teilungsschritt durchgeführt wurde. 5A zeigt den Schleifschritt bei dieser bevorzugten Ausführungsform. Wie in 5A gezeigt ist, wird der durch den oben beschriebenen Teilungsschritt bearbeitete Wafer 11 durch das Schutzband 19 unter Ansaugen an einem Einspanntisch 20 gehalten, der in einer Schleifvorrichtung (nicht gezeigt) beinhaltet ist. Die Schleifvorrichtung beinhaltet ferner eine in 5A gezeigte Schleifeinheit 22. Die Schleifeinheit 22 beinhaltet eine Spindel 24, die dafür eingerichtet ist, durch einen Motor (nicht gezeigt) drehend angetrieben zu werden, eine an dem unteren Ende der Spindel 24 befestigte Scheibenanbringung 26 und eine abnehmbar an der unteren Oberfläche der Scheibenanbringung 26 angebrachte Schleifscheibe 28. Die Schleifscheibe 28 besteht aus einer ringförmigen Scheibenbasis 30 und mehreren Schleifelementen 32, die so an der unteren Oberfläche der ringförmigen Scheibenbasis 30 befestigt sind, dass sie entlang des äußeren Umfangs derselben angeordnet sind.
-
Beim Durchführen des Schleifschritts wird der durch das Schutzband 19 gehaltene geteilte Wafer 11 an dem Einspanntisch 20 unter Ansaugen in dem Zustand gehalten, in dem das Schutzband 19 mit der oberen Oberfläche des Einspanntischs 20 in Kontakt steht. Dementsprechend ist das Substrat 12 des an dem Einspanntisch gehaltenen Wafers 11 freigelegt. Das heißt, die Rückseite 11b des an dem Einspanntisch 20 gehaltenen Wafers 11 ist nach oben gerichtet. Danach wird der Einspanntisch in der durch einen Pfeil a gezeigten Richtung mit zum Beispiel 300 U/Min gedreht und die Schleifscheibe 28 in der durch einen Pfeil b gezeigten Richtung mit zum Beispiel 6000 U/Min auch gedreht. Danach wird ein in der Schleifvorrichtung beinhalteter Schleifeinheitzuführmechanismus (nicht gezeigt) betätigt, um die Schleifeinheit 22 abzusenken, bis die Schleifelemente 32 der Schleifscheibe 28 mit der Rückseite 11b des Wafers 11 in Kontakt kommen. Danach wird die Schleifscheibe 28 mit einer vorgegebenen Zuführgeschwindigkeit um einen vorgegebenen Betrag nach unten zugeführt, wodurch das Substrat 12 des Wafers 11 geschliffen wird. Als Folge dessen wird die Dicke des Wafers 11 auf eine vorgegebene Dicke (zum Beispiel 50 µm) verringert, wie in 5B gezeigt ist.
-
Obwohl der Wafer 11 durch den Teilungsschritt vor der Durchführung des Schleifschritts in einzelne Chips geteilt wurde, werden die einzelnen Chips gesammelt, um die Form des Wafers 11 in dem Schleifschritt aufrechtzuerhalten, da die Vorderseite 11a des Wafers 11 an dem Schutzband 19 angebracht ist. Dementsprechend kann der Schleifschritt in einfacher Weise durchgeführt werden. Nachdem der Schleifschritt durchgeführt wurde, wird vorzugsweise ein Trockenätzen oder Nassätzen durchgeführt, um eine Schleifspannung zu entfernen.
-
Ein Waferbearbeitungsverfahren gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf 6 bis 8 beschrieben. Das Waferbearbeitungsverfahren gemäß der zweiten bevorzugten Ausführungsform beinhaltete einen Schutzelementvorsehschritt, einen Halteschritt und einen Schneidnutausbildungsschritt, die ähnlich zu denen der ersten bevorzugten Ausführungsform sind, und deren Beschreibung wird hierin weggelassen. Nachdem der Schneidnutausbildungsschritt (der erste Schneidnutausbildungsschritt) bei der zweiten bevorzugten Ausführungsform durchgeführt wurde, um die geschnittene Nut (die erste geschnittene Nut) 21 entlang jeder Trennlinie 15 auszubilden, wird ein zweiter Schneidnutausbildungsschritt in einer solchen Weise durchgeführt, dass der ungeschnittene Abschnitt (der erste ungeschnittene Abschnitt) 12a des Substrats 12 durch Verwendung der zweiten Schneidklinge 18 mit einer Dicke, die kleiner als die der ersten Schneidklinge 16 ist, entlang jeder Trennlinie 15 geschnitten wird, wodurch eine zweite geschnittene Nut 25 mit einer Tiefe, die kleiner als die Dicke des ungeschnittenen Abschnitts 12a ist, ausgebildet wird, so dass ein ungeschnittener Abschnitt (ein zweiter ungeschnittener Abschnitt) 12b des Substrats 12 unterhalb der zweiten geschnittenen Nut 25 ausgebildet wird. Vorzugsweise wird die Dicke t3 des ungeschnittenen Abschnitts 12b auf annähernd 5 bis 10 µm eingestellt.
-
Nachdem der zweite Schneidnutausbildungsschritt entlang aller Trennlinien 15, die sich in der ersten Richtung erstrecken, durchgeführt wurde, wird der Einspanntisch 14 um 90° gedreht, um den zweiten Schneidnutausbildungsschritt in ähnlicher Weise entlang aller verbleibenden Trennlinien 15, die sich in der zweiten Richtung senkrecht zu der ersten Richtung erstrecken, durchzuführen. Nachdem der zweite Schneidnutausbildungsschritt durchgeführt wurde, wird der Wafer 11 in eine Ätzkammer (nicht gezeigt) geladen, um ein Trockenätzen oder ein Nassätzen durchzuführen, wodurch der Wafer 11 in die einzelnen Chips geteilt wird (Teilungsschritt). Das heißt, der ungeschnittene Abschnitt 12b und die geschichtete Lage 13 werden entlang jeder Trennlinie 15 geätzt, um dadurch die einzelnen Chips zu erhalten. Als Folge dessen wird eine Teilungsnut 27 durch Ätzen entlang jeder Trennlinie 15 ausgebildet, wie in 7 gezeigt ist.
-
Nachdem der Teilungsschritt durch Ätzen durchgeführt wurde, wird vorzugsweise ein Schleifschritt in einer solchen Weise durchgeführt, dass die Rückseite 11b des Wafers 11 geschliffen wird, um die Dicke des Wafers 11 auf eine vorgegebene Dicke zu verringern. Dieser Schleifschritt ist ähnlich zu dem unter Bezugnahme auf 5A und 5B beschriebenen Schleifschritt bei der ersten bevorzugten Ausführungsform und dessen Beschreibung wird hierin weggelassen. Vorzugsweise wird CMP (chemisch-mechanisches Polieren) oder Trockenätzen oder Nassätzen durchgeführt, nachdem der Schleifschritt durchgeführt wurde, wodurch eine Schleifspannung entfernt wird. Indem nach dem Schleifschritt ein Ätzen durchgeführt wird, wird jede Teilungsnut 27 zu einem gewissen Grad geätzt, so dass diese eine Teilungsnut 29 mit einer leicht vergrößerten Breite wird, wie in 8 gezeigt ist.
-
Gemäß dem oben beschriebenen Waferbearbeitungsverfahren wird das Schutzband 19 zuerst an der Vorderseite der geschichteten Lage 13 des Wafers 11 angebracht und anschließend das Substrat 12 des Wafers 11 durch Verwendung der ersten Schneidklinge 16 von der Rückseite des Substrats 12 aus entlang jeder Trennlinie 15 geschnitten. Danach wird die geschichtete Lage 13 durch Verwendung der zweiten Schneidklinge 18 mit einer Dicke, die kleiner als die der ersten Schneidklinge 16 ist, oder durch Ätzen entlang jeder Trennlinie 15 geteilt. Wie oben beschrieben wurde, wird das Schutzband 19 an der Vorderseite der geschichteten Lage 13 angebracht, bevor die geschichtete Lage 13 geteilt wird. Dementsprechend ist es, sogar wenn beim Teilen der geschichteten Lage 13 durch Verwendung der zweiten Schneidklinge 18 eine geringfügige Delaminierung in der geschichteten Lage 13 auftritt, möglich, zu verhindern, dass die delaminierten Schichten oder Metallgrate an der Vorderseite der geschichteten Lage 13 anhaften können. Falls die geschichtete Lage 13 durch Trockenätzen oder Nassätzen geteilt wird, besteht keine Möglichkeit einer Delaminierung in der geschichteten Lage 13.
-
Die vorliegende Erfindung ist nicht auf die Einzelheiten der oben beschriebenen bevorzugten Ausführungsformen beschränkt. Der Umfang der Erfindung wird durch die angefügten Ansprüche definiert und alle Änderungen und Abwandlungen, die innerhalb der Äquivalenz des Umfangs der Ansprüche liegen, werden deshalb durch die Erfindung umfasst.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- JP 2005-064230 [0005, 0006]
- JP 2005-142398 [0005, 0006]
