DE102018210393B4 - Bearbeitungsverfahren für ein Substrat - Google Patents

Bearbeitungsverfahren für ein Substrat Download PDF

Info

Publication number
DE102018210393B4
DE102018210393B4 DE102018210393.3A DE102018210393A DE102018210393B4 DE 102018210393 B4 DE102018210393 B4 DE 102018210393B4 DE 102018210393 A DE102018210393 A DE 102018210393A DE 102018210393 B4 DE102018210393 B4 DE 102018210393B4
Authority
DE
Germany
Prior art keywords
substrate
dividing
chip
semiconductor package
inclined side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018210393.3A
Other languages
English (en)
Other versions
DE102018210393A1 (de
Inventor
Byeongdeck Jang
Youngsuk Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018210393A1 publication Critical patent/DE102018210393A1/de
Application granted granted Critical
Publication of DE102018210393B4 publication Critical patent/DE102018210393B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0017—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools
    • B28D5/0029—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing using moving tools rotating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0052—Means for supporting or holding work during breaking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • B28D5/023—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels with a cutting blade mounted on a carriage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Bearbeitungsverfahren für ein Substrat zum Teilen eines Substrats entlang mehrerer Teilungslinien, die an der vorderen Seite des Substrats ausgebildet sind, um einzelne Bauelementchips zu erhalten und gleichzeitig eine gewünschte Form an jedem Chip bereitzustellen, wobei das Bearbeitungsverfahren für ein Substrat umfasst:einen Halteschritt zum Halten der hinteren Seite des Substrats unter Verwendung eines Haltebands oder einer Halteeinspannung;einen Teilungsschritt zum vollständigen Schneiden des Substrats entlang der Teilungslinien zu solch einer Tiefe, die der Mitte der Dicke des Haltebands oder der Halteeinspannung entspricht, unter Verwendung eines geformten abrasiven Elements nach dem Durchführen des Halteschritts, wodurch das Substrat in die einzelnen Chips geteilt wird;wobei das geformte abrasive Element einen Vorsprung zum Schneiden des Substrats aufweist, der Vorsprung eine geneigte Seitenoberfläche oder vertikale Seitenoberfläche mit einem Stufenabschnitt aufweist;der Teilungsschritt die Schritte des Schneidens des Substrats entlang jeder Teilungslinie unter Verwendung des Vorsprungs beinhaltet, um dadurch das Substrat in die einzelnen Bauelementchips zu teilen und gleichzeitig eine geneigte Seitenoberfläche oder eine abgestufte Seitenoberfläche an jedem Chip entsprechend der geneigten Seitenoberfläche oder der vertikalen Seitenoberfläche mit dem Stufenabschnitt des Vorsprungs auszubilden, wobei die geneigte Seitenoberfläche oder die abgestufte Seitenoberfläche an jedem Chip so ausgebildet ist, das die untere Oberfläche eines jeden Chips größer als die obere Oberfläche eines jeden Chips ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für ein Substrat.
  • Beschreibung des Stands der Technik
  • In einem Herstellungsschritt für ein Bauelement wird jedes Substrat, wie ein Wafer, und ein Halbleiterpackungssubstrat entlang Straßen unter Verwendung einer Schneidklinge geschnitten, um dadurch einzelne Bauelementchips auszubilden. Als solches ist ein Bearbeitungsverfahren für ein Substrat als Stufenschneiden bekannt, indem zwei Arten von Schneidklingen verwendet werden, um stufenweise die Tiefe eines Schnitts in dem Substrat zu erhöhen. In diesem Stufenschneiden wird eine dicke gerade Klinge oder eine V-Klinge zuerst verwendet, um eine hohle Nut an dem Substrat entlang jeder Straße auszubilden, und eine dünne grade Klinge wird als nächstes verwendet, um die untere Oberfläche von jeder hohlen Nut zu schneiden, bis das Substrat vollständig geschnitten ist (siehe zum Beispiel die japanische Offenlegungsschrift JP 2015- 018 965 A ).
  • JP 2007 - 253 277 A betrifft ein Schleifelement mit mehreren Schneidklingen.
  • US 2006 / 0 005 672 A1 betrifft Klingen, Sägen und Verfahren zum Schneiden von kleinen Werkstücken.
  • US 2013 / 0 187 174 A1 betrifft Halbleiter-Dies, die in einem Polymerbindemittel eingebettet sind.
  • DARSTELLUNG DER ERFINDUNG
  • Es besteht ein Bedarf, dass die Seitenoberfläche von jedem Chip, der durch Teilen des Substrats erhalten wird, geneigt oder abgestuft ist, in Abhängigkeit von der Art des Substrats. Durch Anpassen des Schneidschritts, der in der japanischen Offenlegungsschrift JP 2015 - 018 965 A , die oben genannt ist, beschrieben ist, kann die Seitenoberfläche von jedem Chip geneigt oder abgestuft sein. Jedoch müssen in diesem Stufenschneiden zwei Klingen verwendet werden, um das Substrat stufenweise zu schneiden, was dahingehend ein Problem verursacht, dass die Anzahl der Mannstunden erhöht ist, und die Arbeitszeit auch erhöht ist.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für ein Substrat bereitzustellen, das ein Substrat in einzelne Bauelementchips teilen kann und gleichzeitig eine geneigte Seitenoberfläche oder eine gestufte Seitenoberfläche an diesem Chip ausbilden kann.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für ein Substrat zum Teilen des Substrats entlang mehrerer Teilungslinien bereitgestellt, die an der vorderen Seite des Substrats ausgebildet sind, um einzelne Bauelementchips zu erhalten und gleichzeitig eine gewünschte Form an jedem Chip bereitzustellen. Das Bearbeitungsverfahren für ein Substrat beinhaltet einen Halteschritt zum Halten der hinteren Seite des Substrats unter Verwendung eines Haltebands oder einer Halteeinspannung und einen Teilungsschritt zum vollständigen Schneiden des Substrats entlang der Teilungslinien bis zu einer Tiefe, welche der Mitte der Dicke des Haltebands oder der Halteeinspannung entspricht, unter Verwendung eines geformten abrasiven Elements, nach dem Durchführen des Halteschritts, wodurch das Substrat in einzelne Bauelementchips geteilt wird. Das geformte abrasive Element weist einen Vorsprung zum Schneiden des Substrats auf, wobei der Vorsprung eine geneigte Seitenoberfläche oder eine vertikale Seitenoberfläche mit einem Stufenabschnitt aufweist. Der Teilungsschritt beinhaltet die Schritte des Teilens des Substrats entlang jeder Teilungslinie unter Verwendung des Vorsprungs, um dadurch das Substrat in einzelne Chips zu teilen und gleichzeitig eine geneigte Seitenoberfläche oder abgestufte Seitenoberfläche an jedem Chip entsprechend der geneigten seitlichen Oberfläche oder vertikalen Seitenoberfläche mit dem Stufenabschnitt des Vorsprungs auszubilden. Die geneigte Seitenoberfläche oder die abgestufte Seitenoberfläche an jedem Chip werden so ausgebildet, dass die untere Oberfläche von jedem Chip größer als die obere Oberfläche von jedem Chip ist.
  • Mit dieser Konfiguration wird das Substrat vollständig entlang jeder Teilungslinie durch den Vorsprung des geformten abrasiven Elements geschnitten und dadurch in einzelne Bauelementchips geteilt. Gleichzeitig werden eine geneigte Seitenoberfläche oder eine abgestufte Seitenoberfläche an jedem Chip durch die geneigte Seitenoberfläche oder die vertikale Seitenoberfläche mit dem Stufenabschnitt des Vorsprungs ausgebildet. Entsprechend kann die Teilung des Substrats entlang der Teilungslinien und die Ausbildung der geneigten Seitenoberfläche oder der abgestuften Seitenoberfläche eines jeden Chips simultan durchgeführt werden, sodass die Anzahl der Mannstunden reduziert werden kann und die Arbeitszeit massiv reduziert werden kann.
  • Vorzugsweise beinhaltet der Vorsprung mehrere Vorsprünge, die einzeln den mehreren Teilungslinien entsprechen, wobei jeder der Vorsprünge eine geneigte Oberfläche oder eine vertikale Seitenoberfläche mit einem Stufenabschnitt aufweist.
  • Vorzugsweise weist das geformte abrasive Element ferner eine zylindrische Basis auf, die eine abrasive Kornschicht an der äußeren umfänglichen Oberfläche davon aufweist und der Vorsprung steht radial nach außen von der äußeren umfänglichen Oberfläche der zylindrischen Basis um einen Wert ab, der so gesetzt ist, dass, wenn das Substrat vollständig durch den Vorsprung in der Tiefe geschnitten wird, die der Mitte der Dicke des Haltebands oder der Halteeinspannung entspricht, die abrasive Kornschicht, die an der äußeren umfänglichen Oberfläche der zylindrischen Basis ist, in Kontakt mit der oberen Oberfläche von jedem Chip kommt, um dadurch die obere Oberfläche von jedem Chip zu schleifen, wodurch die Dicke von jedem Chip auf eine vorbestimmte Dicke reduziert wird.
  • Vorzugsweise beinhaltet das Substrat ein verpacktes Substrat, das ein Verdrahtungssubstrat beinhaltet, mehrere Halbleiterchips, die an dem Verdrahtungssubstrat befestigt sind, und eine Kunststoffschicht, welche die Halbleiterchips versiegelt. Die Chips beinhalten mehrere Halbleiterpackungen, die durch Teilen des verpackten Substrats erhalten werden, wobei jede Halbleiterpackung eine obere Oberfläche und eine geneigte Seitenoberfläche aufweist. Das Bearbeitungsverfahren für ein Substrat beinhaltet ferner einen Ausbildungsschritt für eine Abschirmschicht zum Ausbilden einer Abschirmschicht an der oberen Oberfläche der geneigten Seitenoberfläche von jeder Halbleiterpackung nach dem Durchführen des Teilungsschritts.
  • Das obige und andere Merkmale, Ziele und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klar und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.
  • Figurenliste
    • 1 ist eine schematische Schnittansicht einer Halbleiterpackung, die durch ein Bearbeitungsverfahren für ein Substrat entsprechend einer bevorzugten Ausführungsform der Erfindung hergestellt wurde;
    • 2A und 2B sind schematische Schnittansichten, die Herstellungsverfahren für eine Halbleiterpackung des Stands der Technik als unterschiedliche Vergleiche darstellen;
    • 3A bis 3C sind schematische Schnittansichten, die ein Herstellungsverfahren für eine Halbleiterpackung entsprechend einer bevorzugten Ausführungsform der Erfindung zeigen;
    • 4A bis 4C sind schematische Schnittansichten, die das Herstellungsverfahren für eine Halbleiterpackung entsprechend dieser bevorzugten Ausführungsform zeigen, das auf den Schritt, der in 3C dargestellt ist, folgend durchgeführt wird;
    • 5 ist eine Schnittansicht, welche die Dicke einer Abschirmschicht, die an einer Probe ausgebildet ist, zeigt;
    • 6 ist ein Graph, der die Beziehung zwischen einem Neigungswinkel der Seitenoberfläche der Probe und der Dicke der Abschirmschicht darstellt;
    • 7A und 7B sind schematische Schnittansichten, die Modifikationen des Teilungsschritts in dem Verfahren entsprechend dieser bevorzugten Ausführungsform darstellen;
    • 8 ist eine schematische Schnittansicht, die eine andere Modifikation des Teilungsschritts zeigt;
    • 9 ist eine schematische Schnittansicht, die eine weitere Modifikation des Teilungsschritts zeigt;
    • 10 ist eine schematische Schnittansicht, die eine Modifikation der Halbleiterpackung in der vorliegenden Erfindung zeigt;
    • 11 ist eine schematische Schnittansicht, die eine andere Modifikation der Halbleiterpackung in der vorliegenden Erfindung zeigt; und
    • 12A und 12B sind Schnittansichten, die Modifikationen des Substrats darstellen.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Ein Bearbeitungsverfahren für ein Substrat entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung wird jetzt mit Bezug zu den beigefügten Figuren beschrieben. In der folgenden Beschreibung wird ein verpacktes Substrat als ein Beispiel des Substrats verwendet. Jedoch ist die Art des Substrats nicht auf ein verpacktes Substrat beschränkt. 1 ist eine schematische Schnittansicht einer Halbleiterpackung, die durch das Verfahren entsprechend dieser bevorzugten Ausführungsform hergestellt wurde. 2A und 2B sind schematische Schnittansichten, die Herstellungsverfahren für eine Halbleiterverpackung des Stands der Technik als unterschiedliche Vergleiche darstellen. Die folgende bevorzugte Ausführungsform ist lediglich darstellend. Zum Beispiel kann ein bestimmter Schritt zwischen aufeinanderfolgenden Schritten des Bearbeitungsverfahrens eingefügt werden oder die Reihenfolge der Schritte des Bearbeitungsverfahrens kann geeignet geändert werden.
  • Mit Bezug zu 1 ist eine Halbleiterpackung 10 dargestellt, die eine Abschirmschicht 16 aufweist, die eine äußere Oberfläche ausbildet. Die Halbleiterpackung 10 ist eine verpackte Halbleitervorrichtung, die benötigt wird, um eine elektromagnetische Abschirmfunktion gegen sogenannte elektromagnetische Interferenz (EMI) aufzuweisen. Das heißt, dass die Abschirmschicht 16 dazu dient, den Austritt von elektromagnetischem Rauschen aus der Halbleiterpackung 10 zu dem Äußeren dieser zu unterdrücken. Ein Halbleiterchip 12 ist an der oberen Oberfläche (vordere Seite) eines Verdrahtungssubstrats (Einfügesubstrat) 11 befestigt. Der Halbleiterchip 12 ist mit einer Kunststoffschicht (Versiegelungsverbindung) 13 versiegelt. Die Versiegelungsschicht 13 ist von der Abschirmschicht 16 umgeben. Ferner sind Erhöhungen 14 an der unteren Oberfläche (hintere Seite) des Verdrahtungssubstrats 11 bereitgestellt. Das Verdrahtungssubstrat 11 ist mit verschiedenen Verdrahtungen ausgebildet, inklusive Elektrode 18 und einer Erdungsleitung 17. Die Elektroden 18 sind durch Drähte 19 mit dem Halbleiterchip 12 verbunden.
  • Der Halbleiterchip 12 wird durch Teilen eines Halbleiterwafers, der ein Halbleitersubstrat und mehrere Bauelemente aufweist, die an dem Halbleitersubstrat ausgebildet sind, ausgebildet, wobei der Halbleiterwafer in mehrere Halbleiterchips geteilt wird, die einzeln die Bauelemente aufweisen. Der Halbleiterchip 12 ist an dem Verdrahtungssubstrat 11 an einer vorbestimmten Position in einer solchen Weise befestigt, dass er durch die Drähte 19 mit den Elektroden 18, die an dem Verdrahtungssubstrat 11 ausgebildet sind, verbunden ist. Die Halbleiterpackung 10 weist eine obere Oberfläche 22 und eine Seitenfläche 23 (die seitliche Oberfläche von jedem Chip) auf, die sich nach unten von der oberen Oberfläche 22 erstreckt, wobei die Seitenfläche 23 eine geneigte seitliche Oberfläche 25 aufweist, die so geneigt ist, dass sie umgekehrt geneigt zu dem Boden der Halbleiterpackung 10 ist. Das heißt, dass die untere Oberfläche der Halbleiterpackung 10 größer als die obere Oberfläche 22 ist. Die Abschirmschicht 16 wird zum Beispiel durch Sputtern von der oberen Seite der Halbleiterpackung 10 auf der geneigten Seitenoberfläche 25 ausgebildet. Im Gegensatz zu einer allgemeinen Halbleiterpackung, die eine vertikale Seitenoberfläche aufweist, ist die geneigte Seitenoberfläche 25 der Seitenoberfläche 23 der Halbleiterpackung 10 geneigt, so dass sie die Richtung (vertikale Richtung) des Films, der als die Abschirmschicht 16 abgeschieden ist, kreuzt, so dass die Abschirmschicht 16 einfach an der geneigten Seitenoberfläche 25 ausgebildet werden kann.
  • Mit Bezug zu 2A ist ein konventionelles Herstellungsverfahren für eine Halbleiterpackung als ein erster Vergleich dargestellt, wobei mehrere Halbleiterchips 12 an einem Verdrahtungssubstrat 11 befestigt sind und mit einer Kunststoffschicht 13 versiegelt sind, um ein verpacktes Substrat 15 auszubilden, und das verpackte Substrat 15 wird vollständig unter Verwendung einer Schneidklinge 108, die eine V-förmige Spitze (die im Folgenden als „V-Klinge“ bezeichnet wird) aufweist, geschnitten, um dadurch eine geneigte Seitenoberfläche einer jeden Halbleiterpackung auszubilden. Jedoch, da das Verdrahtungssubstrat 11 verschiedene Drähte (Metall) wie oben beschrieben, beinhaltet, wird die V-Klinge 108 massiv beim Schneiden des Verdrahtungssubstrats 11 abgenutzt, sodass die V-förmige Spitze der V-Klinge 108 einfach bricht. Als ein Ergebnis können Variationen in der Tiefe des Schnitts durch die V-Klinge 108 auftreten und die Standzeit der V-Klinge 108 kann reduziert sein.
  • 2B zeigt einen zweiten Vergleich, der dazu gedacht ist, dieses Problem zu lösen, wobei das verpackte Substrat durch einen Schneidschritt unter Verwendung der V-Klinge 108 und einer normalen Schneidklinge 109 (wird im Folgenden als „gerade Klinge“ bezeichnet) geteilt wird. Das heißt, dass das verpackte Substrat 15 in einzelne Halbleiterpackungen 110 in einer solchen Weise geteilt wird, dass die Kunststoffschicht 13 zuerst vollständig durch die V-Klinge 108 geschnitten wird und das Verdrahtungssubstrat 11 wird als nächstes vollständig durch die gerade Klinge 109 entlang einer V-Nut geschnitten, die durch die V-Klinge 108 ausgebildet wird. Mit dieser Konfiguration kann das Schneiden des Verdrahtungssubstrats 11 durch die V-Klinge 108 reduziert werden, um dadurch den Verbrauch der V-förmigen Spitze der V-Klinge 108 zu unterdrücken. Jedoch wird das Schneiden des verpackten Substrats 15 in zwei Schritten durchgeführt, sodass die Anzahl der benötigten Mannstunden und die Arbeitszeit erhöht sind, was eine Reduktion der Produktivität verursacht.
  • In dem Bearbeitungsverfahren für ein Substrat entsprechend dieser bevorzugten Ausführungsform wird ein profiliertes Schleifwerkzeug 41 (siehe 4A) als ein geformtes abrasives Element verwendet, um das verpackte Substrat 15 entlang mehrerer Teilungslinien gleichzeitig zu schneiden, wodurch das verpackte Substrat 15 so geteilt wird, dass eine geneigte Seitenoberfläche an jeder Halbleiterpackung 10 ausgebildet wird. Das profilierte Schleifwerkzeug 41 weist einen geneigten Abschnitt auf, der dazu geeignet ist, das verpackte Substrat 15 zu schneiden, um eine geneigte Seitenoberfläche auszubilden und weist auch einen geraden Abschnitt auf, der dazu geeignet ist, das Verdrahtungssubstrat 11 zu schneiden, um dadurch das verpackte Substrat 15 in die einzelnen Halbleiterpackungen 10 zu teilen. Folglich kann die Seitenoberfläche 23 von jeder Halbleiterpackung 10 geneigt sein und das verpackte Substrat 15 kann zu einem Zeitpunkt geteilt werden, sodass die Anzahl der Mannstunden und die Bearbeitungszeit reduziert werden, wodurch die Produktivität erhöht wird.
  • Ein Herstellungsverfahren für eine Halbleiterpackung als das Bearbeitungsverfahren für ein Substrat entsprechend dieser bevorzugten Ausführungsform wird jetzt mit Bezug zu 3A bis 3C und 4A bis 4C beschrieben. 3A zeigt einen Befestigungsschritt, 3B zeigt einen Ausbildungsschritt für ein Substrat und 3C zeigt einen Halteschritt. 4A zeigt einen Teilungsschritt und 4B und 4C zeigen einen Ausbildungsschritt für eine Abschirmschicht.
  • Wie in 3A gezeigt wird der Befestigungsschritt zuerst durchgeführt. In dem Befestigungsschritt werden mehrere Halbleiterchips 12 an der oberen Oberfläche (vordere Seite) eines Verdrahtungssubstrats 11 befestigt, sodass sie einzeln in mehreren getrennten Bereichen liegen, die durch mehrere sich kreuzende Teilungslinien definiert sind, die an der oberen Oberfläche des Verdrahtungssubstrats 11 gesetzt sind. Insbesondere wird eine Verdrahtung (Verteilungsleitungen), die eine Erdungsleitung 1 beinhaltet, an dem Verdrahtungssubstrat 11 ausgebildet und Erhöhungen sind an der unteren Oberfläche (hintere Seite) des Verdrahtungssubstrats 11 bereitgestellt. Ferner ist jeder Halbleiterchip 12 durch Drähte 19 mit dem Verdrahtungssubstrat 11 verbunden. Elektroden (nicht gezeigt) sind an der oberen Oberfläche von jedem Halbleiterchip 12 ausgebildet und Elektroden 18 sind an der oberen Oberfläche von jedem Verdrahtungssubstrat 11 ausgebildet, wobei ein Ende von jedem Draht 19 mit jeder Elektrode des Halbleiterchips verbunden ist und das andere Ende von jedem Draht 19 mit jeder Elektrode 18 des Verdrahtungssubstrats 11 verbunden ist. Während solch ein Verdrahtungsbonding in dem Befestigungsschritt in dieser bevorzugten Ausführungsform durchgeführt wird, kann stattdessen ein Flip-Chip-Bonding durchgeführt werden, in dem Flip-Chip-Bonding werden die Elektroden, die an der unteren Oberfläche an jedem Halbleiterchip 12 ausgebildet sind, direkt mit den Elektroden verbunden, die an der oberen Oberfläche des Verdrahtungssubstrats 11 ausgebildet sind.
  • Wie in 3B gezeigt, wird der Ausbildungsschritt für ein Substrat durchgeführt, nachdem der Befestigungsschritt durchgeführt wurde. In dem Ausbildungsschritt für ein Substrat wird eine Versiegelungsverbindung 24 zu der oberen Oberfläche des Verdrahtungssubstrats 11, an welcher die mehreren Halbleiterchips 12 befestigt wurden, zugeführt, wodurch die Halbleiterchips 12 mit der Versiegelungsverbindung 24 versiegelt werden, um ein verpacktes Substrat 15 auszubilden (siehe 3C). Insbesondere wird die untere Oberfläche des Verdrahtungssubstrats durch eine Halteeinspannung (nicht gezeigt) gehalten und eine Form 31 ist so gesetzt, dass sie die obere Oberfläche des Verdrahtungssubstrats 11 abdeckt. Die Form 31 weist eine obere Wand, die mit einer Einlassöffnung 32 ausgebildet ist, und eine Düse 33 zum Zuführen der Versiegelungsverbindung 24 auf, die direkt oberhalb der Einlassöffnung 32 positioniert ist.
  • Bei der Betätigung wird die Versiegelungsverbindung 24 von der Düse 33 durch die Einlassöffnung 32 zu der oberen Oberfläche des Verdrahtungssubstrats 11 zugeführt, bis der innere Raum der Form 31 mit der Versiegelungsverbindung 24 gefüllt ist, wodurch die Halbleiterchips 12 mit der Versiegelungsverbindung 24 versiegelt werden. Danach wird die Versiegelungsverbindung 24 geheizt oder getrocknet, um auszuhärten, wodurch eine Kunststoffschicht 13 (siehe 3C) an der oberen Oberfläche des Verdrahtungssubstrats 11 ausgebildet wird. Folglich ist das verpackte Substrat 15 aus dem Verdrahtungssubstrat 11 und der Kunststoffschicht 13, die an der oberen Oberfläche des Verdrahtungssubstrats 11 ausgebildet ist, ausgebildet, wobei mehrere Halbleiterchips 12 in der Kunststoffschicht 13 versiegelt sind. Die Versiegelungsverbindung 24 ist ein aushärtbarer flüssiger Kunststoff. Beispiele des aushärtbaren Kunststoffs beinhalten Epoxykunststoff, Silikonkunststoff, Urethankunststoff, ungesättigter Polyesterkunststoff, Acrylurethankunststoff und Polyamidkunststoff. Während die Versiegelungsverbindung 24 ein flüssiger Kunststoff in dieser bevorzugten Ausführungsform ist, kann ein Folienkunststoff oder ein Pulverkunststoff stattdessen verwendet werden. In dieser Weise können die mehreren Halbleiterchips 12, die an dem Verdrahtungssubstrat 11 befestigt sind, zusammen versiegelt werden. In dem Fall, dass das verpackte Substrat 15 vorher ausgebildet wurde, können der Befestigungsschritt und der Ausbildungsschritt für ein Substrat ausgelassen werden.
  • Wie in 3C gezeigt, wird der Halteschritt nach dem Durchführen des Ausbildungsschritts für ein Substrat durchgeführt. In dem Halteschritt ist ein Halteband 35 an der unteren Oberfläche (hintere Seite) des verpackten Substrats angebracht. Das Halteband 35 ist vorher an seinem umfänglichen Abschnitt an einem Ringrahmen getragen, der eine zentrale Öffnung aufweist. Entsprechend ist ein zentraler Abschnitt des Haltebands 35 an der hinteren Seite des verpackten Substrats 15 in einer solchen Weise angebracht, dass die zentrale Öffnung des Ringrahmens durch das Halteband 35 geschlossen ist und das verpackte Substrat 15 liegt in der zentralen Öffnung des Ringrahmens. Folglich wird das verpackte Substrat 15 durch das Halteband 35 an dem Ringrahmen getragen. Das Halteband 35 weist eine haftvermittelnde Schicht auf und die Erhöhungen 14, die an der unteren Oberfläche des verpackten Substrats 15 (das Verdrahtungssubstrat 11) bereitgestellt sind, sind in der haftvermittelnden Schicht des Haltebands 35 eingebettet, wodurch das verpackte Substrat 15 gut an dem Halteband 35 gehalten ist. Der Ringrahmen, der in dem Halteschritt verwendet wird, kann ein Ringrahmen, der eine kreisförmige äußere Form in einer Aufsicht aufweist, oder ein Ringrahmen sein, der eine quadratische äußere Form in einer Aufsicht aufweist.
  • Wie in 4A gezeigt, wird der Teilungsschritt nach dem Durchführen des Halteschritts durchgeführt. In dem Teilungsschritt ist ein profiliertes Schleifwerkzeug 41, das eine äußere Form entsprechend der äußeren Form von jeder Halbleiterpackung 10 aufweist, an einer sich horizontal erstreckenden Spindel (nicht gezeigt) an einem vorderen Ende davon befestigt. Das profilierte Schleifwerkzeug 41 beinhaltet eine zylindrische Basis 42, die sich in einer horizontalen Richtung erstreckt, und ein Paar Vorsprünge 43, die sich radial nach außen von der äußeren umfänglichen Oberfläche der zylindrischen Basis 42 erstrecken, wobei das Paar Vorsprünge 43 so angeordnet ist, dass es jeder benachbarten der mehreren Teilungslinien entspricht. Jeder Vorsprung 43 weist eine geneigte Seitenoberfläche auf. Jeder Vorsprung 43 weist einen geneigten Abschnitt, der eine Dicke aufweist, die sich gradual von dem Basisende (oberes Ende wie in 4A zu sehen) zu dem vorderen Ende (unteres Ende wie in 4A zu sehen) verringert und einen geraden Abschnitt auf, der von dem vorderen Ende des verjüngten Abschnitts zu dem radial äußersten Ende (unterstes Ende wie in 4A zu sehen) hervorsteht, wobei der gerade Abschnitt eine fixierte Dicke aufweist. Anders ausgedrückt, ist die seitliche Oberfläche von jedem Vorsprung 43 aus einer geneigten Seitenoberfläche 44, die radial nach außen von der äußeren umfänglichen Oberfläche der Basis 42 hervorsteht, und einer vertikalen Oberfläche 45 ausgebildet, die radial nach außen von dem radial äußeren Ende der geneigten Seitenoberfläche 44 hervorsteht.
  • Ferner ist eine abrasive Kornschicht 46 ausgebildet, sodass sie die äußere umfängliche Oberfläche der Basis 42 des profilierten Schleifwerkzeugs 41 bedeckt. Die abrasive Kornschicht 46 wird durch Elektrodeponieren von abrasiven Diamantkörnern zum Beispiel an der äußeren umfänglichen Oberfläche der Basis 42 ausgebildet. Die abrasive Kornschicht 46 ist auch so ausgebildet, dass sie die äußere Oberfläche von jedem Vorsprung 43 bedeckt. Das heißt, dass die abrasive Kornschicht 46 an gegenüberliegenden Seitenoberflächen und der vorderen Endoberfläche von jedem Vorsprung 43 ausgebildet ist. Das heißt, dass die abrasive Kornschicht 46 an der äußeren umfänglichen Oberfläche der Basis 42 in einem Bereich zwischen dem Paar Vorsprünge 43 ausgebildet ist. Durch Ausbilden der abrasiven Kornschicht 46 zwischen dem Paar Vorsprünge 43 ist eine Schleifoberfläche 47 ausgebildet, um die Kunststoffschicht 43 des verpackten Substrats 15 zu schleifen. Die Vorsprungsmenge von jedem Vorsprung 43 ist so gesetzt, dass, wenn jeder Vorsprung 43 das verpackte Substrat 15 schneidet, so dass dieser in das Halteband 35 eindringt, um dadurch das verpackte Substrat 15 in die Halbleiterpackungen 10 zu teilen, wie in 4A gezeigt, die Kunststoffschicht 13 durch die Schleifoberfläche 47 geschliffen wird, die zwischen dem Paar Vorsprüngen 43 ausgebildet ist, und die Dicke von jeder Halbleiterpackung 10 wird entsprechend auf eine vorbestimmte Dicke reduziert.
  • In dem Teilungsschritt ist das verpackte Substrat 15 durch das Halteband 35 an einem Einspanntisch (nicht gezeigt) gehalten. In diesem Zustand wird das verpackte Substrat 15 entlang der Teilungslinien durch die Vorsprünge 43 des profilierten Schneidwerkzeugs 41 geschnitten, sodass es die Mitte der Dicke des Teilungsbands 35 erreichen, wodurch das verpackte Substrat 15 in die einzelnen Halbleiterpackungen 10 geteilt wird. Vor dem Schneiden des verpackten Substrats 15 ist jeder Vorsprung 43 des profilierten Schleifwerkzeugs 41 mit den entsprechenden Teilungslinien an einer horizontalen Position außerhalb des verpackten Substrats 15 ausgerichtet und jeder Vorsprung 43 wird zu einer vertikalen Position entsprechend der Tiefe der Mitte der Dicke des Haltebands 35 an der obigen horizontalen Position abgesenkt. Danach wird das verpackte Substrat 15 in einer horizontalen Richtung relativ zu dem profilierten Schleifwerkzeug 41 zugeführt, wodurch das verpackte Substrat 25 entlang der Teilungslinien geteilt wird.
  • Folglich wird das verpackte Substrat 15 durch das Paar Vorsprünge 43 geteilt und gleichzeitig wird die Kunststoffschicht 13 des verpackten Substrats 15 durch die Schleifoberfläche 47, die zwischen dem Paar Vorsprünge 43 ausgebildet ist, geschliffen. Entsprechend wird das verpackte Substrat 15 in die einzelnen Halbleiterpackungen 10 geteilt und gleichzeitig wird die Dicke von jeder Halbleiterpackung 10 auf eine vorbestimmte Dicke reduziert. Ferner weist die Seitenoberfläche von jedem Vorsprung 43 die geneigte Seitenoberfläche 44 radial nach außen hervorstehend von der äußeren umfänglichen Oberfläche der Basis 42 auf, sodass die Seitenoberfläche 23 jeder Halbleiterpackung 10 eine geneigte Oberfläche aufweist, die durch die geneigte Seitenoberfläche 44 jedes Vorsprungs 43 ausgebildet wird, wobei die geneigte Oberfläche der Seitenoberfläche 23 jeder Halbleiterpackung 10 so geneigt ist, dass sie umgekehrt verjüngt zu dem Boden einer jeden Halbleiterpackung 10 ist. In dieser Weise kann das verpackte Substrat 15 in die einzelnen Halbleiterpackungen 10 geteilt werden, während die geneigte Oberfläche als ein Teil der Seitenoberfläche 23 einer jeden Halbleiterpackung 10 ausgebildet wird, ohne dass ein Stufenschneiden durchgeführt wird.
  • Wie in 4B gezeigt, wird der Ausbildungsschritt für eine Abschirmschicht nach dem Durchführen des Teilungsschritts durchgeführt. In dem Ausbildungsschritt für eine Abschirmschicht wird ein leitendes Material von der oberen Seite der Kunststoffschicht 13 auf der oberen Oberfläche 22 einer jeden Halbleiterpackung 10 (der oberen Oberfläche der Kunststoffschicht 13) und die Seitenoberfläche 23 einer jeden Halbleiterpackung 10 abgeschieden, wodurch eine Abschirmschicht 16 an der oberen Oberfläche 22 und der Seitenoberfläche 23 einer jeden Halbleiterpackung 10 ausgebildet wird. Insbesondere wird jede Halbleiterpackung 10 durch das Halteband 23 an der Halteeinspannung (nicht gezeigt) gehalten. In diesem Zustand wird das leitende Material durch Sputtern oder dergleichen unter vorbestimmten Abscheidebedingungen für einen Film von der oberen Seite der Kunststoffschicht 13 auf jeder Halbleiterpackung 10 abgeschieden, wodurch die Abschirmschicht 16, die eine vorbestimmte Dicke aufweist, an der oberen Oberfläche 22 und der Seitenoberfläche 23 einer jeden Halbleiterpackung 10 ausgebildet wird.
  • Wie in 4B gezeigt, ist eine geneigte Seitenoberfläche 25 als ein Teil der Seitenoberfläche 23 einer jeden Halbleiterpackung 10 ausgebildet. Die geneigte Seitenoberfläche 25 ist so geneigt, dass sie umgekehrt verjüngt von der oberen Oberfläche 22 zu dem Boden von jeder Halbleiterpackung 10 ist. Das heißt, dass die geneigte Seitenoberfläche 25 so geneigt, dass sie die Richtung (vertikale Richtung) des Films, der für die Abschirmschicht 26 abgeschieden wird, geneigt schneidet, sodass die Abschirmschicht 16 einfach in einer solchen Weise ausgebildet werden kann, dass ein leitender Film, der eine Dicke aufweist, die dazu in der Lage ist, einen ausreichenden Abschirmeffekt aufzuweisen, nicht nur an der oberen Oberfläche 22, sondern auch an der geneigten Seitenoberfläche 25 der Seitenoberfläche 23 abgeschieden werden kann. Wie in 4B gezeigt, weist die Seitenoberfläche 23 einer jeden Halbleiterpackung 10 eine vertikale Oberfläche 26 auf, die unterhalb der geneigten Seitenoberfläche 25 ausgebildet ist, und eine Nut, die einen Boden 27 aufweist, ist zwischen benachbarten der Halbleiterpackungen 10 ausgebildet. Die Abschirmschicht 16 ist auch an der vertikalen Oberfläche 26 einer jeden Halbleiterpackung 10 und dem Boden 27 einer jeden Nut ausgebildet. Entsprechend existiert beim Aufnehmen einer jeden Halbleiterpackung 10 die Möglichkeit, dass Grate von der Abschirmschicht 16 an dem unteren Abschnitt einer jeden Halbleiterpackung 10 ausgebildet werden.
  • In diesem Fall kann das Auftreten von Graten an jeder Halbleiterpackung 10 durch Anpassen des Aspektverhältnisses (das Verhältnis zwischen der Breite und der Tiefe der Nuten zwischen den benachbarten Halbleiterpackungen 10) unterdrückt werden. Wie in 4C gezeigt, ist das Aspektverhältnis zwischen benachbarten Halbleiterpackungen 10 durch Y/X dargestellt, wobei Y (mm) die Tiefe der Nut von dem unteren Ende der geneigten Seitenoberfläche 25 (das heißt, dass obere Ende der vertikalen Oberfläche 26) zu dem Boden 27 der Nut ist und X (mm) die Breite der Nut, das heißt, der Abstand zwischen gegenüberliegenden vertikalen Oberflächen 26 der benachbarten Halbleiterpackungen 10 ist. Der untere Abschnitt der vertikalen Oberfläche 26 von jeder Seitenoberfläche 23 und der Boden 27 der Nut zwischen benachbarten Halbleiterpackungen 10 sind anfällig, durch das Aspektverhältnis beeinflusst zu werden. Das heißt, wenn das Aspektverhältnis zwischen den benachbarten Halbleiterpackungen erhöht ist, dass die Dicke der Abschirmschicht 16 reduziert wird.
  • Entsprechend durch Setzen der Abscheidebedingungen für einen Film für die Abschirmschicht 16 und auch Setzen der Dicke des Vorsprungs des geraden Abschnitts, der eine fixierte Dicke in jedem Vorsprung 43 aufweist (siehe 4A), sodass ein gewünschtes Aspektverhältnis erhalten wird, kann die Dicke der Abschirmschicht 16 an dem Boden 37 der Nut, die zwischen benachbarten Halbleiterpackungen 10 ausgebildet ist, reduziert werden. Mit dieser Konfiguration sollte die Dicke der Abschirmschicht 16, die an der geneigten Seitenoberfläche 25 einer jeden Seitenoberfläche 23 ausgebildet ist, eine geeignete Dicke für den Abschirmeffekt aufweisen, weil der Einfluss des Aspektverhältnisses weniger ist, wohingegen die Dicke der Abschirmschicht 16, die an dem unteren Abschnitt der vertikalen Oberfläche 26 und dem Boden der Nut zwischen den benachbarten Halbleiterpackungen 10 ausgebildet wird, eine kleine Dicke wird, weil der Einfluss des Aspektverhältnisses größer wird. Entsprechend kann ein Austreten elektromagnetischen Rauschens durch die Abschirmschicht 16 an dem oberen Abschnitt einer jeden Halbleiterpackung 10 unterdrückt werden und das Ausbildenvon Graten kann durch Reduzieren der Dicke der Abschirmschicht 16 an dem unteren Abschnitt der Halbleiterpackung 10 reduziert werden.
  • Die Erdungsleitung 17 in dem Verdrahtungssubstrat 11 liegt an dem unteren Abschnitt der geneigten Seitenoberfläche 25 einer jeden Seitenoberfläche 23 frei. Die Abschirmschicht 16, die eine geeignete Dicke aufweist, ist an dem unteren Abschnitt der geneigten Seitenoberflächen 25 ausgebildet, sodass die Abschirmschicht 16 mit der Erdungsleitung 17 verbunden ist. Entsprechend kann das elektromagnetische Rauschen, das in der Halbleiterpackung 10 generiert wird, durch die Erdungsleitung 17 zu dem Äußeren einer jeden Halbleiterpackung 10 entfernt werden. Ferner wird die Abschirmschicht 16, die an dem unteren Abschnitt der vertikalen Oberfläche 26 einer jeden Seitenoberfläche 23 ausgebildet ist, dünn. Jedoch kann das elektromagnetische Rauschen durch verschiedene Verdrahtungen (nicht dargestellt), die in dem Verdrahtungssubstrat 11 ausgebildet sind, abgeschnitten werden. Entsprechend kann das Austreten von elektromagnetischem Rauschen zu jeder elektronischen Komponente in der Nähe einer jeden Halbleiterpackung 10 im Allgemeinen verhindert werden. Ferner ist es nun notwendig, dass die Erdungsleitung 17 in dem Verdrahtungssubstrat mit der Abschirmschicht 16 verbunden wird. Entsprechend kann die Erdungsleitung 17 mit der Abschirmschicht 16, die an der vertikalen Oberfläche 26 einer jeden Seitenoberfläche 23 ausgebildet ist, verbunden werden.
  • Das leitende Material zum Ausbilden der Abschirmschicht 16 ist Metall wie Kupfer, Titan, Nickel und Gold. Durch Auswählen von mindestens einem dieser Metalle, um einen Multischichtfilm auszubilden, der eine Dicke von mehreren Mikrometern oder mehr als die Abschirmschicht 16 aufweist. Die Abschirmschicht 16 kann durch jedes Verfahren wie Sputtern, Ionenplattieren, Sprühbeschichten, chemische Dampfabscheidung (CVD), Tintenstrahldrucken und Siebdrucken ausgebildet werden. Als ein anderes Verfahren kann die Abschirmschicht 16 durch ein Vakuumlaminierverfahren ausgebildet werden, sodass ein Metallfilm, der den obigen Multischichtfilm aufweist, mit der oberen Oberfläche 22 und der Seitenoberfläche 23 einer jeden Halbleiterpackung 10 in einem Vakuum verbunden ist. Folglich sind die obere Oberfläche 22 und die Seitenoberfläche 23 einer jeden Halbleiterpackung 10 mit der Abschirmschicht 16 bedeckt, um jede Halbleiterpackung 10 herzustellen.
  • Jetzt wird die Beziehung zwischen dem Neigungswinkel der geneigten Seitenoberfläche 25 einer jeden Halbleiterpackung 10 und der Dicke der Abschirmschicht 26 beschrieben. 5 ist eine Schnittansicht, welche die Dicke der Abschirmschicht, die an einer Probe ausgebildet ist, darstellt. 6 ist ein Graph, der die Beziehung zwischen dem Winkel θ der Neigung der Seitenoberfläche der Probe und der Dicke der Abschirmschicht darstellt.
  • Wie in 5 gezeigt, bezeichnet das Bezugszeichen 50 eine Probe, die eine obere Oberfläche 52 und eine Seitenoberfläche 51 aufweist. Ferner ist eine obere Abschirmschicht 53 an der oberen Oberfläche 52 ausgebildet, und eine seitliche Abschirmschicht 54 ist an der Seitenoberfläche 51 ausgebildet. Die Seitenoberfläche 51 wird um einen Winkel θ bezüglich einer vertikalen Richtung geneigt. Die vorliegenden Erfinder haben einen Test durchgeführt, um die Beziehung zwischen dem Winkel θ der Neigung der Seitenoberfläche 51 der Probe 50 und der Dicke einer jeden Abschirmschicht zu untersuchen. In diesem Test wurden mehrere Proben 50, die unterschiedliche Neigungswinkel θ aufweisen, vorbereitet, um eine Abschirmschicht durch Durchführen eines Ionenplattierungsverfahrens bei einer Temperatur von 180°C und einem Druck von 8 × 10-9 Pa auszubilden. Der Winkel θ der Neigung der Seitenoberfläche 51 wurde auf 90°, 82°, 68°, 60° und 45° gesetzt. Ferner wurde die obere Abschirmschicht 53, die in der oberen Oberfläche 52 ausgebildet wurde, und die seitliche Abschirmschicht 54, die an der Seitenoberfläche 51 ausgebildet wurde, unter Verwendung eines Rasterelektronenmikroskops untersucht und eine Dicke t1 der oberen Abschirmschicht 53 und eine Dicke t2 der seitlichen Abschirmschicht 54 wurde entsprechend den Bildern, die durch das Rasterelektronenmikroskop erhalten wurden, gemessen. Die Dicken t1 und t2 der oberen und seitlichen Abschirmschicht 53 und 54 wurden verwendet, um eine Stufenabdeckung zu berechnen, die im Folgenden in Gleichung (1) definiert wurde. 6 zeigt eine Beziehung zwischen der Stufenabdeckung und dem Neigungswinkel θ. Stufenabdeckung = ( t2/t1 ) × 100
    Figure DE102018210393B4_0001
  • Wie 6 entnommen werden kann, erhöht sich die Stufenabdeckung graduell mit einer Abnahme des Neigungswinkels θ von 90° und wenn der Neigungswinkel θ 45° ist, wird die Stufenabdeckung 100%. Insbesondere wenn der Neigungswinkel θ auf 45° gesetzt wurde, ist die Dicke der t1 der oberen Abschirmschicht 53 gleich der Dicke t2 der seitlichen Abschirmschicht 54. Das heißt, das bestätigt wurde, dass, wenn der Neigungswinkel θ 45° ist, die Dicke der Abschirmschicht, die an der oberen Oberfläche 52 und der Seitenoberfläche 51 der Probe 50 ausgebildet wurde, gleichmäßig ist. Ferner haben die vorliegenden Erfinder herausgefunden, dass, wenn die Stufenabdeckung weniger als 50% ist, viel Zeit benötigt wird, um die seitliche Abschirmschicht 54 auszubilden, was in einem Anstieg der Prozesskosten resultiert. Entsprechend ist die Stufenabdeckung vorzugsweise auf 50% oder mehr gesetzt. Das heißt, dass der Neigungswinkel θ der geneigten Seitenoberfläche 25 einer jeden Halbleiterpackung 10 vorzugsweise auf 45° oder mehr und 82° oder weniger gesetzt ist.
  • Wie oben beschrieben, in dem Herstellungsverfahren für jede Halbleiterpackung entsprechend dieser bevorzugten Ausführungsform wird das profilierte Schleifwerkzeug 41 verwendet, welches das Paar Vorsprünge 43 zum Schneiden des verpackten Substrats 15 aufweist. Das heißt, dass das Paar Vorsprünge 43 simultan betätigt wird, um das verpackte Substrat 15 entlang der mehreren Teilungslinien zu schneiden und dadurch das verpackte Substrat 15 in die einzelnen Halbleiterpackungen 10 zu teilen. Ferner weist jeder Vorsprung 43 die geneigte Seitenoberfläche 44 auf, sodass die geneigte Seitenoberfläche 25 als ein Teil der Seitenoberfläche 23 einer jeden Halbleiterpackung 10 durch jeden Vorsprung 43 ausgebildet werden kann. Folglich kann das verpackte Substrat 15 gleichzeitig entlang der mehreren Teilungslinien geteilt werden und gleichzeitig kann die geneigte Seitenoberfläche 25 an jeder Halbleiterpackung 10 ausgebildet werden. Als ein Ergebnis können die Anzahl der Mannstunden und die Arbeitszeit deutlich reduziert werden.
  • Während die geneigte Seitenoberfläche 25 in dem Teilungsschritt in der oben bevorzugten Ausführungsform ausgebildet wird, ist diese Konfiguration lediglich darstellend. Zum Beispiel zeigt 7A eine Modifikation, sodass eine Stufe an der Seitenoberfläche einer jeden Halbleiterpackung in dem Teilungsschritt unter Verwendung eines profilierten Schleifwerkzeugs 71 als ein geformtes abrasives Element ausgebildet ist. Wie in 7A gezeigt, weist das profilierte Schleifwerkzeug 71 ein Paar Vorsprünge 73 auf und jeder Vorsprung 73 weist einen Stufenabschnitt 74 an jeder Seitenoberfläche auf. Das heißt, dass jeder Vorsprung 73 aus einem dicken Abschnitt ausgebildet ist, der radial nach außen von der äußeren umfänglichen Oberfläche einer zylindrischen Basis 72 hervorsteht und ein dünner Abschnitt, der radial nach außen von dem äußeren Ende des dicken Abschnitts hervorsteht, wobei der dicke Abschnitt eine relativ große fixierte Dicke aufweist und der dünne Abschnitt eine relativ kleine fixierte Dicke aufweist. Das verpackte Substrat 15 wird durch das Paar Vorsprünge 73 des profilierten Schleifwerkzeugs 71 geschnitten, sodass das verpackte Substrat 15 in einzelne Halbleiterpackungen 76 geteilt wird. Gleichzeitig dient der Stufenabschnitt 74 eines jeden Vorsprungs 73 dazu, eine abgestufte Seitenoberfläche 77 einer jeden Halbleiterpackung 76 auszubilden. Entsprechend kann die untere Oberfläche einer jeden Halbleiterpackung 76 größer als die obere Oberfläche einer jeden Halbleiterpackung 76 durch das Ausbilden der gestuften Seitenoberfläche 77 hergestellt werden.
  • 7B zeigt eine andere Modifikation, sodass eine gekrümmte Oberfläche als die Stufe an der Seitenoberfläche einer jeden Halbleiterpackung in dem Teilungsschritt unter Verwendung des profilierten Schleifwerkzeugs 81 als ein geformtes abrasives Element ausgebildet wird. Wie in 7B gezeigt, weist das profilierte Schleifwerkzeug 81 ein Paar Vorsprünge 83 auf und jeder Vorsprung 83 hat einen gekrümmten Stufenabschnitt 84 an jeder Seitenoberfläche. Das heißt, dass jeder Vorsprung 83 aus einem dicken Abschnitt, der radial nach außen von der äußeren umfänglichen Oberfläche der zylindrischen Basis 82 hervorsteht, und einen dünnen Abschnitt, der radial nach außen von dem äußeren Ende des dicken Abschnitts hervorsteht, ausgebildet ist, wobei das äußere Ende des dicken Abschnitts gekrümmt ist und der dünne Abschnitt eine relativ kleine fixierte Dicke aufweist. Das verpackte Substrat 15 wird durch das Paar Vorsprünge 83 des profilierten Schleifwerkzeugs 81 geschnitten, sodass das verpackte Substrat 15 in einzelne Halbleiterpackungen 86 geteilt wird. Zu diesem Zeitpunkt dient der gekrümmte Stufenabschnitt 84 eines jeden Vorsprungs 83 dazu, eine gekrümmte Seitenoberfläche 87 einer jeden Halbleiterpackung 86 auszubilden. Auch in dieser Konfiguration kann die untere Oberfläche einer jeden Halbleiterpackung 86 größer als die obere Oberfläche einer jeden Halbleiterpackung 86 durch das Ausbilden der gekrümmten Seitenoberfläche 87 hergestellt werden. Folglich kann die Stufe, die in der Seitenoberfläche einer Halbleiterpackung ausgebildet werden soll, so ausgestaltet sein, dass sie einen Stufenunterschied bezüglich der oberen Oberfläche einer jeden Halbleiterpackung bereitstellt.
  • Ferner, während das profilierte Schleifwerkzeug 41 verwendet wird, um das verpackte Substrat 15 zu teilen und die Kunststoffschicht 13 in der obigen bevorzugten Ausführungsform zu schleifen, ist diese Konfiguration lediglich darstellend. Zum Beispiel zeigt 8 eine Modifikation, sodass ein profiliertes Schleifwerkzeug 91 als ein geformtes abrasives Element verwendet wird, um so das verpackte Substrat 15 zu teilen. Wie z.B. in 8 gezeigt, weist das profilierte Schleifwerkzeug 91 eine zylindrische Basis 92 und ein Paar Vorsprünge 93 auf, die radial nach außen von der äußeren umfänglichen Oberfläche der Basis 52 hervorstehen, wobei keine abrasive Kornschicht an der äußeren umfänglichen Oberfläche der Basis 92 in einem Bereich zwischen dem Paar Vorsprünge 93 ausgebildet ist. Die Menge der Vorsprünge eines jeden Vorsprungs 93 ist so gesetzt, dass, wenn das verpackte Substrat 15 durch jeden Vorsprung 93 zu der Tiefe entsprechend der Mitte der Dicke des Teilungsbands 35 geschnitten wird, die umfängliche Oberfläche der Basis 92 in dem Bereich zwischen dem Paar Vorsprünge 93 von der oberen Oberfläche des verpackten Substrats 15 (der oberen Oberfläche der Kunststoffschicht 13) beabstandet ist.
  • Ferner, während das profilierte Schleifwerkzeug 41 die mehreren Vorsprünge 43 zum Schneiden des verpackten Substrats 15 entlang der mehreren Teilungslinien gleichzeitig aufweist, um dadurch die geneigte Seitenoberfläche 25 an jeder Halbleiterpackung 10 in der obigen bevorzugten Ausführungsform auszubilden, ist diese Konfiguration lediglich darstellend. Zum Beispiel zeigt 9 eine Modifikation, das eine einzelne Klinge 110, die einen einzelnen Vorsprung 111 aufweist, als das geformte abrasive Element verwendet wird, um das verpackte Substrat 15 entlang der der Teilungslinie zu schneiden. Der Vorsprung 111 weist eine Schnittform ähnlich zu der des Vorsprungs 43 auf, der in 4A gezeigt ist. Entsprechend kann das verpackte Substrat 15 entlang jeder Teilungslinie durch den einzelnen Vorsprung 111 geschnitten werden, sodass eine geneigte seitliche Oberfläche einer jeden Halbleiterpackung 10 ausgebildet wird, sodass die Anzahl der Mannstunden und die Arbeitszeit reduziert werden kann.
  • Ferner während jede Halbleiterpackung 10 den einzelnen Halbleiterchip 12 beinhaltet, der in dem Verdrahtungssubstrat 11 in der obigen bevorzugten Ausführungsform befestigt ist, können mehrere Halbleiterchips an einem Verdrahtungssubstrat in jeder Halbleiterpackung befestigt werden, Zum Beispiel zeigt 10 eine Modifikation, so dass mehrere (zum Beispiel drei) Halbleiterchips 96a, 96b und 96c an dem Verdrahtungssubstrat 95 befestigt sind und diese Halbleiterchips 96a, 96b und 96c werden zusammen abgeschirmt, um eine Halbleiterpackung 97 herzustellen. Diese Halbleiterchips 96a, 96b und 96c können die gleiche Funktion oder verschiedene Funktionen aufweisen.
  • Ferner während der Halbleiterchip 12 durch die Verdrahtungen 19 an den Elektroden 18, die in dem Verdrahtungssubstrat 11 ausgebildet sind, in jeder Halbleiterpackung 10 in der obigen bevorzugten Ausführungsform verbunden sind (wire bonding, Verdrahtungsbonding), ist diese Konfiguration lediglich darstellend. Zum Beispiel zeigt 11 eine Modifikation, sodass Halbleiterchip 102 direkt mit den Elektroden (nicht gezeigt), die in der oberen Oberfläche des Verdrahtungssubstrats 103 ausgebildet sind, verbunden ist, um dadurch eine Halbleiterpackung 101 auszubilden (Flip-Chip-Bonding).
  • Ferner während das Bearbeitungsverfahren für ein Substrat entsprechend der obigen bevorzugten Ausführungsform ein Bearbeitungsverfahren für das verpackte Substrat 15 in der obigen bevorzugten Ausführungsform ist, ist diese Konfiguration lediglich darstellend. Zum Beispiel zeigt 12A eine Modifikation, sodass das Bearbeitungsverfahren für ein Substrat ein Bearbeitungsverfahren für einen Wafer ist, wobei der Wafer durch das geformte abrasive Element geteilt wird, um einen Chip 106 zu erhalten, der eine geneigte Seitenoberfläche 106a aufweist. 12B zeigt eine andere Modifikation, sodass das Bearbeitungsverfahren für ein Substrat ein Bearbeitungsverfahren für einen Wafer ist, wobei der Wafer durch das geformte abrasive Element geteilt wird, um einen Chip 107 zu erhalten, der eine abgestufte Seitenoberfläche 107a aufweist. In dem Fall des Teilens eines optischen Bauelementwafers, um lichtemittierende Dioden (LED)-Chips herzustellen, kann eine Lichtausbeute bei jedem LED-Chip verbessert werden, indem eine solche geneigte Seitenoberfläche oder eine abgestufte Oberfläche an jedem LED-Chip ausgebildet wird.
  • Ferner während das Paar Vorsprünge 43 von der äußeren umfängliche Oberfläche der zylindrischen Basis 42 in der obigen bevorzugten Ausführungsform hervorsteht, ist diese Konfiguration lediglich darstellend. Zum Beispiel können drei oder mehr Vorsprünge von der äußeren umfänglichen Oberfläche der zylindrischen Basis 42 hervorstehen.
  • Ferner während die hintere Seite des verpackten Substrats 15 durch das Halteband 35 in der obigen bevorzugten Ausführungsform gehalten wird, ist diese Konfiguration lediglich darstellend. Zum Beispiel kann die hintere Seite des verpackten Substrats 15 durch eine Halteeinspannung gehalten werden. Die Halteeinspannung kann jede Konfiguration aufweisen, die dazu geeignet ist, das verpackte Substrat 15 zu halten. Zum Beispiel kann ein Einspanntisch oder ein Substrat als die Halteeinspannung verwendet werden. Während jede Halbleiterpackung in einer tragbaren Kommunikationsausstattung wie ein Mobiltelefon in dieser bevorzugten Ausführungsform verwendet wird, kann jede Halbleiterpackung in der vorliegenden Erfindung in anderen elektronischen Ausstattungen wie Kameras verwendet werden.
  • Ferner kann das Werkstück, das in dem Bearbeitungsverfahren für ein Substrat entsprechend der vorliegenden Erfindung bearbeitet werden soll, jedes Werkstück entsprechend der Art der Bearbeitung wie ein Halbleiterbauelementwafer, ein optischer Bauelement Wafer, ein verpacktes Substrat, ein Halbleitersubstrat, ein anorganisches Materialsubstrat, ein Oxidwafer, ein grünes Keramiksubstrat und ein piezoelektrisches Substrat sein. Der Halbleiterbauelementwafer kann ein Siliziumwafer oder ein Verbundhalbleiterwafer sein, an dem Bauelemente ausgebildet sind. Der optische Bauelementwafer kann ein Saphirwafer oder ein Siliziumkarbidwafer sein, an dem Bauelemente ausgebildet sind. Das verpackte Substrat kann ein Chip Size Package Substrat (CSP) sein. Das Halbleitersubstrat kann ein Siliziumsubstrat oder ein Galliumarsenidsubstrat sein. Das anorganische Materialsubstrat kann ein Saphirsubstrat, Keramiksubstrat oder Glassubstrat sein. Der Oxidwafer kann ein Lithiumtantalatwafer oder Lithiumniobatwafer sein, an welchem Bauelemente ausgebildet sind oder ausgebildet werden sollen.
  • Ferner ist die vorliegende Erfindung nicht auf die obigen bevorzugten Ausführungsformen und verwandte Modifikationen beschränkt, sondern verschiedene Modifikationen, Ersetzungen und Änderungen können in dem Umfang der vorliegenden Erfindung gemacht werden. Ferner, falls die technische Idee der vorliegenden Erfindung durch andere Verfahren unter Verwendung technischen Fortschritts oder abgeleiteter Techniken realisiert werden kann, kann die vorliegende Erfindung unter Verwendung dieser Verfahren ausgeführt werden. Entsprechend soll die vorliegende Erfindung, die hier beansprucht ist, alle Ausführungsformen abdecken, die in den Umfang der vorliegenden Erfindung fallen können.
  • Ferner, während die vorliegende Erfindung bei einem Bearbeitungsverfahren für ein Substrat wie einem verpackten Substrat und einem Wafer wie in der obigen bevorzugten Ausführungsform angewendet wird, kann die vorliegende Erfindung auch bei einem Bearbeitungsverfahren für jedes Werkstück, das in einzelne Bauelementchips geteilt werden soll, angewendet werden.
  • Wie oben beschrieben weist die Erfindung einen Effekt auf, dass das Substrat in einzelne Bauelementchips geteilt werden kann, während gleichzeitig eine geneigte oder abgestufte Seitenoberfläche an jedem Chip ausgebildet werden kann.

Claims (4)

  1. Bearbeitungsverfahren für ein Substrat zum Teilen eines Substrats entlang mehrerer Teilungslinien, die an der vorderen Seite des Substrats ausgebildet sind, um einzelne Bauelementchips zu erhalten und gleichzeitig eine gewünschte Form an jedem Chip bereitzustellen, wobei das Bearbeitungsverfahren für ein Substrat umfasst: einen Halteschritt zum Halten der hinteren Seite des Substrats unter Verwendung eines Haltebands oder einer Halteeinspannung; einen Teilungsschritt zum vollständigen Schneiden des Substrats entlang der Teilungslinien zu solch einer Tiefe, die der Mitte der Dicke des Haltebands oder der Halteeinspannung entspricht, unter Verwendung eines geformten abrasiven Elements nach dem Durchführen des Halteschritts, wodurch das Substrat in die einzelnen Chips geteilt wird; wobei das geformte abrasive Element einen Vorsprung zum Schneiden des Substrats aufweist, der Vorsprung eine geneigte Seitenoberfläche oder vertikale Seitenoberfläche mit einem Stufenabschnitt aufweist; der Teilungsschritt die Schritte des Schneidens des Substrats entlang jeder Teilungslinie unter Verwendung des Vorsprungs beinhaltet, um dadurch das Substrat in die einzelnen Bauelementchips zu teilen und gleichzeitig eine geneigte Seitenoberfläche oder eine abgestufte Seitenoberfläche an jedem Chip entsprechend der geneigten Seitenoberfläche oder der vertikalen Seitenoberfläche mit dem Stufenabschnitt des Vorsprungs auszubilden, wobei die geneigte Seitenoberfläche oder die abgestufte Seitenoberfläche an jedem Chip so ausgebildet ist, das die untere Oberfläche eines jeden Chips größer als die obere Oberfläche eines jeden Chips ist.
  2. Bearbeitungsverfahren für ein Substrat nach Anspruch 1, wobei der Vorsprung mehrere Vorsprünge beinhaltet, die einzeln den mehreren Teilungslinien entsprechen, wobei jeder der Vorsprünge eine geneigte Seitenoberfläche oder eine vertikale Seitenoberfläche mit einem Stufenabschnitt aufweist.
  3. Bearbeitungsverfahren für ein Substrat nach Anspruch 1 oder 2, wobei das geformte abrasive Element ferner eine zylindrische Basis aufweist, die eine abrasive Kornschicht an der äußeren umfänglichen Oberfläche davon aufweist und der Vorsprung radial nach außen von der äußeren umfänglichen Oberfläche der zylindrischen Basis um eine Menge hervorsteht, die so gesetzt ist, dass, wenn das Substrat vollständig durch den Vorsprung zu der Tiefe entsprechend der Mitte der Dicke des Haltebands oder der Halteeinspannung geschnitten wird, die abrasive Kornschicht, die an der äußeren umfänglichen Oberfläche der zylindrischen Basis ausgebildet ist, in Kontakt mit der oberen Oberfläche eines jeden Chips kommt, um dadurch die obere Oberfläche eines jeden Chips zu schleifen, wodurch die Dicke eines jeden Chips auf eine vorbestimmte Dicke reduziert wird.
  4. Bearbeitungsverfahren für ein Substrat nach einem der vorhergehenden Ansprüche, wobei das Substrat ein verpacktes Substrat beinhaltet, das ein Verdrahtungssubstrat, mehrere Halbleiterchips, die an dem Verdrahtungssubstrat befestigt sind, und eine Kunststoffschicht beinhaltet, welche die Halbleiterchips versiegelt, und die Chips mehrere Halbleiterpackungen beinhalten, die durch Teilen des verpackten Substrats erhalten werden, wobei jede Hableiterpackung eine obere Oberfläche und eine geneigte Seitenoberfläche aufweist, das Bearbeitungsverfahren für ein Substrat ferner einen Ausbildungsschritt für eine Abschirmschicht zum Ausbilden einer Abschirmschicht an der oberen Oberfläche und der geneigten Seitenoberfläche einer jeden Halbleiterpackung nach dem Durchführen des Teilungsschritts umfasst.
DE102018210393.3A 2017-07-03 2018-06-26 Bearbeitungsverfahren für ein Substrat Active DE102018210393B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017130292A JP6955918B2 (ja) 2017-07-03 2017-07-03 基板の加工方法
JP2017-130292 2017-07-03

Publications (2)

Publication Number Publication Date
DE102018210393A1 DE102018210393A1 (de) 2019-01-03
DE102018210393B4 true DE102018210393B4 (de) 2023-05-25

Family

ID=64661754

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018210393.3A Active DE102018210393B4 (de) 2017-07-03 2018-06-26 Bearbeitungsverfahren für ein Substrat

Country Status (6)

Country Link
US (1) US10515841B2 (de)
JP (1) JP6955918B2 (de)
KR (1) KR102565133B1 (de)
CN (1) CN109216271B (de)
DE (1) DE102018210393B4 (de)
TW (1) TWI748103B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6969657B2 (ja) * 2019-02-01 2021-11-24 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
JP6953461B2 (ja) 2019-02-01 2021-10-27 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
CN113207244A (zh) * 2020-02-03 2021-08-03 奥特斯奥地利科技与系统技术有限公司 制造部件承载件的方法及部件承载件
JP7222941B2 (ja) * 2020-02-10 2023-02-15 Ｔｏｗａ株式会社 加工装置
CN114450776A (zh) * 2020-09-06 2022-05-06 深圳市汇顶科技股份有限公司 芯片加工方法、系统、芯片和设备
JP7385832B2 (ja) * 2020-11-20 2023-11-24 大日本印刷株式会社 動植物育成用のｌｅｄ照明シート、動植物育成用のｌｅｄ照明モジュール、動植物の育成棚用の棚板、動植物の育成棚、及び動植物育成工場
TWI841892B (zh) * 2020-12-15 2024-05-11 美商伊凡聖斯股份有限公司 用於微機電系統（ｍｅｍｓ）突片移除製程的方法
JPWO2023017678A1 (de) * 2021-08-10 2023-02-16

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060005672A1 (en) 2004-07-07 2006-01-12 Chapman Gregory M Blades, saws, and methods for cutting microfeature workpieces
JP2007253277A (ja) 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
US20130187174A1 (en) 2012-01-24 2013-07-25 Michael A. Tischler Light-emitting dies incorporating wavelength-conversion materials and related methods
JP2015018965A (ja) 2013-07-11 2015-01-29 株式会社ディスコ ウェーハの加工方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992308B2 (ja) * 1996-04-25 2007-10-17 ローム株式会社 半導体装置およびその製造方法
KR100219577B1 (ko) * 1997-06-27 1999-09-01 한효용 반도체칩 패키지 성형장치
JP4473369B2 (ja) * 1999-08-24 2010-06-02 日本無線株式会社 デバイス製造方法
JP4503632B2 (ja) * 2001-05-11 2010-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004087998A (ja) * 2002-08-29 2004-03-18 Fuji Electric Holdings Co Ltd 表面実装型半導体装置およびその製造方法
JP2005033196A (ja) 2003-06-19 2005-02-03 Showa Denko Kk 半導体ウエーハのダイシング方法および発光ダイオードチップ
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP5388673B2 (ja) * 2008-05-07 2014-01-15 パナソニック株式会社 電子部品
JP5577839B2 (ja) * 2009-06-05 2014-08-27 大日本印刷株式会社 半導体装置
JP2011159788A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
KR101739943B1 (ko) * 2010-07-07 2017-05-25 삼성전자주식회사 웨이퍼 다이싱 블레이드 및 이를 포함하는 웨이퍼 다이싱 장비
US9196537B2 (en) * 2012-10-23 2015-11-24 Nxp B.V. Protection of a wafer-level chip scale package (WLCSP)
JP5600775B2 (ja) * 2013-06-11 2014-10-01 ルネサスエレクトロニクス株式会社 半導体装置
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
US9653417B2 (en) 2013-11-07 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for singulating packaged integrated circuits and resulting structures
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
US20150183131A1 (en) * 2013-12-27 2015-07-02 Chee Seng Foong Semiconductor wafer dicing blade
JP2015177061A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP6504750B2 (ja) * 2014-05-07 2019-04-24 株式会社ディスコ ウェーハの加工方法
JP2016001677A (ja) * 2014-06-12 2016-01-07 株式会社ディスコ ウエーハの加工方法
US9711463B2 (en) 2015-01-14 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for power transistors
JP6521687B2 (ja) * 2015-03-23 2019-05-29 株式会社ディスコ 切削ブレードの検査方法
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6971093B2 (ja) * 2017-08-30 2021-11-24 株式会社ディスコ マルチブレード、加工方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060005672A1 (en) 2004-07-07 2006-01-12 Chapman Gregory M Blades, saws, and methods for cutting microfeature workpieces
JP2007253277A (ja) 2006-03-23 2007-10-04 Tdk Corp 研切削体及び研削体セット、これらを用いた研削装置及び研削方法
US20130187174A1 (en) 2012-01-24 2013-07-25 Michael A. Tischler Light-emitting dies incorporating wavelength-conversion materials and related methods
JP2015018965A (ja) 2013-07-11 2015-01-29 株式会社ディスコ ウェーハの加工方法

Also Published As

Publication number Publication date
JP6955918B2 (ja) 2021-10-27
KR20190004225A (ko) 2019-01-11
TWI748103B (zh) 2021-12-01
CN109216271A (zh) 2019-01-15
TW201907458A (zh) 2019-02-16
US10515841B2 (en) 2019-12-24
DE102018210393A1 (de) 2019-01-03
JP2019016617A (ja) 2019-01-31
KR102565133B1 (ko) 2023-08-08
CN109216271B (zh) 2023-09-05
US20190006224A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102018205895B4 (de) Herstellungsverfahren einer Halbleiterpackung
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE102017217177B4 (de) Verfahren zum Herstellen einer Halbleiterpackung
DE10228530B4 (de) Halbleiterwafer-Zerteilverfahren
DE102004044945B4 (de) Verfahren zum Verarbeiten eines Wafers
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE102018214408A1 (de) Multiklinge und bearbeitungsverfahren für ein werkstück
DE102011102175B4 (de) Waferbearbeitungsverfahren
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
DE10116791A1 (de) "Verfahren zur Herstellung einer großen Anzahl von Halbleiterchip s aus einem Halbleiterwafer"
DE102014114517B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102012109355A1 (de) Prüfprozess für Halbleiterbauelemente
DE102014206527A1 (de) Aufteilungsverfahren für scheibenförmiges Werkstück
DE102009004567A1 (de) Wafertrennverfahren
DE102020200724A1 (de) Trägerplattenentfernungsverfahren
DE102018215249A1 (de) Bearbeitungsverfahren für einen Wafer
DE102020211447A1 (de) Schneidklinge und Herstellungsverfahren für eine Schneidklinge
DE102013111540B4 (de) Höckergehäuse und Verfahren zu seiner Herstellung
DE102018215248A1 (de) Bearbeitungsverfahren für einen Wafer
DE102018215397B4 (de) Verfahren zum herstellen eines gestapelten waferaufbaus
DE102014219908B4 (de) Herstellungsverfahren für eine Fotomaske
WO2012113648A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
DE102019218879B4 (de) Waferbearbeitungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final