DE102019218879B4 - Waferbearbeitungsverfahren - Google Patents

Waferbearbeitungsverfahren Download PDF

Info

Publication number
DE102019218879B4
DE102019218879B4 DE102019218879.6A DE102019218879A DE102019218879B4 DE 102019218879 B4 DE102019218879 B4 DE 102019218879B4 DE 102019218879 A DE102019218879 A DE 102019218879A DE 102019218879 B4 DE102019218879 B4 DE 102019218879B4
Authority
DE
Germany
Prior art keywords
wafer
region
peripheral edge
rear side
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019218879.6A
Other languages
English (en)
Other versions
DE102019218879A1 (de
Inventor
Zach Powers
Xin Lu
Kokichi Minato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102019218879A1 publication Critical patent/DE102019218879A1/de
Application granted granted Critical
Publication of DE102019218879B4 publication Critical patent/DE102019218879B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Waferbearbeitungsverfahren zum Bearbeiten eines Wafers (11), der einen Bauelementbereich (21) und einen umfänglichen Randbereich (23) beinhaltet, der den Bauelementbereich (21) umgibt, wobei der Bauelementbereich (21) mehrere Bauelemente (15) und eine Elektrode (19) aufweist, die mit jedem Bauelement (15) verbunden ist, die mehreren Bauelemente (15) in mehreren jeweils getrennten Bereichen ausgebildet sind, die durch mehrere sich kreuzende Teilungslinien (13) definiert sind, die an einer vorderen Seite (11a) des Wafers (11) ausgebildet sind, die Elektrode (19) in jedem getrennten Bereich eingebettet ist, sodass sie sich entlang einer Dickenrichtung von jedem getrennten Bereich erstreckt, wobei das Waferbearbeitungsverfahren umfasst:einen ersten Schneidschritt zum Verwenden einer ersten Schneidklinge (10), um einen ersten Bereich (23a) des umfänglichen Randbereichs (23) mit einer vorbestimmten Tiefe entlang einer umfänglichen Kante (11c) des Wafers (11) zu schneiden, wobei der erste Bereich (23a) den umfänglichen Randbereich (23) des Wafers (11) beinhaltet, wodurch ein Stufenabschnitt (23b) in dem umfänglichen Randbereich (23) ausgebildet wird oder der erste Bereich (23a) entfernt wird;einen Fixierungsschritt für ein Trägersubstrat (25) zum Fixieren der vorderen Seite (11a) des Wafers (11) durch einen Haftvermittler (27) an einem Trägersubstrat (25);einen Schleifschritt zum Schleifen einer hinteren Seite (11b) des Wafers (11), sodass eine Dicke des Wafers (11) einen Wert nicht größer als eine vorbestimmte Tiefe erreicht, nach dem Durchführen des ersten Schneidschritts und des Fixierungsschritts für ein Trägersubstrat (25), wodurch die Dicke des Wafers (11) reduziert wird, sodass die Elektrode (19) an der hinteren Seite (11b) des Wafers (11) nicht freiliegt;einen Ätzschritt zum Zuführen einer chemischen Lösung (46) zu der hinteren Seite (11b) des Wafers (11) nach dem Durchführen des Schleifschritts, wodurch der Wafer (11) geätzt wird, sodass die Elektrode (19) von der hinteren Seite (11b) des Wafers (11) hervorsteht;einen Ausbildungsschritt für einen Isolationsfilm (31) zum Ausbilden eines Isolationsfilms (31) an der hinteren Seite (11b) des Wafers (11), sodass die Elektrode (19) mit dem Isolationsfilm (31) bedeckt ist, nach dem Durchführen des Ätzschritts;einen zweiten Schneidschritt zum Verwenden einer zweiten Schneidklinge (12), um einen zweiten Bereich (23c) des umfänglichen Randbereichs (23) entlang der umfänglichen Kante (11c) des Wafers (11) zu schneiden, nach dem Durchführen des Ausbildungsschritts für einen Isolationsfilm (31), wobei der zweite Bereich (23c) nicht in Kontakt mit dem Haftvermittler ist, wodurch der zweite Bereich (23c) entfernt wird; undeinen Polierschritt, um eine Polierscheibe dazu zu bringen, in Druckkontakt mit der hinteren Seite (11b) des Wafers (11) zu kommen, während ein Polierfluid zu der hinteren Seite (11b) des Wafers (11) zugeführt wird, nach dem Durchführen des zweiten Schneidschritts, wodurch der Isolationsfilm (31) poliert wird, sodass die Elektrode (19) an dem Isolationsfilm (31) freiliegt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Waferbearbeitungsverfahren zum Bearbeiten eines Wafers wie einem Siliziumwafer.
  • Beschreibung des Stands der Technik
  • Mehrere Bauelemente wie integrierte Schaltungen (ICs) und Large-scale-integrated-circuits (LSIs) sind an einer vorderen Seite eines Wafers ausgebildet. Diese mehreren Bauelemente sind in mehreren jeweils getrennten Bereichen ausgebildet, die durch mehrere Teilungslinien (Straßen) definiert sind. Der Wafer, der so mehrere Bauelemente aufweist, wird entlang der mehreren Teilungslinien geteilt, um dadurch mehrere Bauelementchips zu erhalten, welche die jeweiligen mehreren Bauelemente aufweist. Ferner werden diese mehreren Bauelementchips verpackt, um mehrere verpackte Bauelemente herzustellen. Diese verpackten Bauelemente werden in verschiedenen elektronischen Ausstattungen wie Mobiltelefonen und Personalcomputern als typische Beispiele verwendet.
  • Mit einer Verringerung der Größe und Dicke der elektronischen Ausstattungen, wird das Verringern der Dicke von jedem verpackten Bauelement notwendig. Um diese Notwendigkeit zu erreichen, wird eine hintere Seite des Wafers geschliffen, bevor der Wafer geteilt wird, um dadurch die Dicke des Wafers zu reduzieren. Zum Beispiel wird dieses Schleifen des Wafers unter Verwendung einer Schleifvorrichtung durchgeführt, die einen Einspanntisch zum Halten des Wafers beinhaltet, und einer Schleifeinheit, die eine Schleifscheibe zum Schleifen des Wafers aufweist.
  • Ferner ist in den vergangenen Jahren eine Technik praktisch verwendet worden, in der mehrere Bauelementchips gestapelt werden, und eine Durchgangselektrode (Siliziumdurchgang (TSV)), die sich durch die Dicke von jedem Bauelementchip erstreckt, um die gestapelten Bauelementchips zu verwenden, ausgebildet wird. Bei Verwendung der Durchgangselektrode kann die Länge der Verdrahtung zum Verbinden der Bauelemente im Vergleich mit dem Fall reduziert werden, in dem Drahtbonding verwendet wird. Entsprechend kann jedes verpackte Bauelemente in seiner Größe reduziert werden und eine Bearbeitungsgeschwindigkeit von jedem Bauelement kann auch verbessert werden. Verschiedene Techniken wurden vorgeschlagen zum Herstellen eines verpackten Bauelements, das mehrere gestapelte Bauelementchips aufweist. Zum Beispiel offenbart die japanische Offenlegungsschrift JP 2010-225 976 A eine Technik zum Stapeln mehrerer Wafer durch einen Haftvermittler, um einen Waferstapel zu erhalten, und als nächstes Schneiden des Waferstapels entlang der Teilungslinien, um ein verpacktes Bauelement herzustellen, das mehrere gestapelte Bauelementchips aufweist. In dieser Technik, die in der japanischen Offenlegungsschrift JP 2010 - 225 976 A beschrieben ist, ist die Verbindung des gestapelten Wafers in den äußeren Bereichen nicht ausreichend, sodass äußere Bereich des gestapelten Wafers vorher entfernt werden, um ein Streuen der äußeren Bereiche als gebrochene Stücke beim Teilen des Waferstapels zu verhindern.
  • JP 2014-33 160 A betrifft ein Verfahren zum Bearbeiten eines Wafers.
  • DARSTELLUNG DER ERFINDUNG
  • In dem Fall des Verbindens der gestapelten Bauelementchips durch die Durchgangselektrode, die oben genannt ist, wird eine Elektrode in dem Wafer eingebettet, sodass sie mit dem Bauelement verbunden werden kann. Diese Elektrode muss an der hinteren Seite des Wafers freiliegen, um einen Zustand auszubilden, dass die Elektrode mit anderen Bauelementen verbunden werden kann. Zum Beispiel, um diesen Zustand herzustellen, existiert ein Verfahren, das die Schritte zum Vorbereiten eines Trägersubstrats zum Tragen des Wafers, Fixieren der vorderen Seite des Wafers durch einen Haftvermittler an dem Trägersubstrat, Ätzen der hinteren Seite des Wafers unter Verwendung einer chemischen Lösung und Polieren der hinteren Seite des Wafers unter Verwendung einer Polierscheibe beinhaltet, wodurch die Elektrode an der hinteren Seite des Wafers freigelegt wird. Beim Ätzen der hinteren Seite des Wafers unter Verwendung der chemischen Lösung fließt die chemische Lösung an einer Seitenoberfläche (äußere Kante) des Wafers, sodass sie die vordere Seite des Wafers erreicht, sodass ein Fall existiert, bei dem ein umfänglicher Bereich des Haftvermittlers, der an der vorderen Seite des Wafers aufgebracht ist, durch die chemische Lösung entfernt werden kann. In diesem Fall, wird ein umfänglicher Bereich des Wafers von dem Haftvermittler gelöst, sodass der Wafer an dem Trägersubstrat instabil wird. Entsprechend, wenn die Polierscheibe auf die hintere Seite des Wafers in einem solchen instabilen Zustand wie dem Polierschritt gedrückt wird, existiert die Möglichkeit, dass eine defekte Bearbeitung wie ein Abplatzen oder Reißen in dem umfänglichen Bereich des Wafers auftreten kann, was eine Reduktion der Qualität von jedem Bauelementchip verursacht.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Waferbearbeitungsverfahren bereitzustellen, welches das Auftreten eines defekten Bearbeitens des Wafers verhindern kann.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Waferbearbeitungsverfahren zum Bearbeiten eines Wafers bereitgestellt, der einen Bauelementbereich und einen umfänglichen Randbereich beinhaltet, der den Bauelementbereich umgibt, wobei der Bauelementbereich mehrere Bauelemente aufweist und eine Elektrode mit jedem Bauelement verbunden ist, die mehreren Bauelemente in mehreren jeweiligen getrennten Bereichen ausgebildet sind, die durch mehrere sich kreuzende Teilungslinien definiert sind, die an einer vorderen Seite des Wafers ausgebildet sind, die Elektrode in jedem getrennten Bereich eingebettet ist, sodass sie sich entlang der Dickenrichtung von jedem Substratbereich erstreckt, das Waferbearbeitungsverfahren beinhaltet: einen ersten Schneidschritt zum Verwenden einer ersten Schneidklinge, um einen ersten Bereich des umfänglichen Randbereichs mit einer vorbestimmten Tiefe entlang einer umfänglichen Kante des Wafers zu schneiden, wobei der erste Bereich die umfängliche Kante des Wafers beinhaltet, wodurch ein Stufenabschnitt in dem umfänglichen Randbereich ausgebildet wird oder der erste Bereich entfernt wird; einen Fixierungsschritt für ein Trägersubstrat zum Fixieren der vorderen Seite des Wafers durch einen Haftvermittler an einem Trägersubstrat; einen Schleifschritt zum Schleifen einer hinteren Seite des Wafers, sodass eine Dicke des Wafers einen Wert erreicht, der nicht größer als eine vorbestimmte Tiefe ist, nach dem Durchführen des ersten Schneidschritts und des Fixierungsschritts für ein Trägersubstrat, wodurch die Dicke des Wafers reduziert wird, sodass die Elektrode nicht an der hinteren Seite des Wafers freiliegt; einen Ätzschritt zum Zuführen einer chemischen Lösung zu der hinteren Seite des Wafers nach dem Durchführen des Schleifschritts, wodurch der Wafer geätzt wird, damit die Elektrode von der hinteren Seite des Wafers hervorsteht; einen Ausbildungsschritt für einen Isolationsfilm zum Ausbilden eines Isolationsfilms an der hinteren Seite des Wafers, sodass die Elektrode mit dem Isolationsfilm bedeckt ist, nach dem Durchführen des Ätzschritts; einen zweiten Schneidschritt zum Verwenden einer zweiten Schneidklinge, um einen zweiten Bereich des umfänglichen Randbereichs entlang der umfänglichen Kante des Wafers zu schneiden, nach dem Durchführen des Ausbildungsschritts für einen Isolationsfilm, wobei der zweite Bereich nicht in Kontakt mit dem Haftvermittler ist, wodurch der zweite Bereich entfernt wird; und einen Polierschritt, um eine Polierscheibe dazu zu bringen, in Druckkontakt mit der hinteren Seite des Wafers zu kommen, während ein Polierfluid zu der hinteren Seite des Wafers zugeführt wird, nach dem Durchführen des zweiten Schneidschritts, wodurch der Isolationsfilm poliert wird, um die Elektrode von dem Isolationsfilm freizulegen.
  • In dem Waferbearbeitungsverfahren entsprechend der vorliegenden Erfindung ist die vordere Seite des Wafers durch einen Haftvermittler an dem Trägersubstrat fixiert und die hintere Seite des Wafers wird als nächstes durch die chemische Lösung geätzt. Danach wird von dem umfänglichen Randbereich des Wafers der zweite Bereich, der nicht in Kontakt mit dem Haftvermittler ist, entfernt und der Isolationsfilm, der an der hinteren Seite des Wafers ausgebildet ist, wird als nächstes durch die Polierscheibe poliert. Entsprechend, sogar wenn der umfängliche Bereich des Haftvermittlers durch die chemische Lösung geätzt wird, kann das Polieren in dem Zustand durchgeführt werden, in dem die gesamte vordere Seite des Wafers in Kontakt mit dem Haftvermittler ist. Als ein Ergebnis kann das Auftreten einer defekten Bearbeitung wie das Abplatzen oder Reißen in dem umfänglichen Randbereich des Wafers verhindert werden, um dadurch eine Reduktion der Qualität in jedem Bauelementchip zu unterdrücken.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und eines angefügten Anspruchs mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.
  • KURZE BESCHREIBUNG DER FIGUREN
    • 1A ist eine perspektivische Ansicht, die einen Wafer darstellt;
    • 1B ist eine vergrößerte perspektivische Ansicht, die einen Teil des Wafers darstellt;
    • 1C ist eine vergrößerte Aufsicht, die einen Teil des Wafers darstellt;
    • 2A ist ein Aufriss teilweise im Querschnitt, der einen ersten Schneidschritt darstellt;
    • 2B ist eine vergrößerte Aufsicht, die einen Teil eines ersten Bereichs des umfänglichen Randbereichs des Wafers darstellt;
    • 3 ist eine Schnittansicht, die den Wafer in dem Zustand darstellt, dem dieser an einem Trägersubstrat fixiert ist;
    • 4A ist ein Aufriss teilweise im Querschnitt, der einen Schleifschritt darstellt;
    • 4B ist eine vergrößerte Schnittansicht, die einen Teil des Wafers in dem Zustand darstellt, in dem der Schleifschritt abgeschlossen ist;
    • 5A ist ein Aufriss teilweise im Querschnitt, der einen Ätzschritt darstellt;
    • 5B ist eine vergrößerte Schnittansicht, die einen Teil des Wafers in dem Zustand darstellt, in dem der Ätzschritt abgeschlossen ist;
    • 5C ist eine vergrößerte Aufsicht, die einen Teil des umfänglichen Randbereichs in dem Zustand darstellt, bei dem der Ätzschritt abgeschlossen ist;
    • 6A ist eine Schnittansicht, die den Wafer in dem Zustand darstellt, bei dem ein Isolationsfilm an einer hinteren Seite des Wafers durch Durchführen eines Ausbildungsschritts für einen Isolationsfilm ausgebildet wird;
    • 6B ist eine vergrößerte Schnittansicht, die einen Teil des Wafers in dem Zustand darstellt, in dem der Ausbildungsschritt für einen Isolationsfilm abgeschlossen ist;
    • 7 ist ein Aufriss teilweise im Querschnitt, der einen zweiten Schneidschritt darstellt;
    • 8A ist ein Aufriss teilweise im Querschnitt, der einen Polierschritt darstellt;
    • 8B ist eine vergrößerte Schnittansicht, die einen Teil des Wafers in dem Zustand darstellt, in dem der Polierschritt abgeschlossen ist;
    • 9 ist ein Aufriss teilweise im Querschnitt, der einen ersten Schneidschritt entsprechend einer Modifikation darstellt; und
    • 10 ist ein Aufriss teilweise im Querschnitt, der einen Schleifschritt entsprechend dieser Modifikation darstellt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird jetzt mit Bezug zu den angehängten Figuren beschrieben. Zuerst wird ein Wafer beschrieben, der durch ein Waferbearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform bearbeitet werden kann. 1A ist eine perspektivische Ansicht, die einen Wafer 11 darstellt.
  • Der Wafer 11 ist ein scheibenförmiges Element, das zum Beispiel aus Silizium ausgebildet ist. Der Wafer 11 weist eine vordere Seite 11a, eine hintere Seite 11b, und eine umfängliche Kante 11c auf, die mit der vorderen Seite 11a und der hinteren Seite 11b verbunden ist. Mehrere sich kreuzende Teilungslinien (Straßen) 13 sind an der vorderen Seite 11a des Wafers 11 ausgebildet, um mehrere getrennte Bereiche zu definieren, an denen mehrere jeweilige Bauelemente 15 wie integrierte Schaltungen (ICs) und Large-scale-integrated-circuits (LSIs) ausgebildet sind. Der Wafer 11 ist nicht bezüglich des Materials, Form, Struktur, Größe usw. beschränkt. Zum Beispiel kann der Wafer 11 aus jedem Halbleiter (zum Beispiel GaAs, InP, GaN und SiC), der nicht Silizium ist, oder aus jedem anderen Material wie Glas, Keramik, Kunststoff und Metall ausgebildet sein. Ferner sind die Bauelemente 15 nicht bezüglich ihrer Art, Anzahl, Form, Struktur, Größe, Anordnung usw. beschränkt.
  • Durch Teilen des Wafers 11 entlang der Teilungslinien 13 können mehrere Bauelementchips, die jeweilige Bauelemente 15 beinhalten, erhalten werden. Zum Beispiel kann die Teilung des Wafers 11 durch Verwenden einer Schneidvorrichtung durchgeführt werden, die einen Einspanntisch zum Halten des Wafers 11 und eine Schneideinheit beinhaltet, die eine ringförmige Schneidklinge zum Schneiden des Wafers 11 aufweist, wobei die Schneidklinge lösbar befestigt ist. Die Schneideinheit beinhaltet eine Spindel, die ein Ende aufweist, an welcher die Schneidklinge befestigt ist, und bei der das andere Ende mit einer Drehantriebsquelle wie einem Motor verbunden ist. Entsprechend kann die Schneidklinge, die an der Spindel befestigt ist, durch eine Antriebskraft, die durch die Drehantriebsquelle generiert wird, gedreht werden, und der Wafer 11 kann durch die Schneidklinge, die gedreht wird, geschnitten werden.
  • 1B ist eine vergrößerte Ansicht, die einen Teil des Wafers 11 darstellt. Jedes Bauelement 15 beinhaltet mehrere Verbindungelektroden 17, die an der vorderen Seite von jedem Bauelement 15 freiliegen und dazu angepasst sind, mit einem anderen Draht, Elektrode, Bauelement usw. verbunden zu werden. Mehrere säulenförmige Elektroden (Durchgangselektroden oder durchgehende Elektroden) 19 sind in dem Wafer 11 in jedem der mehreren getrennten Bereiche, die durch die Teilungslinien 13 definiert sind, eingebettet, sodass sie sich entlang der Dickenrichtung des Wafers 11 erstrecken, wobei die mehreren Elektroden 19 mit jedem Bauelement 15 verbunden sind. Zum Beispiel sind die mehreren Elektroden 19 mit mehreren jeweiligen Verbindungselektroden 17 in jedem Bauelement 15 verbunden. Jede Elektrode 19 erstreckt sich von dem Bauelement 15 zu der hinteren Seite 11b des Wafers 11. Die Höhe von jeder Elektrode 19 ist kleiner als die Dicke des Wafers 11. Entsprechend liegt jede Elektrode 19 nicht an der hinteren Seite 11b des Wafers 11 frei. D. h., dass jede Elektrode 19 in dem Wafer 11 eingebettet ist. Keine Elektrode 19 ist bezüglich ihres Materials beschränkt. Zum Beispiel ist jede Elektrode 19 aus Kupfer, Wolfram, Aluminium oder Polysilizium ausgebildet.
  • 1C ist eine vergrößerte Ansicht, die einen Teil des Wafers 11 darstellt. Der Wafer 11 weist einen kreisförmigen Bauelementbereich 21 auf, an dem mehrere Bauelemente 15 und die mehreren Elektroden 19 ausgebildet sind, und einen ringförmigen umfänglichen Randbereich 23, der den Bauelementbereich 21 umgibt. Der umfängliche Randbereich 23 beinhaltet die umfängliche Kante 11c des Wafers 11. Der umfängliche Randbereich 23 entspricht dem überbleibenden Bereich des Wafers 11, an dem die Bauelemente 15 und die Elektroden 19 nicht ausgebildet sind.
  • Durch Bearbeiten der hinteren Seite 11b des Wafers 11, sodass die Elektroden 19 an der hinteren Seite 11b des Wafers 11 freiliegen, kann jedes Bauelement 15 durch die Elektroden 19 mit dem anderen Bauelement, das an der hinteren Seite 11b des Wafers 11 bereitgestellt ist, verbunden werden. Anders ausgedrückt dienen die Elektroden 19 als Durchgangselektroden zum Verbinden der gestapelten Bauelemente beim Herstellen eines Packungsbauelements, das mehrere Bauelementchips gestapelt beinhaltet. Bei dem Waferbearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform werden Schleifen, chemische Ätzen und Polieren an der hinteren Seite 11b des Wafers 11 durchgeführt, wodurch die Elektroden 19 an der hinteren Seite 11b des Wafers 11 freigelegt werden. Das Waferbearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform wird jetzt detailliert beschrieben.
  • Zuerst wird eine erste Schneidklinge verwendet, um einen äußeren Abschnitt des umfänglichen Randbereichs 23 entlang der umfänglichen Kante 11c des Wafers 11 zu schneiden, wodurch ein Stufenabschnitt in dem umfänglichen Randbereich 23 (erster Schneidschritt) ausgebildet wird. 2A ist ein Aufriss teilweise im Querschnitt, der den ersten Schneidschritt darstellt. Zum Beispiel wird der erste Schneidschritt unter Verwendung einer Schneidvorrichtung 2 durchgeführt.
  • Die Schneidvorrichtung 2 beinhaltet einen Einspanntisch 4 zum Halten des Wafers 11. Der Einspanntisch 4 ist mit einer Drehantriebsquelle (nicht dargestellt) wie einem Motor verbunden. Entsprechend ist der Einspanntisch 4 dazu angepasst, um eine Achse im Wesentlichen parallel zu einer vertikalen Richtung durch diese Drehantriebsquelle gedreht zu werden. Ferner ist ein Bewegungsmechanismus (nicht dargestellt) unterhalb des Einspanntischs 4 bereitgestellt. Dieser Bewegungsmechanismus dient dazu, den Einspanntisch 4 in einer ersten horizontalen Richtung (Zufuhrrichtung) zu bewegen. Der Einspanntisch 4 weist eine obere Oberfläche als eine Halteoberfläche 4a zum Halten des Wafers 11 auf. Die Halteoberfläche 4a ist durch einen Saugdurchgang (nicht dargestellt) mit einer Vakuumquelle (nicht dargestellt) verbunden, wobei der Saugdurchgang in dem Einspanntisch 4 ausgebildet ist.
  • Eine Schneideinheit 6 ist oberhalb des Einspanntischs 4 bereitgestellt. Die Schneideinheit 6 beinhaltet ein Spindelgehäuse (nicht dargestellt), in dem eine Spindel 8 getragen ist. Die Spindel 8 weist eine Drehachse im Wesentlichen parallel zu der Halteoberfläche 4a und im Wesentlichen senkrecht zu der Zufuhrrichtung auf. Die Spindel 8 weist einen Endabschnitt freiliegend an der Außenseite des Spindelgehäuses auf und eine ringförmige erste Schneidklinge 10 ist an diesem einen Endabschnitt der Spindel 8 befestigt. Eine Drehantriebsquelle (nicht dargestellt) wie ein Motor ist mit dem äußeren Ende der Spindel 8 verbunden. Entsprechend ist die erste Schneidklinge 10, die an der Spindel 8 befestigt ist, dazu angepasst, durch diese Drehantriebsquelle gedreht zu werden. Ferner ist die Schneideinheit 6 durch einen Bewegungsmechanismus (nicht dargestellt) getragen. Dieser Bewegungsmechanismus dient dazu, die Schneideinheit 6 in einer zweiten horizontalen Richtung (Indexrichtung) senkrecht zu der ersten horizontalen Richtung und in einer vertikalen Richtung zu bewegen. Die erste Schneidklinge 10 ist durch Binden abrasiver Körner wie abrasiver Diamantkörner mit einem Bindemittel ausgebildet. Beispiele des Verbinders beinhalten eine Metallverbindung, Kunststoffverbindung und eine verglaste Verbindung.
  • In dem ersten Schneidschritt ist der Wafer 11 an dem Einspanntisch 4 in dem Zustand platziert, in dem die hintere Seite 11b des Wafers 11 gegenüber der Halteoberfläche 4a ist. Danach wird die Vakuumquelle betätigt, um ein Vakuum auf die Halteoberfläche 4a aufzubringen. Entsprechend wird der Wafer 11 unter einem Saugen an dem Einspanntisch 4 in dem Zustand gehalten, in dem die vordere Seite 11a des Wafers 11 nach oben freiliegt.
  • Danach wird der umfängliche Randbereich 23 des Wafers 11, der an dem Einspanntisch 4 gehalten ist, durch die erste Schneidklinge 10 geschnitten. In dem ersten Schneidschritt ist ein äußerer Abschnitt des umfänglichen Randbereichs 23, der die umfängliche Kante 111c des Wafers 11 beinhaltet, als ein erster Bereich 23a definiert. Der erste Bereich 23a des umfänglichen Randbereichs 23 an der vorderen Seite 11a des Wafers 11 wird durch die erste Schneidklinge 10 geschnitten. 2B ist eine vergrößerte Aufsicht, die den ersten Bereich 23a des umfänglichen Randbereichs 23 darstellt. Wie in 2B dargestellt weist der umfängliche Randbereich 23 den ersten Bereich 23a als einen ringförmigen Abschnitt auf, der die umfängliche Kante 11c des Wafers 11 beinhaltet. In dem ersten Schneidschritt wird die Schneideinheit 6 bezüglich ihrer Position angepasst, sodass die erste Schneidklinge 10 den ersten Bereich 23a mit einer vorbestimmten Tiefe von der vorderen Seite 111a des Wafers 11 schneidet. Die erste Schneidklinge 10 weist eine Dicke auf, die nicht geringer als die Breite des ersten Bereichs 23a zum Beispiel ist.
  • Beim Anpassen der Position der Schneideinheit 6 wird die Höhe der Schneideinheit 6 zuerst angepasst, sodass das untere Ende der ersten Schneidklinge 10 tiefer als die vordere Seite 11a des Wafers 11 und höher als die hintere Seite 11b des Wafers 11 ist. Genauer gesagt, wird die erste Schneidklinge 10 so gesetzt, dass der Höhenunterschied zwischen dem unteren Ende der ersten Schneidklinge 10 und der vorderen Seite 11a des Wafers 11 (d. h., dass dieser Unterschied der Tiefe des Schnitts durch die erste Schneidklinge 10 entspricht) ein vorbestimmter Wert wird. Die Tiefe des Schnitts durch die erste Schneidklinge 10 ist auf einen Wert gesetzt, der nicht kleiner als ein Zielwert der Dicke des Wafers 11 ist, der in einem folgenden Schleifschritt geschliffen wird, der im Folgenden beschrieben wird (d. h., dieser Zielwert entspricht einer fertigen Dicke des Wafers 11 in dem Schleifschritt). Zusätzlich zu dieser Höhenanpassung wird die horizontale Position der Schneideinheit 6 in der Indexrichtung (die laterale Richtung in der Blattebene von 2A) so angepasst, dass die erste Schneidklinge 10 die vordere Seite 11a des Wafers 11 in dem ersten Bereich 23a in einem Aufriss betrachtet überlappt.
  • Danach wird die erste Schneidklinge 10 gedreht und der Einspanntisch 4 in der Zufuhrrichtung bewegt (die Richtung senkrecht zu der Blattebene in 2A), wodurch der Einspanntisch 4 und die erste Schneidklinge 10 relativ zueinander bewegt werden. Als ein Ergebnis schneidet die Schneidklinge 10 in den ersten Bereich 23a von der vorderen Seite 11a. Danach wird der Einspanntisch 4 in dem Zustand gedreht, in dem die erste Schneidklinge 10 weiterhin in den ersten Bereich 23a einschneidet. Entsprechend wird der erste Bereich 23a entlang der umfänglichen Kante 111c des Wafers 11 durch die erste Schneidklinge 10 geschnitten, wodurch eine ringförmige Nut in dem ersten Bereich 23a ausgebildet wird. Als ein Ergebnis wird der erste Bereich 23a um eine Menge entsprechend der Tiefe des Schnitts durch die erste Schneidklinge 10 dünn ausgestaltet, wodurch ein Stufenabschnitt 23b (siehe 3) in dem umfänglichen Randbereich 23 ausgebildet wird.
  • Nach dem Durchführen des ersten Schneidschritts wird der Wafer 11 auf einem Trägersubstrat 25 (Fixierungsschritt für ein Trägersubstrat) fixiert. 3 ist eine Schnittansicht, die den Wafer 11 darstellt, der an dem Trägersubstrat 25 fixiert ist. Das Trägersubstrat 25 ist ein festes Substrat wie ein Glassubstrat oder ein Siliziumsubstrat. Das Trägersubstrat 25 ist ein plattenförmiges Element, das eine vordere Seite 25a und eine hintere Seite 25b aufweist.
  • In dem Fixierungsschritt für ein Trägersubstrat wird ein Haftvermittler 27 auf der vorderen Seite 25a des Trägersubstrats 25 aufgebracht. Der Haftvermittler 27 ist bezüglich seines Materials nicht beschränkt. Zum Beispiel kann ein haftvermittelnder Kunststoff wie einem Epoxidkunststoff und ein Acrylkunststoff als der Haftvermittler 27 verwendet werden. Der Haftvermittler 27 kann an der vorderen Seite 111a des Wafers 11 anstelle der vorderen Seite 25a des Trägersubstrats 25 aufgebracht werden. Danach werden das Trägersubstrat 25 und der Wafer 11 miteinander durch den Haftvermittler 27 in dem Zustand verbunden, in dem die vordere Seite 25a des Trägersubstrats 25 gegenüber der vorderen Seite 111a des Wafers 11 ist. Durch Fixieren des Wafers 11 an dem Trägersubstrat 25 wird der Wafer 11 durch das Trägersubstrat 25 getragen, sodass der Wafer 11 einfach gehalten und transferiert werden kann.
  • Nach dem Durchführen des Fixierungsschritts für ein Trägersubstrat wird die hintere Seite 11b des Wafers 11 geschliffen (Schleifschritt). 4A ist ein Aufriss teilweise im Querschnitt, der den Schleifschritt darstellt. Zum Beispiel wird der Schleifschritt unter Verwendung einer Schleifvorrichtung 20 durchgeführt.
  • Die Schleifvorrichtung 20 beinhaltet einen Einspanntisch 22 zum Halten des Wafers 11. Der Einspanntisch 22 ist mit einer Drehantriebsquelle (nicht dargestellt) wie einem Motor verbunden. Entsprechend ist der Einspanntisch 22 dazu angepasst, um eine Achse im Wesentlichen parallel zu einer vertikalen Richtung durch diese Drehantriebsquelle gedreht zu werden. Ferner ist ein Bewegungsmechanismus (nicht dargestellt) unterhalb des Einspanntischs 22 bereitgestellt. Dieser Bewegungsmechanismus dient dazu, den Einspanntisch 22 in einer horizontalen Richtung zu bewegen. Der Einspanntisch 22 weist eine obere Oberfläche als eine Halteoberfläche 22a zum Halten des Wafers 11 auf. Die Halteoberfläche 22a ist durch einen Saugdurchgang (nicht dargestellt) mit einer Vakuumquelle (nicht dargestellt) verbunden, wobei der Saugdurchgang in dem Einspanntisch 22 ausgebildet ist.
  • Eine Schleifeinheit 24 ist oberhalb des Einspanntischs 22 bereitgestellt. Die Schleifeinheit 24 beinhaltet ein Spindelgehäuse (nicht dargestellt), das an einem Hebemechanismus (nicht dargestellt) getragen ist. Entsprechend ist das Spindelgehäuse dazu angepasst, vertikal durch den Hebemechanismus bewegt zu werden. Eine Spindel 26 ist in dem Spindelgehäuse getragen. Eine scheibenförmige Befestigung 28 ist an dem unteren Ende (vorderes Ende) der Spindel 26 fixiert. Eine Schleifscheibe 30 ist an der unteren Oberfläche der Befestigung 28 befestigt. Die Schleifscheibe 30 weist im Wesentlichen den gleichen Durchmesser wie die Befestigung 28 auf. Die Schleifscheibe 30 beinhaltet eine ringförmige Basis 32, die aus einem Material wie Edelstahl und Aluminium ausgebildet ist. Mehrere abrasive Elemente 34 sind an der unteren Oberfläche der Basis 32 fixiert, sodass sie ringförmig in gegebenen Abständen entlang dem äußeren Umfang der Basis 32 angeordnet sind. Entsprechend ist die Schleifscheibe 30, die an der Spindel 26 fixiert ist, dazu angepasst, durch diese Drehantriebsquelle gedreht zu werden. Ferner ist ein Schleifwasserzufuhrdurchgang (nicht dargestellt) zum Zuführen eines Schleifwassers wie reinem Wasser in der Schleifeinheit 44 ausgebildet. Dieses Schleifwasser wird zu dem Wafer 11 und den abrasiven Elementen 34 beim Schleifen des Wafers 11 zugeführt.
  • In dem Schleifschritt wird das Trägersubstrat 24, das an dem Wafer 11 fixiert ist, an dem Einspanntisch 22 in dem Zustand platziert, in dem die hintere Seite 25b des Trägersubstrats 25 gegenüber der Halteoberfläche 22a ist. Danach wird die Vakuumquelle betätigt, um ein Vakuum auf der Halteoberfläche 22a aufzubringen. Entsprechend wird der Wafer 11 unter einem Saugen durch das Trägersubstrat 25 an dem Einspanntisch 22 in dem Zustand gehalten, in dem die hintere Seite 111b des Wafers 11 nach oben freiliegt. Danach wird der Einspanntisch 22 horizontal zu der Position unterhalb der Schleifeinheit 24 bewegt. Danach werden beide, der Einspanntisch 22 und die Schleifscheibe 30, gedreht. Ferner wird die Spindel 26 abgesenkt, während ein Schleifwasser zu der hinteren Seite 11b des Wafers 11 zugeführt wird. Zu diesem Zeitpunkt wird die Absenkgeschwindigkeit der Spindel 26 so angepasst, dass die untere Oberfläche von jedem abrasiven Element 34 an der hinteren Seite 11b des Wafers 11 mit einer geeigneten Kraft anliegt. Entsprechend wird die hintere Seite 11b des Wafers 11 durch die abrasiven Elemente 34 geschliffen, sodass die Dicke des Wafers 11 als ein Ganzes reduziert wird. Dieses Schleifen des Wafers 11 wird fortgeführt, bis die Dicke des Wafers 11 auf eine vorbestimmte Dicke reduziert ist (die fertige Dicke des geschliffenen Wafers 11).
  • 4B ist eine vergrößerte Schnittansicht, die einen Teil des Wafers 11 in dem Zustand darstellt, in dem der Schleifschritt abgeschlossen ist. Die Elektroden 19, die mit jedem Bauelement 15 verbunden sind, sind in dem Wafer 11 eingebettet. Ferner ist vorher ein Isolationsfilm 29 zwischen jeder Elektrode 19 und dem Wafer 11 ausgebildet, sodass jede Elektrode 19 bedeckt ist. Zum Beispiel wird der Isolationsfilm 19 aus Siliziumoxid ausgebildet. Entsprechend werden der Wafer 11 und jede Elektrode 19 voneinander durch den Isolationsfilm 29 isoliert. Der Isolationsfilm 29 kann durch thermisches Oxidieren oder chemische Dampfabscheidung (CVD) zum Beispiel ausgebildet werden.
  • Die Menge, die von dem Wafer 11 abgeschliffen wird, ist in dem Schleifschritt in einem Bereich gesetzt, in dem der Boden der Nuten, die in dem ersten Bereich 23a in dem ersten Schneidschritt ausgebildet wurde, an der hinteren Seite 111b des Wafers 11 freiliegt und jede Elektrode 19 nicht an der hinteren Seite 111b des Wafers 11 freiliegt, wie in 4B dargestellt. Als ein Ergebnis, wenn der Schleifschritt abgeschlossen ist, wird der erste Bereich 23a (siehe 3) des umfänglichen Randabschnitts 23 des Wafers 11 entfernt.
  • Es existiert ein Fall, in dem die umfängliche Kante 11c des Wafers 11 in ihrem ursprünglichen Zustand vor dem Durchführen dieses Bearbeitungsverfahrens eine gekrümmte Oberfläche zwischen der vorderen Seite 11a und der hinteren Seite 11b aufweist, wenn in einem Querschnitt betrachtet (siehe den linken Endabschnitt des Wafers 11, der in 2A dargestellt ist). Falls der Schleifschritt durchgeführt wird, ohne den ersten Schneidschritt in diesem Fall durchzuführen, wird die umfängliche Kante des Wafers 11, der geschliffen wird, eine scharfe Kante, was zu einer Reduktion der mechanischen Festigkeit des Wafers 11 führt. Durch Durchführen des ersten Schneidschritts vor dem Durchführen des Schleifschritts wie in dieser bevorzugten Ausführungsform wird der erste Bereich 23a des umfänglichen Randbereichs 23 in dem ersten Schneidschritt geschnitten und als nächstes in dem Schleifschritt entfernt, um eine flache umfängliche Kante 11d auszubilden (siehe 4A). Diese umfängliche Kante 11d des geschliffenen Wafers 11 ist eine flache Oberfläche im Wesentlichen senkrecht zu beiden der vorderen Seite 11a und hinteren Seite 11b des Wafers 11. D. h., dass es möglich ist, zu verhindern, dass die umfängliche Kante 11d des geschliffenen Wafers 11 eine scharfe Kante wird, sodass eine Reduktion der mechanischen Festigkeit des Wafers 11 unterdrückt werden kann.
  • Nach dem Durchführen des Schleifschritts wird eine chemische Lösung zu der hinteren Seite 11b des Wafers 11 zugeführt, um dadurch den Wafer 11 zu ätzen, sodass jede Elektrode 19, die mit dem Isolationsfilm 29 bedeckt ist, von der hinteren Seite 11b des Wafers 11 hervorsteht (Ätzschritt). 5 ist ein Aufriss teilweise im Querschnitt, der den Ätzschritt darstellt. Zum Beispiel wird der Ätzschritt unter Verwendung einer Ätzvorrichtung 40 durchgeführt.
  • Die Ätzvorrichtung 40 beinhaltet einen Einspanntisch 42 zum Halten des Wafers 11. Der Einspanntisch 42 ist mit einer Drehantriebsquelle (nicht dargestellt) wie einem Motor verbunden. Entsprechend ist der Einspanntisch 42 dazu angepasst, um eine Achse im Wesentlichen parallel zu einer vertikalen Richtung durch diese Drehantriebsquelle angetrieben zu werden. Der Einspanntisch 42 weist eine obere Oberfläche als eine Halteoberfläche 42a zum Halten des Wafers 11 auf. Die Halteoberfläche 42a ist durch einen Saugdurchgang (nicht dargestellt) mit einer Vakuumquelle (nicht dargestellt) verbunden, wobei der Saugdurchgang in dem Einspanntisch 42 ausgebildet ist. Ferner ist eine Düse 44 oberhalb des Einspanntischs 42 bereitgestellt, um eine chemische Lösung (Ätzlösung) 46 zum Ätzen des Wafers 11 zu dem Einspanntisch 42 zuzuführen.
  • In dem Ätzschritt wird das Trägersubstrat 25, das an dem Wafer 11 fixiert ist, an dem Einspanntisch 42 in dem Zustand platziert, in dem die hintere Seite 25b des Trägersubstrats 25 gegenüber der Halteoberfläche 42a ist. Danach wird die Vakuumquelle betätigt, um ein Vakuum auf der Halteoberfläche 42a aufzubringen. Entsprechend wird der Wafer 11 unter einem Saugen durch das Trägersubstrat 25 an dem Einspanntisch 42 in dem Zustand gehalten, in dem die hintere Seite 11b des Wafers 11 nach oben freiliegt. Danach wird die chemische Lösung 46 aus der Düse 44 ausgelassen und der Einspanntisch 42 wird gedreht. Entsprechend wird die chemische Lösung 46 zu der hinteren Seite 11b des Wafers 11 zugeführt. Das Material der chemischen Lösung 46 ist geeignet entsprechend dem Material des Wafers 11 ausgewählt. Zum Beispiel in dem Fall, dass ein Siliziumwafer als der Wafer 11 verwendet wird, kann eine gemischte Säurelösung, die Fluorwasserstoffsäure und Salpetersäure beinhaltet, als die chemische Lösung 46 verwendet werden. Entsprechend wird die hintere Seite 11b des Wafers 11 durch die chemische Lösung 46 geätzt, sodass die Dicke des Wafers 11 reduziert wird.
  • 5B ist eine vergrößerte Schnittansicht, die einen Teil des Wafers 11 in den Zustand darstellt, in dem der Ätzschritt abgeschlossen ist. Das Ätzen des Wafers 11 wird fortgeführt, bis jede Elektrode 19 und der Isolationsfilm 29, der jede Elektrode 19 bedeckt, von der hinteren Seite 11b des Wafers 11 hervorsteht, wie in 5B dargestellt.
  • Wenn der Wafer 11 durch die chemische Lösung 46 geätzt wird, fließt die chemische Lösung 46, die zu der hinteren Seite 11b des Wafers 11 zugeführt wird, über die umfängliche Kante 11d zu der vorderen Seite 11a des Wafers 11, sodass der Haftvermittler 27 teilweise an seinem umfänglichen Bereich, der in der Nähe der umfänglichen Kante 111d des Wafers 11 freiliegt, entfernt wird. D. h., dass der umfängliche Bereich des Haftvermittlers 27 durch die chemische Lösung 46 entfernt wird. Als ein Ergebnis kommt zumindest ein Teil des umfänglichen Randbereichs 23 des Wafers 11 nicht in Kontakt mit dem Haftvermittler 27, sondern steht in dem Zustand bezüglich des Haftvermittlers 27, wie in 5 A dargestellt, über. 5C ist eine vergrößerte Aufsicht, die einen Teil des umfänglichen Randbereichs 23 des Wafers 11 in dem Zustand darstellt, in dem der Ätzschritt abgeschlossen ist. Wenn der Haftvermittler 27 teilweise durch die chemische Lösung 46, wie oben beschrieben, entfernt wurde, wird ein zweiter Bereich 23c, wo der Wafer 11 nicht in Kontakt mit dem Haftvermittler 27 ist, in dem umfänglichen Randbereich 23 ausgebildet. D. h., dass der zweite Bereich 23c einem ringförmigen Bereich entspricht, der radial von dem ersten Bereich 23a aus gesehen, der vorher durch Durchführen des ersten Schneidschritts und des Schleifschritts ausgebildet wurde, innen ist. Dieser zweite Bereich 23c liegt oberhalb des Bereichs, an dem der Haftvermittler 27 in dem Ätzschritt entfernt wurde, in einer Aufsicht betrachtet.
  • Nach dem Durchführen des Ätzschritts wird die hintere Seite 11b des Wafers 11 mit einem Isolationsfilm bedeckt (Ausbildungsschritt für einen Isolationsfilm) . 6A ist eine Schnittansicht, die den Wafer 11 in dem Zustand darstellt, in dem ein Isolationsfilm 31 an der hinteren Seite 11b des Wafers 11 ausgebildet wird. In diesem Ausbildungsschritt für einen Isolationsfilm wird der Isolationsfilm 31 so ausgebildet, dass er die hintere Seite 11b des Wafers 11 vollständig bedeckt. Entsprechend werden jede Elektrode 19, die von der hinteren Seite 11b des Wafers 11 hervorsteht, und der Isolationsfilm 29, der jede Elektrode 19 bedeckt, mit dem Isolationsfilm 31 bedeckt. Zum Beispiel wird Isolationsfilm 31 aus Siliziumoxid ausgebildet. Der Isolationsfilm 31 kann durch Sputtern oder CVD zum Beispiel ausgebildet werden. Dieser Isolationsfilm 31 dient als ein Passivierungsfilm zum Schützen der hinteren Seite des Wafers 11. 6B ist eine vergrößerte Schnittansicht, die einen Teil des Wafers 11 in dem Zustand darstellt, in dem der Ausbildungsschritt für einen Isolationsfilm abgeschlossen ist. Wie in 6B dargestellt, ist der Isolationsfilm 31 an der hinteren Seite 11b des Wafers 11 ausgebildet, sodass er den vorderen Endabschnitt (oberen Endabschnitt) von jeder Elektrode 19 und dem Isolationsfilm 29, der jede Elektrode 19 bedeckt, abdeckt, wobei der vordere Endabschnitt einem Abschnitt, der von der hinteren Seite 11b des Wafers 11 hervorsteht, entspricht.
  • Nach dem Durchführen des Ausbildungsschritts für einen Isolationsfilm wird eine zweite Schneidklinge verwendet, um den zweiten Bereich 23c des umfänglichen Randbereichs 23 entlang der umfänglichen Kante des Wafers 11 zu schneiden, wodurch der zweite Bereich 23c entfernt wird (zweiter Schneidschritt). 7 ist ein Aufriss teilweise im Querschnitt, der den zweiten Schneidschritt darstellt.
  • Ähnlich zu dem ersten Schneidschritt, der oben genannt ist, wird der zweite Schneidschritt unter Verwendung der Schneidvorrichtung 2 durchgeführt. Die Details des zweiten Schneidschritts sind ähnlich zu denen des ersten Schneidschritts und die Beschreibung davon wird ausgelassen. In dem zweiten Schneidschritt wird eine ringförmige Schneidklinge 12 an der Spindel 8 befestigt. Die zweite Schneidklinge 12 ist durch Binden abrasiver Körner wie abrasiver Diamantkörner mit einem Bindemittel ausgebildet. Beispiele des Bindemittels beinhalten eine Metallverbindung, Kunststoffverbindung und Glasverbindung. Die zweite Schneidklinge 12 kann die gleiche wie die erste Schneidklinge 10 sein, die in dem ersten Schneidschritt verwendet wird, oder kann eine andere Schneidklinge sein.
  • In dem zweiten Schneidschritt wird das Trägersubstrat 25, das an dem Wafer 11 fixiert ist, an dem Einspanntisch 4 in dem Zustand platziert, in dem die hintere Seite 25b des Trägersubstrats gegenüber der Halteoberfläche 4a ist. Danach wird die Vakuumquelle betätigt, um ein Vakuum an der Halteoberfläche 4a anzulegen. Entsprechend wird der Wafer 11 unter einem Saugen durch das Trägersubstrat 25 an dem Einspanntisch 4 in dem Zustand gehalten, in dem die hintere Seite 11b (der Isolationsfilm 31) nach oben freiliegt.
  • Danach wird der umfängliche Randbereich 23 des Wafers 11, der an dem Einspanntisch 4 gehalten ist, durch die zweite Schneidklinge 12 geschnitten. Genauer gesagt wird von dem umfänglichen Randbereich 23 der zweite Bereich 23c (siehe 5A und 5C), wo der Wafer 11 nicht in Kontakt mit dem Haftvermittler 27 ist, durch die zweite Schneidklinge 12 geschnitten. In dem zweiten Schneidschritt wird die Höhe der Schneideinheit 6 zuerst angepasst, sodass das untere Ende der zweiten Schneidklinge 12 tiefer als die vordere Seite 11a des Wafers 11 (die obere Oberfläche des Haftvermittlers 27) und höher als die untere Oberfläche des Haftvermittlers 27 ist. Ferner wird die horizontale Position der Schneideinheit 6 in der Indexrichtung (die laterale Richtung in der Blattebene von 7) so angepasst, dass die zweite Schneidklinge 12 den zweiten Bereich 23c des umfänglichen Randbereichs 23 überlappt, wenn in einem Aufriss betrachtet.
  • Danach wird die zweite Schneidklinge 12 gedreht und der Einspanntisch 4 in der Zufuhrrichtung (der Richtung senkrecht zu der Blattebene von 7) bewegt, um dadurch den Einspanntisch 4 und die zweite Schneidklinge 12 relativ zueinander zu bewegen. Als ein Ergebnis schneidet die zweite Schneidklinge 12 in den zweiten Bereich 23c (siehe 5A und 5C) des umfänglichen Randbereichs 23 mit einer größeren Tiefe als die Dicke des Wafers 11. Danach wird der Einspanntisch 4 in dem Zustand gedreht, in dem die zweite Schneidklinge 12 weiterhin in den zweiten Bereich 23c einschneidet. Entsprechend wird der zweite Bereich 23c ringförmig entlang der umfänglichen Kante des Wafers 11 durch die zweite Schneidklinge 12 geschnitten. Als ein Ergebnis wird der zweite Bereich 23c von dem Wafer 11 durch die zweite Schneidklinge 12 entfernt. Wenn der zweite Bereich 23c wie oben beschrieben entfernt wird, kommt die gesamte vordere Seite 11a des Wafers 11 in Kontakt mit dem Haftvermittler 27, wodurch der überhängende Zustand des Wafers 11 bezüglich des Haftvermittlers 27 beendet wird.
  • Nach dem Durchführen des zweiten Schneidschritts wird die hintere Seite 11b des Wafers 11 poliert, um jede Elektrode 19 von dem Isolationsfilm 31 freizulegen (Polierschritt). 8A ist ein Aufriss teilweise im Querschnitt, der den Polierschritt darstellt. Zum Beispiel wird der Polierschritt unter Verwendung einer Poliervorrichtung 50 durchgeführt.
  • Die Poliervorrichtung 50 beinhaltet einen Einspanntisch 52 zum Halten des Wafers 11. Der Einspanntisch 52 ist mit einer Drehantriebsquelle (nicht dargestellt) wie einem Motor verbunden. Entsprechend ist der Einspanntisch 52 dazu angepasst, um eine Achse im Wesentlichen parallel zu der vertikalen Richtung durch diese Drehantriebsquelle gedreht zu werden. Ferner ist ein Bewegungsmechanismus (nicht dargestellt) unterhalb des Einspanntischs 52 bereitgestellt. Dieser Bewegungsmechanismus dient dazu, den Einspanntisch 52 in einer horizontalen Richtung zu bewegen. Der Einspanntisch 52 weist eine obere Oberfläche als eine Halteoberfläche 52a zum Halten des Wafers 11 auf. Die Halteoberfläche 52a ist durch einen Saugdurchgang (nicht dargestellt) mit einer Vakuumquelle (nicht dargestellt) verbunden. Der Saugdurchgang ist in dem Einspanntisch 52 ausgebildet.
  • Eine Poliereinheit 54 ist oberhalb des Einspanntischs 52 bereitgestellt. Die Poliereinheit 54 beinhaltet ein Spindelgehäuse (nicht dargestellt), das durch einen Hebemechanismus (nicht dargestellt) getragen ist. Entsprechend ist das Spindelgehäuse dazu angepasst, vertikal durch den Hebemechanismus bewegt zu werden. Eine Spindel 56 ist in dem Spindelgehäuse getragen. Eine scheibenförmige Befestigung 58 ist an dem unteren Ende (vorderes Ende) der Spindel 56 fixiert. Eine scheibenförmige Polierscheibe 60 ist an der unteren Oberfläche der Befestigung 58 befestigt. Die Polierscheibe 60 weist im Wesentlichen den gleichen Durchmesser wie die Befestigung 58 auf. Die Polierscheibe 60 beinhaltet eine scheibenförmige Basis 62, die aus einem Material wie Edelstahl oder Aluminium oder Kunststoff wie Polyphenylensulfid (PPS) ausgebildet ist. Eine scheibenförmige Polierschicht 64 ist an der unteren Oberfläche der Basis 62 fixiert. Eine Drehantriebsquelle (nicht dargestellt) wie ein Motor ist mit dem oberen Ende (Basisende) der Spindel 56 verbunden. Entsprechend ist die Polierscheibe 60, die an der Spindel 56 fixiert ist, dazu angepasst, durch diese Drehantriebsquelle gedreht zu werden. Ferner ist ein Polierfluidzufuhrdurchgang 66 zum Zuführen eines Polierfluides in der Poliereinheit 54 ausgebildet, sodass er sich in einer vertikalen Richtung erstreckt und an der unteren Oberfläche der Polierschicht 64 an dem Zentrum dieser offen ist. Dieses Polierfluid wird durch den Polierfluidzufuhrdurchgang 66 zu dem Wafer 11 und der Polierschicht 64 beim Polieren des Wafers 11 zugeführt.
  • Die Polierschicht 64 ist durch Dispergieren abrasiver Körner (fixiertes abrasives Mittel) in einem nicht gewebten Stoff oder Urethanschaum zum Beispiel ausgebildet. Als die abrasiven Körner kann ein Silicapulver verwendet werden, das eine Korngröße in einem Bereich von 0,1 bis 10 µm aufweist. Die Korngröße und Material der abrasiven Körner kann geeignet entsprechend dem Material des Wafers 11 geändert werden. In einem Fall, in dem die Polierschicht 64 abrasive Körner wie in dieser bevorzugten Ausführungsform enthält, wird ein Polierfluid, das keine abrasiven Körner enthält, als das Polierfluid, das zu dem Polierfluidzufuhrdurchgang 66 zugeführt wird, verwendet. Zum Beispiel kann dieses Polierfluid eine basische Lösung sein, die Natriumhydrooxid oder Kaliumhydrooxid enthält oder eine Säurelösung, die Permanganat enthält. Ferner kann auch reines Wasser als das Polierfluid verwendet werden. Die Polierschicht 64 muss die abrasiven Körner nicht enthalten. In diesem Fall wird ein chemisches Fluid (Schlamm) in dem abrasive Körnern (freie abrasive Mittel) dispergiert sind, als das Polierfluid verwendet, das zu dem Polierfluidzufuhrdurchgang 66 zugeführt wird. Das Material des chemischen Fluides, das Material der abrasiven Körner und die Korngröße der abrasiven Körner können geeignet entsprechend dem Material des Wafers 11 gewählt sein.
  • In dem Polierschritt wird das Trägersubstrat 25, das an dem Wafer 11 fixiert ist, an dem Einspanntisch 52 in dem Zustand platziert, in dem die hintere Seite 25b des Trägersubstrats 25 gegenüber der Halteoberfläche 52a ist. Danach wird die Vakuumquelle betätigt, um ein Vakuum an der Halteoberfläche 52a anzulegen. Entsprechend wird der Wafer 11 unter einem Saugen durch das Trägersubstrat 25 an dem Einspanntisch 52 in dem Zustand gehalten, in dem die hintere Seite 11b (der Isolationsfilm 31) nach oben freiliegt. Danach wird der Einspanntisch 52 horizontal zu einer Position unterhalb der Poliereinheit 54 bewegt. Danach werden beide der Einspanntisch 52 und die Polierscheibe 60 gedreht. Ferner wird die Spindel 56 abgesenkt, während ein Polierfluid durch den Polierfluidzufuhrdurchgang 66 zu dem Isolationsfilm 31 zugeführt wird. Zu diesem Zeitpunkt wird die Absenkgeschwindigkeit der Spindel 56 angepasst, sodass die untere Oberfläche der Polierschicht 56 gegen den Isolationsfilm 31 mit einer geeigneten Kraft anliegt. Entsprechend wird der Isolationsfilm 31 durch die Polierschicht 64 poliert.
  • 8B ist eine vergrößerte Schnittansicht, die einen Teil des Wafers 11 in dem Zustand darstellt, in dem der Polierschritt abgeschlossen ist. In dem Polierschritt werden der Isolationsfilm 29 und der Isolationsfilm 31 poliert, bis jede Elektrode 19 von dem Isolationsfilm 31 freiliegt. Als ein Ergebnis werden die Elektroden 19 in dem Wafer 11 ausgebildet, sodass die Elektroden 19 mit jedem Bauelement 15 verbunden sind und an der hinteren Seite 111b des Wafers 11 freiliegen. Danach werden Erhöhungen (nicht dargestellt) an der hinteren Seite 111b des Wafers 11 (in dem Isolationsfilm 31) ausgebildet, sodass sie mit den jeweiligen Elektroden 19 wie benötigt verbunden sind.
  • Falls der Polierschritt in dem Zustand durchgeführt wird, in dem der umfängliche Randbereich 23 des Wafers 11 nicht in Kontakt mit dem Haftvermittler 27, wie in 6 dargestellt ist, ist, d. h. in dem überhängenden Zustand des Wafers 11 bezüglich des Haftvermittlers 27, wird der umfängliche Randbereich 23 instabil bei der Polierbetätigung. Als ein Ergebnis existiert die Möglichkeit, dass eine beschädigende Bearbeitung wie ein Abplatzen oder Reißen in dem umfänglichen Randbereich 23 auftritt. Bei dem Waferbearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform wird jedoch der zweite Schneidschritt durchgeführt, um dadurch den zweiten Bereich 23c des umfänglichen Randbereichs 23 zu entfernen, wodurch der überhängende Zustand des Wafers 11 unterbunden wird. Als ein Ergebnis wird das Gesamte der vorderen Seite 11a des Wafers 11 in Kontakt mit dem Haftvermittler 27 beim Durchführen des Polierschritts kommen. D. h., dass der umfängliche Randbereich 23 des Wafers 11 stabil beim Durchführen des Polierschritts wird. Entsprechend kann das Auftreten einer beschädigenden Bearbeitung in dem umfänglichen Randbereich 23 verhindert werden.
  • Bei dem Waferbearbeitungsverfahren entsprechend dieser bevorzugten Ausführungsform, die oben beschrieben ist, wird die vordere Seite 11a des Wafers 11 durch den Haftvermittler 27 an dem Trägersubstrat 25 fixiert und die hintere Seite 11b des Wafers 11 wird als nächstes durch die chemische Lösung 46 geätzt. Danach wird von dem umfänglichen Randbereich 23 des Wafers 11 der zweite Bereich 23c, der nicht in Kontakt mit dem Haftvermittler 27 ist, entfernt und der Isolationsfilm 31, der an der hinteren Seite 11b des Wafers 11 ausgebildet ist, wird als nächstes durch die Polierscheibe 60 poliert. Entsprechend, sogar wenn der umfängliche Bereich des Wafers 27 durch die chemische Lösung 46 weggeätzt wird, kann ein Polieren in dem Zustand durchgeführt werden, in dem die gesamte vordere Seite 111a des Wafers 11 in Kontakt mit dem Haftvermittler 27 ist. Als ein Ergebnis kann das Auftreten einer beschädigenden Bearbeitung wie ein Abplatzen oder Reißen in dem umfänglichen Randbereich 23 des Wafers 11 verhindert werden, wodurch eine Reduktion der Qualität von jedem Bauelementchip unterdrückt wird.
  • Während der Fixierungsschritt für ein Trägersubstrat nach dem Durchführen des ersten Schneidschritts in dieser bevorzugten Ausführungsform durchgeführt wird, kann der erste Schneidschritt nach dem Durchführen des Fixierungsschritts für ein Trägersubstrat als eine Modifikation der obigen bevorzugten Ausführungsform durchgeführt werden. Diese Modifikation wird jetzt beschrieben, wobei die Details der Schritte ähnlich zu denen der obigen bevorzugten Ausführungsform ausgelassen werden.
  • Zuerst wird der Wafer 11 an dem Trägersubstrat 25 (Fixierungsschritt für ein Trägersubstrat) vor dem Durchführen des ersten Schneidschritts fixiert. Der Fixierungsschritt für ein Trägersubstrat ist ähnlich zu dem, der oben mit Bezug zu 3 beschrieben ist.
  • Danach wird der erste Schneidschritt an dem Wafer 11 durchgeführt, der an dem Trägersubstrat 25 fixiert ist. 9 ist ein Aufriss teilweise im Querschnitt, der den ersten Schneidschritt entsprechend dieser Modifikation darstellt. In diesem ersten Schneidschritt wird das Trägersubstrat 25, das an dem Wafer 11 fixiert ist, in dem Einspanntisch 4 in dem Zustand platziert, in dem die hintere Seite 25b des Trägersubstrats 25 gegenüber der Halteoberfläche 4a des Einspanntischs 4 ist. Danach wird die Vakuumquelle betätigt, um ein Vakuum an der Halteoberfläche 4a anzulegen. Entsprechend wird der Wafer 11 unter einem Saugen durch das Trägersubstrat 15 an dem Einspanntisch 4 in dem Zustand gehalten, in dem die hintere Seite 11b des Wafers 11 nach oben freiliegt.
  • Danach wird die Schneideinheit 6 bezüglich ihrer Position angepasst, sodass der erste Bereich 23a (siehe 2A und 2B) des umfänglichen Randbereichs 23 durch die erste Schneidklinge 10 entfernt wird. Genauer gesagt wird die Höhe der Schneideinheit 6 zuerst so angepasst, dass das untere Ende der Schneidklinge 10 tiefer als die vordere Seite 11a des Wafers 11 (die Oberfläche des Haftvermittlers 27) ist. Danach wird der Einspanntisch 4 horizontal bewegt, um die erste Schneidklinge 10 dazu zu bringen, in den ersten Bereich 23a zu schneiden. Entsprechend schneidet die erste Schneidklinge 10 in den ersten Bereich 23a mit einer Tiefe, welche die vordere Seite 111a des Wafers 11 erreicht. Danach wird der Einspanntisch 4 in dem Zustand gedreht, in dem die erste Schneidklinge 10 weiterhin in den ersten Bereich 23a einschneidet. Entsprechend wird der erste Bereich 23a entlang der äußeren umfänglichen Kante des Wafers 11 durch die erste Schneidklinge 10 geschnitten, sodass der erste Bereich 23a entfernt wird. In dieser Weise wird der erste Schneidschritt durchgeführt, sodass der erste Bereich 23a entfernt wird, wodurch eine flache umfängliche Kante 11e, wie in 9 dargestellt, ausgebildet wird. D. h., dass die umfängliche Kante 111e des Wafers 11 eine flache Oberfläche im Wesentlichen senkrecht zu beiden der vorderen Seite 11a und der hinteren Seite 11b des Wafers 11 wird.
  • Nach dem Durchführen des ersten Schneidschritts wird der Schleifschritt in einer Weise ähnlich zu der, die oben mit Bezug zu 4A beschrieben ist, durchgeführt. 10 ist ein Aufriss teilweise im Querschnitt, der den Schleifschritt entsprechend dieser Modifikation darstellt. Wie in 10 dargestellt, wird der Wafer 11 in dem Zustand geschliffen, in dem die umfängliche Kante 11e im Wesentlichen senkrecht zu beiden der vorderen Seite 11a und der hinteren Seite 11b des Wafers 11 ist. Entsprechend, sogar wenn der Wafer 11 durch dieses Schleifen dünn ausgestaltet wird, wird die umfängliche Kante 11e des Wafers 11 keine scharfe Kante, sodass eine Reduktion der mechanischen Festigkeit des Wafers 11 unterdrückt werden kann.

Claims (1)

  1. Waferbearbeitungsverfahren zum Bearbeiten eines Wafers (11), der einen Bauelementbereich (21) und einen umfänglichen Randbereich (23) beinhaltet, der den Bauelementbereich (21) umgibt, wobei der Bauelementbereich (21) mehrere Bauelemente (15) und eine Elektrode (19) aufweist, die mit jedem Bauelement (15) verbunden ist, die mehreren Bauelemente (15) in mehreren jeweils getrennten Bereichen ausgebildet sind, die durch mehrere sich kreuzende Teilungslinien (13) definiert sind, die an einer vorderen Seite (11a) des Wafers (11) ausgebildet sind, die Elektrode (19) in jedem getrennten Bereich eingebettet ist, sodass sie sich entlang einer Dickenrichtung von jedem getrennten Bereich erstreckt, wobei das Waferbearbeitungsverfahren umfasst: einen ersten Schneidschritt zum Verwenden einer ersten Schneidklinge (10), um einen ersten Bereich (23a) des umfänglichen Randbereichs (23) mit einer vorbestimmten Tiefe entlang einer umfänglichen Kante (11c) des Wafers (11) zu schneiden, wobei der erste Bereich (23a) den umfänglichen Randbereich (23) des Wafers (11) beinhaltet, wodurch ein Stufenabschnitt (23b) in dem umfänglichen Randbereich (23) ausgebildet wird oder der erste Bereich (23a) entfernt wird; einen Fixierungsschritt für ein Trägersubstrat (25) zum Fixieren der vorderen Seite (11a) des Wafers (11) durch einen Haftvermittler (27) an einem Trägersubstrat (25); einen Schleifschritt zum Schleifen einer hinteren Seite (11b) des Wafers (11), sodass eine Dicke des Wafers (11) einen Wert nicht größer als eine vorbestimmte Tiefe erreicht, nach dem Durchführen des ersten Schneidschritts und des Fixierungsschritts für ein Trägersubstrat (25), wodurch die Dicke des Wafers (11) reduziert wird, sodass die Elektrode (19) an der hinteren Seite (11b) des Wafers (11) nicht freiliegt; einen Ätzschritt zum Zuführen einer chemischen Lösung (46) zu der hinteren Seite (11b) des Wafers (11) nach dem Durchführen des Schleifschritts, wodurch der Wafer (11) geätzt wird, sodass die Elektrode (19) von der hinteren Seite (11b) des Wafers (11) hervorsteht; einen Ausbildungsschritt für einen Isolationsfilm (31) zum Ausbilden eines Isolationsfilms (31) an der hinteren Seite (11b) des Wafers (11), sodass die Elektrode (19) mit dem Isolationsfilm (31) bedeckt ist, nach dem Durchführen des Ätzschritts; einen zweiten Schneidschritt zum Verwenden einer zweiten Schneidklinge (12), um einen zweiten Bereich (23c) des umfänglichen Randbereichs (23) entlang der umfänglichen Kante (11c) des Wafers (11) zu schneiden, nach dem Durchführen des Ausbildungsschritts für einen Isolationsfilm (31), wobei der zweite Bereich (23c) nicht in Kontakt mit dem Haftvermittler ist, wodurch der zweite Bereich (23c) entfernt wird; und einen Polierschritt, um eine Polierscheibe dazu zu bringen, in Druckkontakt mit der hinteren Seite (11b) des Wafers (11) zu kommen, während ein Polierfluid zu der hinteren Seite (11b) des Wafers (11) zugeführt wird, nach dem Durchführen des zweiten Schneidschritts, wodurch der Isolationsfilm (31) poliert wird, sodass die Elektrode (19) an dem Isolationsfilm (31) freiliegt.
DE102019218879.6A 2018-12-04 2019-12-04 Waferbearbeitungsverfahren Active DE102019218879B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-227440 2018-12-04
JP2018227440A JP7187115B2 (ja) 2018-12-04 2018-12-04 ウェーハの加工方法

Publications (2)

Publication Number Publication Date
DE102019218879A1 DE102019218879A1 (de) 2020-06-04
DE102019218879B4 true DE102019218879B4 (de) 2024-05-16

Family

ID=70681040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019218879.6A Active DE102019218879B4 (de) 2018-12-04 2019-12-04 Waferbearbeitungsverfahren

Country Status (6)

Country Link
US (1) US10950504B2 (de)
JP (1) JP7187115B2 (de)
KR (1) KR20200067760A (de)
CN (1) CN111276397B (de)
DE (1) DE102019218879B4 (de)
TW (1) TWI805872B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7430515B2 (ja) * 2019-11-06 2024-02-13 株式会社ディスコ ウエーハの処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225976A (ja) 2009-03-25 2010-10-07 Disco Abrasive Syst Ltd 積層ウェーハの分割方法
JP2014033160A (ja) 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03183130A (ja) * 1989-12-12 1991-08-09 Sony Corp 半導体基板の製造方法
JPH05109677A (ja) * 1991-10-16 1993-04-30 Sony Corp Ｓｏｉ基板の製造方法
JP3553196B2 (ja) * 1995-03-29 2004-08-11 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
CN100399540C (zh) * 2005-08-30 2008-07-02 中美矽晶制品股份有限公司 复合晶片结构的制造方法
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
JP6042662B2 (ja) * 2012-08-24 2016-12-14 株式会社ディスコ ウェーハの加工方法
JP6302644B2 (ja) * 2013-11-11 2018-03-28 株式会社ディスコ ウェーハの加工方法
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
CN104733300B (zh) * 2013-12-23 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种键合晶片的减薄方法
JP6344971B2 (ja) * 2014-05-16 2018-06-20 株式会社ディスコ サポートプレート、サポートプレートの形成方法及びウェーハの加工方法
US9786643B2 (en) * 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
JP2016127232A (ja) * 2015-01-08 2016-07-11 株式会社ディスコ ウェーハの加工方法
US9455187B1 (en) * 2015-06-18 2016-09-27 International Business Machines Corporation Backside device contact
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225976A (ja) 2009-03-25 2010-10-07 Disco Abrasive Syst Ltd 積層ウェーハの分割方法
JP2014033160A (ja) 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Also Published As

Publication number Publication date
TWI805872B (zh) 2023-06-21
JP2020092142A (ja) 2020-06-11
JP7187115B2 (ja) 2022-12-12
US10950504B2 (en) 2021-03-16
DE102019218879A1 (de) 2020-06-04
CN111276397B (zh) 2024-04-05
CN111276397A (zh) 2020-06-12
KR20200067760A (ko) 2020-06-12
TW202022932A (zh) 2020-06-16
US20200176316A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102018205895B4 (de) Herstellungsverfahren einer Halbleiterpackung
DE3335116C2 (de)
DE102019210185B4 (de) Halbleiter-waferbearbeitungsverfahren
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102018203879A1 (de) Verfahren zum Bearbeiten eines Wafers
DE102019204741A1 (de) Verfahren zum Herstellen eines Wafers
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE102020113389B4 (de) Mehrdimensionale integrierte Chipkonstruktion und Verfahren zu deren Herstellung mit Techniken für die Wafer-Stapelbearbeitung
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE102017219344B4 (de) Waferbearbeitungsverfahren
DE102011102175B4 (de) Waferbearbeitungsverfahren
DE102019212100B4 (de) Ablöseverfahren für trägerplatte
DE102021207672A1 (de) Si-substratherstellungsverfahren
DE102018106434A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102016200971A1 (de) Schneidklinge mit Schneidkante umfassend Photokatalysatorpartikel
DE102019212101A1 (de) Halbleitersubstratbearbeitungsverfahren
DE102018214408A1 (de) Multiklinge und bearbeitungsverfahren für ein werkstück
DE102017215047A1 (de) Wafer und verfahren zum bearbeiten eines wafers
DE102010008975A1 (de) Werkstückbearbeitungsverfahren und -vorrichtung
DE102019218879B4 (de) Waferbearbeitungsverfahren
DE102020211447A1 (de) Schneidklinge und Herstellungsverfahren für eine Schneidklinge
DE102014111977A1 (de) Trennen von Chips auf einem Substrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021683000

Ipc: H01L0021304000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021304000

Ipc: H01L0021302000

R016 Response to examination communication
R018 Grant decision by examination section/examining division