CN100399540C - 复合晶片结构的制造方法 - Google Patents
复合晶片结构的制造方法 Download PDFInfo
- Publication number
- CN100399540C CN100399540C CNB200510099630XA CN200510099630A CN100399540C CN 100399540 C CN100399540 C CN 100399540C CN B200510099630X A CNB200510099630X A CN B200510099630XA CN 200510099630 A CN200510099630 A CN 200510099630A CN 100399540 C CN100399540 C CN 100399540C
- Authority
- CN
- China
- Prior art keywords
- wafer
- device wafer
- submount
- described device
- composition surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种制造一复合晶片结构的方法。特别地，根据本发明的方法基于断裂力学理论，主动控制在复合晶片结构制造过程中所引发的断裂，进而避免不愿见到的边缘损伤的发生。由此，根据本发明的方法可以提高复合晶片结构在工业量产上的成品率。
Description
技术领域
本发明涉及一种复合晶片(Composite wafer)结构的制造方法，并且特别地，本发明乃涉及一种在制造过程中主动控制断裂的复合晶片结构制造方法，进而避免复合晶片结构发生边缘损伤(Edge damage)。
背景技术
复合晶片结构现已广泛地被运用作为半导体工艺或微机电工艺的基材，例如，绝缘层上硅(Silicon-on-insulator，SOI)结构。以下即以一典型的SOI结构为例，由此说明复合晶片结构在制造过程中常发生的边缘损伤。
请参考图1，典型的SOI结构1的截面视图描绘于图1中。SOI结构1基本上包含器件晶片(Device wafer)12以及基座晶片(Base wafer)14。
如图1所示，器件晶片12具有接合表面(Bond surface)122以及底表面(Bottom surface)124。关于SOI结构1的工艺，器件晶片12以本身的接合表面122与基座晶片14的顶表面(Top surface)142相接合。特别地，在器件晶片12的接合表面122上，和/或在基座晶片14的顶表面142上事先形成氧化硅层16。在图1中，以氧化硅层16形成于基座晶片14的顶表面142上做为说明例。此外，也可以对已接合的器件晶片12以及基座晶片14进行退火处理(Annealing treatment)，以提高器件晶片12与基座晶片14之间的接合强度(Bonding strength)。一般而言，器件晶片12的底表面124都会再施以化学机械抛光(Chemical mechanical polishing，CMP)工艺，直至器件晶片12的初始厚度减薄至一期望厚度。
然而，由于工艺机台本身校正上的限制，在器件晶片12与基座晶片14接合之后，或多或少，器件晶片12的接合表面122会留有未与基座晶片14的顶表面142接合的区域，而导致器件晶片12相对应的边缘部分成悬空状态。在随后对器件晶片12的底表面124进行研磨以减薄器件晶片12的厚度的过程中，上述器件晶片12的边缘部分因无法承受研磨机台所施加的负荷(Load)，进而发生不预期的断裂，也就是所谓的边缘损伤(如图1中标号126所示)。上述边缘损伤对SOI结构的影响，轻者则让SOI结构在后续半导体集成电路工艺中的可利用面积减少，造成材料浪费；重者则让SOI结构在量产上的成品率下降。值得注意的是，上述边缘损伤的问题，同样地极容易发生于其它类型的复合晶片结构上。
单就SOI结构而言，关于降低SOI结构在制造过程中发生边缘损伤的机率方面的研究，已有为数不少的文献被公开。兹将相关前案列举如下：美国专利第5,823,325号；美国专利第6,541,356号以及美国专利第6,717,217号。
然而，通过对现有技术的了解，即可清楚地看出现有技术皆从被动的断裂控制(Passive fracture control)观点出发，也就是说尽量避免断裂的发生。但应用现有技术对复合晶片结构进行量产，边缘损伤并非确保不会发生。此外，若干现有技术也增添了工艺上的复杂程度。
不同于现有技术，本发明所揭露的复合晶片结构的制造方法，其从主动的断裂控制(Active fracture control)观点出发，也就是说断裂(不同于造成边缘损伤的断裂)必定会发生，并且会被控制并有助于复合晶片结构的整体工艺。
发明内容
因此，本发明的一目的为提供一种复合晶片结构的制造方法，并且基于断裂力学理论，主动地控制在复合晶片结构制造过程中所引发的断裂，进而避免不愿见到的边缘损伤的发生。由此，根据本发明的方法可以提高该复合晶片结构在工业量产上的成品率。
根据本发明的第一优选具体实施例的复合晶片结构制造方法，首先，该制造方法制备一器件晶片。器件晶片具有第一圆周、接合表面以及底表面。接着，该制造方法在器件晶片的接合表面上，沿器件晶片的第一圆周形成沟槽。在沟槽与器件晶片的第一圆周之间存有一边界。随后，该制造方法制备基座晶片。基座晶片具有顶表面。随后，该制造方法将器件晶片的接合表面接合至基座晶片的顶表面上。最后，该制造方法研磨并抛光器件晶片的底表面，直至器件晶片的一初始厚度减薄至一期望厚度，进而完成复合晶片结构。特别地，于研磨并抛光器件晶片的底表面期间，该边界通过在沟槽的尖端处所引发的裂纹而断裂，该断裂的边界并且随后被移除。
根据本发明的第二优选具体实施例的复合晶片结构制造方法，首先，该制造方法制备器件晶片。该器件晶片具有第一圆周、接合表面以及底表面。接着，该制造方法对器件晶片的接合表面，沿器件晶片的第一圆周并且与该第一圆周相距边界的区域执行氢离子注入工艺，使得在该区域处，氢离子注入于器件晶片自近接合表面至接合表面下一预定深度内。随后，该制造方法制备基座晶片。基座晶片具有顶表面。接着，该制造方法将器件晶片的接合表面接合至基座晶片的顶表面上。随后，该制造方法对已接合的器件晶片与基座晶片执行退火处理，致使已注入的氢离子聚集成微气孔，并分布于该器件晶片自近该接合表面至该接合表面下该预定深度间内。最后，该制造方法研磨并抛光器件晶片的底表面，直至器件晶片的初始厚度减薄至一期望厚度，进而完成复合晶片结构。特别地，在研磨并抛光器件晶片的底表面期间，该边界通过在等微气孔而断裂，断裂的边界并且随后被移除。
关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。
附图说明
图1为一典型的SOI结构的截面视图；
图2A至图2H为截面视图，用于描述根据本发明的第一优选具体实施例的复合晶片结构制造方法；
图3A至图3I为截面视图，用于描述根据本发明的第二优选具体实施例的复合晶片结构制造方法。
附图标记说明
1：SOI结构 12、24、34：器件晶片
14、24、34：基座晶片 16：氧化硅层
26、36：氧化层 122、222、322：接合表面
124、224、344：底表面 142、242、342：顶表面
126：边缘损伤 2、3：复合晶片结构
221、321：第一圆周 241、341：第二圆周
226：沟槽 228、328：边界
326：微气孔 d1：边界的宽度
d2：未匹配间距 Tini：初始厚度
Texp：期望厚度 Tr：残余厚度
具体实施方式
本发明在提供一种制造复合晶片结构的方法，特别地，在该复合晶片制造过程中断裂被主动地控制住，进而避免复合晶片结构发生边缘损伤。根据本发明的数个优选具体实施例公开如下。
请参考图2A至图2H所示，图2A至图2H为截面视图，用于描述根据本发明的第一优选具体实施例的制造方法。
首先，如图2A所示，制备器件晶片22。器件晶片22具有第一圆周(Circumference)221、接合表面222以及底表面224。
接着，在器件晶片22的接合表面222上，沿该器件晶片22的第一圆周221，形成沟槽(Groove)226，如图2B所示。需注意的是，在沟槽226与器件晶片22的第一圆周221之间存有一边界(Margin)228。边界228的宽度为d1。
实际上，沟槽226的截面可以成V字形，或可以提高其本身的尖端(Tip)处的应力集中因子(Stress concentration factor)的其它形状。
在一具体实施例中，沟槽226可以通过机械加工工艺、激光切割工艺、蚀刻工艺或水刀切割工艺而形成。
随后，制备基座晶片24，如图2C所示。基座晶片24具有第二圆周241以及顶表面242。
此外，可以视实际需求，在基座晶片24的顶表面242上，和/或在器件晶片22的接合表面222上，事先形成氧化层(Oxidized layer)。在此，仅以在基座晶片24的顶表面242上形成氧化层26做为说明例，如图2D所示。
随后，器件晶片22以本身的接合表面222与基座晶片24的顶表面242相接合，如图2E所示。此外，也可以对已接合的器件晶片22以及基座晶片24进行退火处理，以提高器件晶片22与基座晶片24之间的接合强度。在该器件晶片22的接合表面222接合至基座晶片24的顶表面242之前，一等离子体表面处理可以先行施加于器件晶片22的接合表面222与基座晶片24的顶表面242。由此，器件晶片22与基座晶片24之间的接合强度可以提高，并且后续退火处理的温度也不致太高。
需注意的是，由于工艺机台本身校正上的限制，在器件晶片22与基座晶片24接合之后，器件晶片22的接合表面222会留有未与该基座晶片24的顶表面242接合的区域。如图2E所示，基座晶片24的顶表面242的未接合区域上的最大径向距离(Maximum radial distance)定义为一未匹配间距(Mismatch gap)d2。在实际应用中，边界228的宽度d1必须等于或大于未匹配间距d2。也就是说，对于该边界的宽度的设计，取决于工艺机台其相关工艺条件配合下所可能造成的未匹配间距的最大值。该边界的宽度务必等于或大于未匹配间距的最大值，以确保在器件晶片22与基座晶片24接合之后，沟槽226整体皆会位于基座晶片24上。
接着，对器件晶片22的底表面224执行研磨、抛光工艺，例如，CMP工艺，直至器件晶片22的初始厚度Tini减薄至期望厚度Texp，进而完成复合晶片结构2，如图2H所示。
特别地，如图2F所示，在研磨并抛光器件晶片22的底表面224期间，由于沟槽226的尖端处具有高应力集中因子，在沟槽226的尖端处必定会引发裂纹(Cracks)，裂纹大体上会朝垂直底表面224的方向成长、传递，进而造成边界228的断裂。此时，器件晶片22的残余厚度Tr介于初始厚度Tini与期望厚度Texp之间。在持续的研磨期间，在器件晶片22的厚度尚未被减薄至期望厚度Texp之前，已断裂的边界228即会脱离器件晶片22，而被移除，如图2G所示。
此外，根据本发明的第一优选具体实施例的制造方法，进一步可以对基座晶片24的第二圆周241执行研磨工艺或激光切割工艺，直至基座晶片24的直径缩减等于器件晶片22的直径。
在一具体实施例中，器件晶片22与基座晶片24皆由半导体材料制成，以形成所谓的同质复合晶片结构。例如，当应用根据本发明的第一优选具体实施例的制造方法来制造SOI结构时，器件晶片与基座晶片皆由硅材料制成。
在另一具体实施例中，器件晶片22由第一半导体材料制成，并且基座晶片24由不同于第一半导体材料的第二半导体材料制成，以形成所谓的异质复合晶片结构。例如，第二半导体材料为硅(Si)材料，并且第一半导体材料可以是硅锗(SiGe)材料、铌酸锂(LiNbO3)材料、蓝宝石(Sapphire)材料或氧化物(Oxide)材料。
请参考图3A至图3I所示，其为截面视图，用于描述根据本发明的第二优选具体实施例的制造方法。
首先，如图3A所示，制备器件晶片32。器件晶片32具有第一圆周321、接合表面322以及底表面324。
接着，如图3B所示，沿器件晶片32的第一圆周321并且与第一圆周321相距边界328的区域执行氢离子注入(Hydrogen ion implantation)工艺，使得在该区域处，氢离子注入于器件晶片32自近接合表面322至接合表面322下一预定深度dpre内。边界328的宽度为d1。
随后，制备基座晶片34，如图3C所示。基座晶片34具有第二圆周341以及顶表面342。
此外，可以视实际需求，于在基座晶片34的顶表面342上，和/或在该器件晶片32的接合表面322上，事先形成一氧化层。在此，仅以在基座晶片34的顶表面342上形成氧化层36做为说明例，如图3D所示。
随后，器件晶片32以本身的接合表面322与基座晶片34的顶表面342相接合，如图3E所示。
需注意的是，由于工艺机台本身校正上的限制，在器件晶片32与基座晶片34接合之后，器件晶片32的接合表面322会留有未与基座晶片34的顶表面342接合的区域。如图3E所示，基座晶片34的预表面342的未接合区域上的最大径向距离定义为一未匹配间距d2。在实际应用中，边界328的宽度d1必须等于或大于未匹配间距d2。也就是说，对于该边界的宽度的设计，取决于工艺机台其相关工艺条件配合下所可能造成的未匹配间距的最大值。该边界的宽度务必等于或大于未匹配间距的最大值，以确保在器件晶片32与基座晶片34接合之后，器件晶片32具有注入氢离子的区域整体皆会位于基座晶片34上。
随后，对已接合的器件晶片32以及基座晶片34，执行退火处理，致使已注入的氢离子聚集成微气孔(Micro voids)326，并分布于该器件晶片32自近接合表面322至接合表面322下预定深度dpre内，如图3F所示。此时，也可以通过温度上的控制，进而提高器件晶片32与基座晶片34之间的接合强度。在器件晶片32的接合表面322接合至基座晶片34的顶表面342之前，等离子体表面处理可以先行施加于器件晶片32的接合表面322与基座晶片34的顶表面342。由此，器件晶片32与基座晶片34之间的接合强度可以提高，并且后续退火处理的温度也不致太高。
接着，对器件晶片32的底表面324执行研磨、抛光工艺，例如，CMP工艺，直至器件晶片32的初始厚度Tini减薄至期望厚度Texp，进而完成该复合晶片结构3，如图3I所示。
特别地，如图3G所示，在研磨并抛光器件晶片32的底表面324期间，由于微气孔326无法承受研磨机台所施以的负荷，在微气孔326的周围必定会引发裂纹，并且由于微气孔的分布，裂纹大体上会朝垂直底表面324的方向成长、传递，进而造成边界328的断裂。此时，器件晶片32的残余厚度Tr介于初始厚度Tini与期望厚度Texp之间。在持续的研磨期间，在器件晶片32的厚度尚未被减薄至期望厚度Texp之前，已断裂的边界328即会脱离该器件晶片32，而被移除，如图3H所示。
此外，根据本发明的第二优选具体实施例的制造方法，进一步可以对基座晶片34的第二圆周341执行研磨工艺或激光切割工艺，直至基座晶片34的直径缩减等于器件晶片32的直径。
在一具体实施例中，器件晶片32与基座晶片34皆由一种半导体材料制成，以形成所谓的同质复合晶片结构。例如，当应用根据本发明的第二优选具体实施例的制造方法来制造SOI结构时，器件晶片与基座晶片皆由硅材料制成。
在另一具体实施例中，器件晶片32由第一半导体材料制成，并且基座晶片34由不同于第一半导体材料的第二半导体材料制成，以形成所谓的异质复合晶片结构。例如，第二半导体材料为硅(Si)材料，并且第一半导体材料可以是硅锗(SiGe)材料、铌酸锂(LiNbO3)材料、蓝宝石(Sapphire)材料或氧化物(Oxide)材料。
明显地，不同于现有技术，本发明所公开的复合晶片结构的制造方法，其主动地并有效地控制断裂(不同于造成边缘损伤的断裂)，由此，该复合晶片结构于完成后不会发生不预期的边缘损伤。也因此，根据本发明的制造方法有助于提高复合晶片结构在工业量产上的成品率。
通过以上优选具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的优选具体实施例来对本发明的范围加以限制。相反地，其目的是希望能涵盖各种改变及具等同的安排于本发明的权利要求的范围内。
Claims (18)
1.一种制造一复合晶片结构的方法，包含下列步骤：
(a)制备一器件晶片，所述器件晶片具有一第一圆周、一接合表面以及一底表面；
(b)在所述器件晶片的接合表面上，沿所述器件晶片的第一圆周形成一沟槽，其中，在所述沟槽与所述器件晶片的第一圆周之间存有一边界；
(c)制备一基座晶片，所述基座晶片具有一顶表面；
(d)将所述器件晶片的接合表面接合至所述基座晶片的顶表面上；以及
(e)研磨并抛光所述器件晶片的底表面，直至所述器件晶片的一初始厚度减薄至一期望厚度，进而完成所述复合晶片结构；
其中，所述基座晶片具有一第二圆周，在步骤(d)之后，所述器件晶片未与所述基座晶片的顶表面接合的接合表面上的最大径向距离定义为未匹配间距，并且所述边界的宽度等于或大于所述未匹配间距，
其中，在研磨并抛光所述器件晶片的底表面期间，所述边界通过在所述沟槽的一尖端处所引发的裂纹而断裂，并且所述断裂的边界随后被移除。
2.如权利要求1所述的方法，进一步包含下列步骤：
研磨或激光切割所述基座晶片的第二圆周，直至所述基座晶片的直径缩减等于所述器件晶片的直径。
3.如权利要求1所述的方法，在步骤(d)与步骤(e)之间，进一步包含下列步骤：
执行退火处理，以提高所述器件晶片与所述基座晶片之间的一接合强度。
4.如权利要求3所述的方法，其中，在步骤(d)中，在所述器件晶片的接合表面接合至所述基座晶片的顶表面之前，所述器件晶片的接合表面与所述基座晶片的顶表面皆被施以一等离子体表面处理。
5.如权利要求1所述的方法，其中，所述沟槽通过一机械加工工艺、一激光切割工艺、一蚀刻工艺或一水刀切割工艺而形成。
6.如权利要求1所述的方法，其中，所述器件晶片与所述基座晶片皆由一种半导体材料制成。
7.如权利要求6所述的方法，在步骤(c)与步骤(d)之间，进一步包含下列步骤：
在所述基座晶片的顶表面上和/或在所述器件晶片的接合表面上，形成一氧化层。
8.如权利要求7所述的方法，其中，所述半导体材料为硅材料。
9.如权利要求1所述的方法，其中，所述器件晶片由一第一半导体材料制成，并且所述基座晶片由一不同于所述第一半导体材料的第二半导体材料制成。
10.如权利要求9所述的方法，其中，所述第二半导体材料为硅材料，并且所述第一半导体材料选自一硅锗材料、一铌酸锂材料、一蓝宝石材料以及一氧化物材料。
11.一种制造一复合晶片结构的方法，包含下列步骤：
(a)制备一器件晶片，所述器件晶片具有一第一圆周、一接合表面以及一底表面；
(b)对所述器件晶片的接合表面，沿所述器件晶片的第一圆周并且与所述第一圆周相距一边界的区域执行一氢离子注入工艺，致使于所述区域处，氢离子注入于所述器件晶片自近所述接合表面至所述接合表面下一预定深度内；
(c)制备一基座晶片，所述基座晶片具有一顶表面；
(d)将所述器件晶片的接合表面接合至所述基座晶片的顶表面上；
(e)执行一退火处理，致使已注入的氢离子聚集成微气孔，并分布于所述器件晶片自近所述接合表面至所述接合表面下所述预定深度内；以及
(f)研磨并抛光所述器件晶片的底表面，直至所述器件晶片的一初始厚度减薄至一期望厚度，进而完成所述复合晶片结构；
其中，所述基座晶片具有一第二圆周，在步骤(d)之后，所述器件晶片未与所述基座晶片的顶表面接合的接合表面上的最大径向距离定义为未匹配间距，并且所述边界的宽度等于或大于所述未匹配间距，
其中，在研磨并抛光所述器件晶片的底表面期间，所述边界通过所述等微气孔而断裂，并且所述断裂的边界随后被移除。
12.如权利要求11所述的方法，进一步包含下列步骤：
研磨或激光切割所述基座晶片的第二圆周，直至所述基座晶片的直径缩减等于所述器件晶片的直径。
13.如权利要求11所述的方法，其中，在步骤(d)中，在所述器件晶片的接合表面接合至所述基座晶片的顶表面之前，所述器件晶片的接合表面与所述基座晶片的顶表面皆施以一等离子体表面处理。
14.如权利要求11所述的方法，其中，所述器件晶片与所述基座晶片皆由一半导体材料制成。
15.如权利要求14所述的方法，在步骤(c)与步骤(d)之间，进一步包含下列步骤：
在所述基座晶片的顶表面上和/或在所述器件晶片的接合表面上，形成一氧化层。
16.如权利要求15所述的方法，其中，所述半导体材料为硅材料。
17.如权利要求11所述的方法，其中，所述器件晶片由一第一半导体材料制成，并且所述基座晶片由一不同于所述第一半导体材料的第二半导体材料制成。
18.如权利要求17所述的方法，其中，所述第二半导体材料为硅材料，并且所述第一半导体材料选自一硅锗材料、一铌酸锂材料、一蓝宝石材料以及一氧化物材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200510099630XA CN100399540C (zh) | 2005-08-30 | 2005-08-30 | 复合晶片结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200510099630XA CN100399540C (zh) | 2005-08-30 | 2005-08-30 | 复合晶片结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1925128A CN1925128A (zh) | 2007-03-07 |
| CN100399540C true CN100399540C (zh) | 2008-07-02 |
Family
ID=37817692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200510099630XA Expired - Fee Related CN100399540C (zh) | 2005-08-30 | 2005-08-30 | 复合晶片结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100399540C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5134928B2 (ja) | 2007-11-30 | 2013-01-30 | 浜松ホトニクス株式会社 | 加工対象物研削方法 |
| US8292690B2 (en) * | 2008-09-08 | 2012-10-23 | Semiconductor Components Industries, Llc | Thinned semiconductor wafer and method of thinning a semiconductor wafer |
| US8507358B2 (en) * | 2010-08-27 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite wafer semiconductor |
| CN109509809B (zh) * | 2017-09-14 | 2022-03-18 | 浙江英孚莱德光电科技有限公司 | 一种红外焦平面探测器及其制备方法 |
| CN110563348B (zh) * | 2018-06-06 | 2022-08-26 | 深圳光峰科技股份有限公司 | 一种发光元件及发光元件的高能离子辐射方法、抛光方法 |
| JP7187115B2 (ja) * | 2018-12-04 | 2022-12-12 | 株式会社ディスコ | ウェーハの加工方法 |
| CN110421411A (zh) * | 2019-07-23 | 2019-11-08 | 浙江新泰通讯科技有限公司 | 一种铌酸锂晶体薄片生产工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030034110A1 (en) * | 2001-08-16 | 2003-02-20 | Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag | Method and device for producing an adhesive-bonded connection between a semiconductor wafer and a carrier plate |
| US20040102020A1 (en) * | 2001-12-11 | 2004-05-27 | Brian Roberds | Method for bonding and debonding films using a high-temperature polymer |
| CN1581443A (zh) * | 2003-08-12 | 2005-02-16 | 株式会社迪斯科 | 晶片加工方法 |
| US20050074954A1 (en) * | 2002-10-11 | 2005-04-07 | Hideo Yamanaka | Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device |
-
2005
- 2005-08-30 CN CNB200510099630XA patent/CN100399540C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030034110A1 (en) * | 2001-08-16 | 2003-02-20 | Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag | Method and device for producing an adhesive-bonded connection between a semiconductor wafer and a carrier plate |
| US20040102020A1 (en) * | 2001-12-11 | 2004-05-27 | Brian Roberds | Method for bonding and debonding films using a high-temperature polymer |
| US20050074954A1 (en) * | 2002-10-11 | 2005-04-07 | Hideo Yamanaka | Method and apparatus for producing ultra-thin semiconductor chip and method and apparatus for producing ultra-thin back-illuminated solid-state image pickup device |
| CN1581443A (zh) * | 2003-08-12 | 2005-02-16 | 株式会社迪斯科 | 晶片加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1925128A (zh) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100399540C (zh) | 复合晶片结构的制造方法 | |
| JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
| US7713369B2 (en) | Detachable substrate or detachable structure and method for the production thereof | |
| KR101299719B1 (ko) | 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스 | |
| KR101185426B1 (ko) | 복합 트리밍 방법 | |
| US7465646B2 (en) | Methods for fabricating a wafer structure having a strained silicon utility layer | |
| EP1429381B1 (en) | A method for manufacturing a material compound | |
| WO2006015246A3 (en) | Method and system for fabricating a strained semiconductor layer | |
| US20050233544A1 (en) | Method of smoothing the outline of a useful layer of material transferred onto a support substrate | |
| US8329561B2 (en) | Method of producing semiconductor device | |
| EP1868230A1 (en) | Soi wafer manufacturing method and soi wafer manufactured by same | |
| WO2014037793A1 (en) | Pseudo substrate with improved efficiency of usage of single crystal material | |
| CN105870048A (zh) | 用于转移有用层的方法 | |
| US7816233B2 (en) | Method of manufacturing composite wafer structure | |
| US7956441B2 (en) | Method of increasing the area of a useful layer of material transferred onto a support | |
| EP1523773B1 (en) | Method of smoothing the outline of a useful layer of material transferred onto a support substrate | |
| JP2008071907A (ja) | 半導体チップの製造方法、及び半導体チップ | |
| CN107108322A (zh) | 脆性衬底的分断方法 | |
| CN115939023A (zh) | 制备带有绝缘埋层衬底的方法 | |
| CN101427362A (zh) | 用于制造集成电路的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Assignee: Kunshan Zhongchen Silicon Crystal Co., Ltd. Assignor: Sino-American Silicon Products Inc. Contract fulfillment period: 2008.10.30 to 2014.10.29 Contract record no.: 2008990001176 Denomination of invention: Technology for making composite crystal structure Granted publication date: 20080702 License type: Exclusive license Record date: 20081111 |
|
| LIC | Patent licence contract for exploitation submitted for record |
Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2008.10.30 TO 2014.10.29; CHANGE OF CONTRACT Name of requester: KUNSHAN ZHONGCHEN SILICON WAFER CO., LTD. Effective date: 20081111 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080702 Termination date: 20200830 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |