JP2008071907A - 半導体チップの製造方法、及び半導体チップ - Google Patents

Abstract

【課題】導体チップ作製時の割れや、ダイシングによるクラックの発生などを抑制し、高い抗折強度を有する半導体チップを高い歩留まりで製造できるようにする。
【解決手段】半導体素子を形成すべき半導体ウエハ１１において、その厚さ方向における少なくとも主面側にバルクマイクロ欠陥（Bulk Micro Defect: BMD）の存在しない層１２(Denuded Zone: DZ層)を形成し、前記半導体ウエハ１１を分離及び個片化して、半導体チップ中間体を形成する。次いで、前記半導体チップ中間体をその裏面側から薄加工し、前記半導体チップの厚さを前記DZ層の厚さよりも小さくする。
【選択図】図５

Description

本発明は、半導体チップの製造方法及び半導体チップに関する。

半導体装置の製造工程において、素子形成の終了したウエハは、ダイシングラインやチップ分割ラインに沿って分離され、個片化されて複数のチップに分割される。これらのチップは粘着性のシートに接着され、各チップがこの粘着性シートから順次ピックアップされて、リードフレームやＴＡＢテープへのマウント工程やパッケージへの封止工程等の実装工程を経て半導体装置が完成される。

近年においては、上述のようにして得たチップを薄いパッケージに内蔵するために、チップの厚さを薄くすることが要求されており、前記半導体ウエハに対して素子形成を行う以前に前記半導体ウエハの裏面を研削及びエッチングすることによって薄くしている。しかしながら、上述のようにしてウエハを薄くすると、種々の製造工程（製造装置）間の搬送時にウエハが割れたり、個片化するためのダイシング時にクラックやチッピングが発生したりしやすくなる。

この問題を解決する１つの手法として、先ダイシング法と呼ばれる製造方法が提案されている。先ダイシング法では、ウエハの主面上に複数の半導体素子を形成した後、素子形成面側をダイシングラインやチップ分割ラインに沿ってダイヤモンドブレードなどでダイシングして、チップの目的の厚み（完成時の厚さ）よりもわずかに深い溝を形成する。次いで、上記ウエハの前記素子形成面側に表面保護テープを貼り付け、砥石のついたホイールを回転させながらウエハ裏面を研削して、個々のチップへの分割と薄化とを同時に行う（例えば、特許文献１など参照）。そして、必要に応じてウエハ裏面にポリッシングやエッチングなどの加工を施し、裏面研削の条痕を除去している(例えば、特許文献２など参照)。

一方、上述した先ダイシング法に代えて、半導体ウエハの結晶方位に沿って所定の切り欠き部分からへき開してチップを作製し、上述したウエハの割れやダイシング時のクラック発生などを抑制しようとする試みもなされている（例えば、特許文献３など参照）。

しかしながら、上述したいずれの方法においても、ウエハの割れやダイシング時のクラックの発生を十分に抑制することはできず、また、得られたチップの抗折強度も所定の割合で比較的小さいものが存在し、目的とする半導体チップの製造歩留まりを低下させる原因となっていた。

本発明は、上記問題に鑑み、半導体チップ作製時の割れや、ダイシングによるクラックの発生などを抑制し、高い抗折強度を有する半導体チップを高い歩留まりで製造できるようにすることを目的とする。

上記目的を達成すべく、本発明の一態様は、
半導体素子を形成すべき半導体ウエハにおいて、その厚さ方向における少なくとも主面側にバルクマイクロ欠陥（Bulk Micro Defect: BMD）の存在しない層(Denuded Zone: DZ層)を形成する工程と、
前記半導体ウエハを分離及び個片化して、半導体チップ中間体を形成する工程と、
前記半導体チップ中間体をその裏面側から薄加工し、前記半導体チップの厚さを前記DZ層の厚さよりも小さくする工程と、
を具えることを特徴とする、半導体チップの製造方法に関する。

以上、本発明によれば、抗折強度の高い半導体ウエハ自体を提供することができるので、半導体チップ作製時の割れや、ダイシングによるクラックの発生などを抑制し、高い抗折強度を有する半導体チップを高い歩留まりで製造できるようになる。

以下、本発明のその他の特徴及び利点について、発明を実施するための最良の形態に基づいて説明する。

図１〜６は、本発明の半導体チップの製造方法の一例を示す工程図である。本例においては、先ダイシングの技術を用いて半導体チップを作製する場合について示している。なお、これらの図においては、本発明の特徴を明確にすべく、半導体ウエハの一部を拡大して示している。

最初に、図１に示すように、所定の半導体ウエハ（Siウエハなど）１１を準備する。次いで、この半導体ウエハ１１を所定のチャンバー内に入れ、支持台上に固定する（図示せず）。次いで、このチャンバー内を水素雰囲気にするとともに、前記支持台を所定温度に加熱し、半導体ウエハ１１の主面１１A側に水素アニール処理を施して、図２に示すように、ほぼ全領域に亘ってその主面側から厚さ方向に向けてバルクマイクロ欠陥（Bulk Micro Defect: BMD）の存在しない層(Denuded Zone: DZ層)１２を形成する。

なお、本例では、水素アニール処理を用いているので、上記DZ層１２を簡易に形成することができる。

さらに、上記例においては、ウエハ１１の支持台による加熱は、支持台中に加熱ヒータを埋設することによって実施することができるが、このような加熱ヒータを用いる代わりにウエハ１１と対向するようにして設けたランプヒータなどを用いて加熱することもできる。

次に、半導体ウエハ１１のDZ層１２上に適宜半導体素子（図示せず）を形成した後、半導体ウエハ１１を、その裏面１１B側からダイシング装置のチャックテーブルにバキュームその他の方法で吸着して固定する。そして、例えば先端部に曲面を有するダイシング用ブレードを任意の回転数で回転させ、切削水を掛けながら、図３に示すように所定の深さまでダイシングラインに沿って溝１３を切り込む。

溝１３の深さは特に限定されるものではなく、最終的に要求されるチップサイズなどに応じて任意に決定することができる。但し、好ましくは、DZ層１２の厚さよりも深く切り込む。これによって、後に研削によってチップ化した場合に、チップを構成する基板の全体がDZ層から構成されるようになるので、前記チップの抗折強度を極めて高くすることができる。

なお、以下に記述するように、最終的に得るチップの厚さは２００μｍ以下であることが好ましいので、かかる観点より、チップ化した際に、チップ基板の総てをDZ層から構成しようとする場合、その厚さは前記チップの好ましい厚さに準じて２００μｍ以下とすることになる。また、溝１３の深さはDZ層１２の厚さに準じて２００μｍを超えるようなものとする場合も生じる。

なお、溝１３は、上記ダイシング用ブレードを用いて機械的に形成するだけでなく、エッチング等の化学的な方法で形成しても構わない。例えば、異方性エッチングと等方性エッチングを組み合わせることによっても形成することができる。例えば、ＰＥＰ法等によりチップ分割ライン（ダイシングラインに対応する）上を露出させた後、ＫＯＨ溶液に浸漬させることにより半導体ウエハ１１を厚さ方向に選択的にエッチングする。

また、ＫＯＨ溶液を用いたウェットエッチングに代えて、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等のドライエッチング技術の適用も考えられる。この場合、エッチングガスとしてはＳＦ_６ガスやＳＦ_６／ＣＦ系混合ガスによりシリコンのみを選択的にエッチングすることが可能である。特に、ＳＦ_６／ＣＦ系混合ガスでは良好な異方性エッチングが可能であり、半導体ウエハ１１の厚さ方向においてほぼ垂直な溝加工が可能になる。その後、溝の底部を等方性エッチングすることにより、図３に示すような底部に曲面を持った溝１３を形成することができる。

上記化学的なエッチング方法によれば、ダイシング用ブレードを用いる機械的な加工に比して、溝１３の側壁（切断面）が機械的な応力の影響を受けないので、切断面に発生する結晶欠陥を低減できる。

さらに、上述した機械的あるいは化学的な形成方法だけでなく、レーザースクライバー等のような光学的な方法を用いて溝１３を形成することもできる。

なお、溝１３の底部の形状は、溝１３の形成によって以下に示す先ダイシングを行うことができれば特に限定されるものではなく、上述したように曲面状であっても良いし、矩形状などの任意の形状とすることができる。一般には、溝１３の加工手段に依存して任意に決定することができる。

次いで、図４に示すように、半導体ウエハ１１のDZ層１２に対して溝１３を閉口するようにして表面保護テープ１４を貼り付ける。この際、例えば所定の部材（フラットリングなど）を用い、予めテープ１４の弛みや皺を除去した状態としておく。

次いで、半導体ウエハ１１を研削装置のチャックテーブルにバキューム等の方法で、テープ側から吸着固定する。そして、前記チャックテーブル及び研削用砥石を回転させ、図５に示すように、半導体ウエハ１１の裏面１１B側を研削する。研削方法としては、インフィード研削、スルーフィード研削またはクリープフィード研削などの任意の方法を用いることができる。

次いで、上述した研削をさらに継続させると、半導体ウエハ１１の裏面研削が溝１３の底部に達し、図６に示すように、半導体ウエハ１１は半導体チップ１５に分離及び個片化される。

なお、上記研削は、１種類の砥粒径の研削砥石を用いても良いが、研削時間の短縮とチッピングの発生の防止との両方を考慮すると、次のように少なくとも２種類の砥粒径の研削砥石を用いて２段階、あるいはそれ以上で行うことが好ましい。すなわち、まず＃３６０（主要な砥粒径が４０〜６０μｍ）程度の砥粒径の大きい研削砥石により研削及び研磨した後、＃２０００（主要な砥粒径が４〜６μｍ）程度の砥粒径の小さい研削砥石により研削及び研磨して個々のチップ１５に分離すれば、ウエハを個々のチップ１５に分離するまでの時間短縮が図れ、且つ最終的に分離する際には砥粒径の小さい研削砥石を用いるのでチッピングの発生も低減できる。

次いで、図示しないピックアップニードルなどを用い、テープ１４のチップ１５の形成面を押圧することによって、チップ１５をテープ１４から剥離し、目的とする半導体チップ１５を得る。この場合、半導体チップ１５は、その基板の総てが半導体ウエハ１１のDZ層１２から構成されているので、極めて高い抗折強度を有するようになる。

また、半導体ウエハ１１の主面側１１AにおいてDZ層１２を有しているので、上述したダイシング加工や表面保護テープ１４の貼付工程などにおいて、比較的大きな外力が作用したような場合においても、ウエハの割れやクラックの発生などを効果的に抑制することができる。したがって、目的とする半導体チップ１５を高い歩留まりで得ることができる。

なお、図６に示すような状態、あるいは上述のようにして半導体チップ１５を個片化して得た状態において、半導体チップ１５の裏面、すなわち研削面に対してエッチング処理やCMP処理を施すことができる。この場合、半導体チップ１５裏面の研削条痕を効果的に除去することができ、例えば鏡面に近い状態に仕上げることができる。前記エッチング処理としては、汎用のウエットエッチング処理及びドライエッチング処理を用いることができる。

図７及び８は、本発明の半導体チップの製造方法の他の例を示す工程図である。図７は、本例において特徴的な一工程を示す斜視図であり、図８は、図７の、Ａ−Ａ線に沿って切った断面図である。

本例においては、へき開の技術を用いて半導体チップを作製する場合について示している。なお、これらの図においては、本発明の特徴を明確にすべく、実際の半導体ウエハの加工状態とはサイズや溝寸法、溝数などにおいて実際のものとは異なるようにして記載している。また、上述した例と同様あるいは類似の構成要素については、同一の参照数字を用いて表している。

本例においても、上記例同様に、図１〜３に示す工程に従って、半導体ウエハ１１の主面１１A側に水素アニール処理を施して、そのほぼ全領域に亘ってその主面側から厚さ方向に向けてバルクマイクロ欠陥（Bulk Micro Defect: BMD）の存在しない層(Denuded Zone: DZ層)１２を形成する。次いで、半導体ウエハ１１のDZ層１２上に適宜半導体素子（図示せず）を形成した後、半導体ウエハ１１を、その裏面１１B側からダイシングなどの手段によって切り込み、溝１３を形成する。

なお、この際、上記同様に、溝１３はエッチング等の化学的な方法で形成しても構わないし、レーザースクライバー等のような光学的な方法を用いても構わない。

次いで、図７及び８に示すように、劈開の起点となる切り欠き１７を、例えば反応性イオンエッチングなどの手法を用いて形成する。この切り欠き１７は、研削前のへき開において使用するものであって、研削の後には消失すべきものであるので、図７及び８に示すように、その深さは溝１３の深さよりも小さくする。

次に、図４に示すようにして、半導体ウエハ１１のDZ層１２に対して溝１３を閉口するようにして表面保護テープ１４を貼り付け、図示しない治具を用いて荷重を付加するこことにより、切り欠き１７に沿って半導体ウエハ１１を順次へき開する。このへき開は、半導体ウエハ１１の所定の結晶面に沿うようにして実施する。

なお、表面保護テープ１４は、上記同様に、例えば所定の部材（フラットリングなど）を用い、予めテープ１４の弛みや皺を除去した状態としておく。

次いで、図５に示すように、半導体ウエハ１１の裏面１１B側を研削する。研削方法としては、インフィード研削、スルーフィード研削またはクリープフィード研削などの任意の方法を用いることができる。次いで、上述した研削をさらに継続させ、図６に示すように、半導体ウエハ１１の裏面研削が溝１３の底部に達し、半導体ウエハ１１は半導体チップ１５に分離及び個片化される。

本例においても、上記研削は、１種類の砥粒径の研削砥石を用いても良いが、研削時間の短縮とチッピングの発生の防止との両方を考慮すると、上記例と同様に、少なくとも２種類の砥粒径の研削砥石を用いて２段階、あるいはそれ以上で行うことが好ましい。

次いで、図示しないピックアップニードルなどを用い、テープ１４のチップ１５の形成面を押圧することによって、チップ１５をテープ１４から剥離し、目的とする半導体チップ１５を得る。この場合においても、半導体チップ１５は、その基板の総てが半導体ウエハ１１のDZ層１２から構成されているので、極めて高い抗折強度を有するようになる。

また、本例でも、半導体ウエハ１１の主面側１１AにおいてDZ層１２を有しているので、上述したダイシング加工や表面保護テープ１４の貼付工程などにおいて、比較的大きな外力が作用したような場合においても、ウエハの割れやクラックの発生などを効果的に抑制することができる。したがって、目的とする半導体チップ１５を高い歩留まりで得ることができる。

さらに、上記例同様に、図６に示すような状態、あるいは上述のようにして半導体チップ１５を個片化して得た状態において、半導体チップ１５の裏面、すなわち研削面に対してエッチング処理やCMP処理を施すことができる。

以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。

例えば、上述のような水素アニールを行うことなく、所定のDZ層が形成されたHAIウエハなどを用いることもできる。このHAIウエハは、予め水素アニール処理が施されており、その両面において予め所定の厚さのDZ層が形成されている。したがって、このようなHAIウエハを本発明の目的に合致するように適宜に選択して用いることができる。

また、上記例において、半導体チップは、その基板総ての領域が半導体ウエハのDZ層から構成されているが、その少なくとも一部にDZ層のみからなる領域を有すれば、高い抗折強度を有するようになる。

本発明の半導体チップの製造方法の一例における最初の工程を示す図である。 図１に示す工程の次の工程を示す図である。 図２に示す工程の次の工程を示す図である。 図３に示す工程の次の工程を示す図である。 図４に示す工程の次の工程を示す図である。 図５に示す工程の次の工程を示す図である。 本発明の半導体チップの製造方法の他の例における一工程を示す図である。 同じく、本発明の半導体チップの製造方法の他の例における一工程を示す図である。

符号の説明

１１ 半導体ウエハ
１２ バルクマイクロ欠陥（Bulk Micro Defect: BMD）の存在しない層(Denuded Zone: DZ層
１３ 溝
１４ 表面保護テープ
１５ 半導体チップ
１７ 切り欠き

Claims (5)

1. 半導体素子を形成すべき半導体ウエハにおいて、その厚さ方向における少なくとも主面側にバルクマイクロ欠陥（Bulk Micro Defect: BMD）の存在しない層(Denuded Zone: DZ層)を形成する工程と、
   前記半導体ウエハを分離及び個片化して、半導体チップ中間体を形成する工程と、
   前記半導体チップ中間体をその裏面側から薄加工し、前記半導体チップの厚さを前記DZ層の厚さよりも小さくする工程と、
   を具えることを特徴とする、半導体チップの製造方法。
2. 前記DZ層は水素アニール処理によって形成することを特徴とする、請求項１に記載の半導体チップの製造方法。
3. 前記半導体ウエハに対して先ダイシング処理を施し、前記半導体ウエハに対して前記DZ層の厚さよりも深い溝を形成する工程を具え、
   前記半導体チップ中間体の形成と、前記半導体チップの薄加工とを同時に実施することを特徴とする、請求項３に記載の半導体チップの製造方法。
4. その少なくとも一部に、厚さ方向の全体に亘ってバルクマイクロ欠陥（Bulk Micro Defect: BMD）の存在しない層(Denuded Zone: DZ層)を含む領域を具えることを特徴とする、半導体チップ。
5. 前記半導体チップの厚さが２００μｍ以下であることを特徴とする、請求項４に記載の半導体チップ。

Images