DE102020113389B4 - Mehrdimensionale integrierte Chipkonstruktion und Verfahren zu deren Herstellung mit Techniken für die Wafer-Stapelbearbeitung - Google Patents

Mehrdimensionale integrierte Chipkonstruktion und Verfahren zu deren Herstellung mit Techniken für die Wafer-Stapelbearbeitung Download PDF

Info

Publication number
DE102020113389B4
DE102020113389B4 DE102020113389.8A DE102020113389A DE102020113389B4 DE 102020113389 B4 DE102020113389 B4 DE 102020113389B4 DE 102020113389 A DE102020113389 A DE 102020113389A DE 102020113389 B4 DE102020113389 B4 DE 102020113389B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor wafer
top surface
sheet
edge trim
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020113389.8A
Other languages
English (en)
Other versions
DE102020113389A1 (de
Inventor
Yung-Lung Lin
Cheng-Hsien Chou
Cheng-Yuan Tsai
Kuo-Ming Wu
Hau-Yi Hsiao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020113389A1 publication Critical patent/DE102020113389A1/de
Application granted granted Critical
Publication of DE102020113389B4 publication Critical patent/DE102020113389B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion, das Folgendes umfasst:Bonden eines zweiten Substrats an eine obere Oberfläche eines ersten Substrats,Durchführen eines ersten Kantentrimmschnitts entlang einer ersten Schleife und bis in einen ersten Umfangsabschnitt des zweiten Substrats hinein,Durchführen eines zweiten Kantentrimmschnitts entlang einer zweiten Schleife und bis in einen zweiten Umfangsabschnitt des zweiten Substrats und in das erste Substrat hinein undDurchführen eines dritten Kantentrimmschnitts entlang einer dritten Schleife und bis in einen dritten Umfangsabschnitt des ersten Substrats hinein.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • In vielen modernen Elektronikgeräten werden integrierte Schaltungen benutzt, die bei Prozessen in der Halbleiterbauelementfertigung auf Halbleiter-Wafern gebildet werden. Halbleiter-Wafer können zunehmend so gestapelt und aneinandergebunden werden, dass dreidimensionale integrierte Schaltungen (3D-IC) entstehen. 3D-IC besitzen gegenüber herkömmlichen zweidimensionalen integrierten Schaltungen (2D-IC) einige Vorteile, wie beispielsweise eine höhere Bestückungsdichte, mehr Schnelligkeit und einen geringeren Stromverbrauch.
    Stand der Technik zum Gegenstand der Erfindung ist beispielsweise zu finden in WO 2010/026007 A1 , US 2018/0226390 A1 und US 2019/0287788 A1 .
  • Die Erfindung sieht in Verfahren gemäß Anspruch 1, ein Verfahren gemäß Anspruch 12 und eine mehrdimensionale integrierte Chipkonstruktion gemäß Anspruch 18 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten nachvollziehen, wenn die nachfolgende ausführliche Beschreibung zusammen mit den beiliegenden Figuren studiert wird. Es sei angemerkt, dass diverse Merkmale der in der Branche üblichen Praxis entsprechend nicht maßstabsgerecht dargestellt sind. Die Maße für die diversen Merkmale können zum Zwecke der Veranschaulichung vielmehr beliebig vergrößert oder verringert sein.
    • 1A stellt eine Querschnittsansicht einiger Ausführungsformen einer mehrdimensionalen integrierten Chipkonstruktion dar, die einem mehrstufigen Kantentrimmprozess (Edge Trimming) unterzogen wurde.
    • 1B stellt eine Draufsicht auf einige Ausführungsformen der mehrdimensionalen integrierten Chipkonstruktion aus 1A dar.
    • 2A stellt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen einer mehrdimensionalen integrierten Chipkonstruktion dar, die einem mehrstufigen Kantentrimmprozess unterzogen wurde.
    • 2B stellt eine Draufsicht auf einige Ausführungsformen der mehrdimensionalen integrierten Chipkonstruktion aus 2A dar.
    • 3 stellt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen einer offenbarten mehrdimensionalen integrierten Chipkonstruktion dar.
    • 4A stellt eine Querschnittsansicht einiger zusätzlicher Ausführungsformen einer mehrdimensionalen integrierten Chipkonstruktion dar.
    • 4B stellt eine Querschnittsansicht einiger Ausführungsformen eines aus der mehrdimensionalen integrierten Chipkonstruktion aus 4A geschnittenen mehrdimensionalen integrierten Chip-Dies dar.
    • Die 5A bis 6C stellen Querschnittsansichten einiger Ausführungsformen von getrimmten Kanten einer offenbarten mehrdimensionalen integrierten Chipkonstruktion dar.
    • Die 7 bis 10 stellen einige Ausführungsformen eines Verfahrens zum Durchführen eines mehrstufigen Kantentrimmprozesses an einer mehrdimensionalen integrierten Chipkonstruktion dar.
    • Die 11A bis 11B stellen einige Ausführungsformen verschiedener Arten von Kantentrimmschritten dar.
    • 12 stellt eine Tabelle dar, die einige Ausführungsformen verschiedener Prozesse anführt, welche zum Umsetzen des in den 7 bis 10 dargestellten Verfahrens verwendet werden können.
    • Die 13 bis 37 stellen Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion dar.
    • 38 stellt ein Ablaufdiagramm für einige Ausführungsformen eines Verfahrens zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung bietet viele verschiedene Ausführungsformen oder Beispiele für das Umsetzen verschiedener Merkmale dieser Offenbarung. Nachfolgend werden zur Vereinfachung der vorliegenden Offenbarung bestimmte Beispiele für Komponenten und Anordnungen beschrieben. Dabei handelt es sich natürlich lediglich um Beispiele, die keine Einschränkung darstellen sollen. In der nachfolgenden Beschreibung können zum Ausbilden eines ersten Merkmals auf oder an einem zweiten Merkmal beispielsweise Ausführungsformen gehören, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, sowie Ausführungsformen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale ausgebildet sein können, so dass sich das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt befinden. Zusätzlich dazu können sich bei der vorliegenden Offenbarung Bezugszahlen und/oder Bezugszeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Vereinfachung und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen vor.
  • Begriffe mit räumlichem Bezug, wie „unterhalb“, „unter“, „untere/r“, „oberhalb“, „über“, „obere/r“ und dergleichen können hier ferner zwecks Vereinfachung der Beschreibung zum Beschreiben der Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen verwendet werden, wie in den Figuren dargestellt ist. Die Begriffe mit räumlichem Bezug sollen zusätzlich zu der in den Figuren abgebildeten Ausrichtung andere Ausrichtungen des Bauelements im Gebrauch oder Betrieb mit erfassen. Die Vorrichtung kann anders (um 90 Grad gedreht oder in anderer Ausrichtung) ausgerichtet sein, und die hier verwendeten Deskriptoren mit räumlichem Bezug können ebenso dementsprechend interpretiert werden.
  • Bei der Halbleiterfertigung können auf einem Halbleiter-Wafer integrierte Schaltungen ausgebildet werden. Bei vielen modernen Anwendungen können Halbleiter-Wafer bei der Fertigung gedünnt werden, was zusätzliche Funktionen möglich macht. So kann zum Beispiel ein Halbleiter-Wafer bei der Fertigung einer dreidimensionalen integrierten Schaltung (3D-IC) gedünnt werden, um ein Ausbilden von Substratdurchkontaktierungen (TSV - Through Substrate Via) zu ermöglichen, die durch den Halbleiter-Wafer hindurch verlaufen und so vertikale Verbindungen zwischen dem Halbleiter-Wafer und einem benachbarten Halbleiter-Wafer in einem 3D-IC-Stapel ermöglichen.
  • Wenn jedoch eine Dicke eines Halbleiter-Wafers auf sehr geringe Maße reduziert wird (z.B. maximal etwa 50 µm), dann wird der Halbleiter-Wafer sehr biegsam. Zur Vermeidung einer Beschädigung eines gedünnten Halbleiter-Wafers kann dieser vor dem Dünnungsprozess an einen Halte-Wafer (z.B. einen Träger-Wafer) gebondet werden. Die Außenfläche eines Halbleiter-Wafers weist in der Regel im Querschnitt des Halbleiter-Wafers betrachtet eine abgerundete Form auf, wodurch an einem Rand der Wafer entlang Zwischenräume zwischen dem Halbleiter-Wafer und dem Halte-Wafer entstehen. Aufgrund der abgerundeten Form führt ein Dünnungsprozess dazu, dass der Halbleiter-Wafer an einer Außenkante dünner wird, wodurch eine scharfe Außenkante von geringer mechanischer Festigkeit entsteht. Die scharfe Außenkante kann bei der nachfolgenden Bearbeitung zum Abplatzen und/oder Abblättern des Halbleiter-Wafers führen.
  • Zum Vermindern einer Beschädigung entlang einer Außenkante des Halbleiter-Wafers kann Kantentrimmen eingesetzt werden. Beim Kantentrimmen handelt es sich um einen Prozess, bei dem ein Blatt zum Entfernen von Material von einem Rand eines Halbleiter-Wafers verwendet wird, an dem ein unvollständiges Bonden erfolgt ist und/oder erfolgen wird. Durch Entfernen von Material vom Rand des Halbleiter-Wafers lässt sich das Bilden einer scharfen Außenkante beim Dünnen vermeiden, wodurch sich eine Beschädigung entlang einer Kante eines gedünnten Halbleiter-Wafers (z.B. Abplatzen und/oder Abblättern des Wafers) vermindern lässt.
  • Ein Verfahren zum Durchführen eines Kantentrimmprozesses an einer 3D-IC kann im Bilden eines Halbleiter-Wafer-Stapels, der mehrere Halbleiter-Wafer umfasst, im Schleifen einer oberen Oberfläche des Halbleiter-Wafer-Stapels und im nachfolgenden Trimmen einer Kante des Halbleiter-Wafer-Stapels mit einem einzigen, kontinuierlichen Kantentrimmschnitt bestehen. Es versteht sich jedoch, dass ein solcher Kantentrimmprozess den Halbleiter-Wafer-Stapel Belastungen aussetzt, durch die er beschädigt werden kann. So kann zum Beispiel eine Seite eines bei einem Kantentrimmprozess verwendeten Blatts an einer Seite einer gestapelten Wafer-Konstruktion reiben und zu einer Scherbelastung führen, die ein Ablösen von Dielektrikumschichten innerhalb von Zwischenlagendielektrikumschichten (ILD-Schichten, ILD = Inter-Level Dielectric) der gestapelten Wafer-Konstruktion verursacht. Ähnlich können sich entlang einer unter dem Blatt liegenden Oberfläche eines Wafers Bruchstücke aus dem Kantentrimmprozess ansammeln. Wenn das Blatt auf die Bruchstücke drückt, übt es eine Kraft auf die Oberfläche aus, die zu Rissen im Wafer führen kann.
  • Ausführungsformen der vorliegenden Offenbarung betreffen ein Verfahren zum Durchführen eines mehrstufigen Kantentrimmprozesses für eine mehrdimensionale integrierte Chipkonstruktion, das eine Beschädigung der mehrdimensionalen integrierten Chipkonstruktion auf ein Minimum beschränkt. Durch den mehrstufigen Kantentrimmprozess reduziert sich die Belastung und somit die Beschädigung der mehrdimensionalen integrierten Chipkonstruktion im Kantentrimmprozess. Bei manchen Ausführungsformen kann das Verfahren durch Bonden eines zweiten Wafers auf einen ersten Wafer durchgeführt werden. Ein erster Kantentrimmschnitt erfolgt entlang einer Außenkante des zweiten Wafers. Ein zweiter Kantentrimmschnitt erfolgt entlang von Kanten des ersten und des zweiten Wafers, gefolgt von einem dritten Kantentrimmschnitt entlang von Kanten des ersten Wafers. Der erste, der zweite oder der dritte Kantentrimmschnitt können unter Verwendung verschiedener Arten von Kantentrimmschnitt durchgeführt werden, die so konfiguriert sind, dass sie die Belastung der mehrdimensionalen integrierten Chipkonstruktion vermindern. Somit kann der offenbarte mehrstufige Kantentrimmprozess eine Beschädigung einer mehrdimensionalen integrierten Chipkonstruktion vermindern.
  • 1A stellt eine Querschnittsansicht einiger Ausführungsformen einer mehrdimensionalen integrierten Chipkonstruktion 100 dar, die einem mehrstufigen Kantentrimmprozess unterzogen wurde.
  • Die mehrdimensionale integrierte Chipkonstruktion 100 umfasst mehrere Substrate 101 bis 105, die aufeinandergestapelt und aneinander gebondet sind. Bei manchen Ausführungsformen können die mehreren Substrate 101 bis 105 ein erstes Substrat 101, ein zweites Substrat 102, ein drittes Substrat 103, ein viertes Substrat 104 und ein fünftes Substrat 105 umfassen. Bei anderen Ausführungsformen kann eine andere Anzahl Substrate, wie zwei, drei, vier, sechs oder eine beliebige andere geeignete Anzahl Substrate, gestapelt und gebondet werden. Bei manchen Ausführungsformen können die mehreren Substrate 101 bis 105 jeweils einen Halbleiter-Wafer (z.B. das erste Substrat 101 einen ersten Halbleiter-Wafer, das zweite Substrat 102 einen zweiten Halbleiter-Wafer usw.) umfassen. Bei manchen Ausführungsformen können eines oder mehrere der mehreren Substrate 101 bis 105 ferner eine Interconnect-Struktur aufweisen. Bei manchen Ausführungsformen können benachbarte der mehreren Substrate 101 bis 105 entlang von (nicht beschrifteten) Bondflächenbereichen aneinander gebondet werden.
  • Die mehrdimensionale integrierte Chipkonstruktion 100 umfasst mehrere Oberflächen, die mehrere verschiedene Schnittbereiche 110, 115 und 120 definieren (d.h. Bereiche, in denen bei einem mehrstufigen Kantenschnittprozess ein Schnitt erfolgt ist, durch den ein Teil der mehrdimensionalen integrierten Chipkonstruktion 100 entfernt wurde). Die mehrdimensionale integrierte Chipkonstruktion 100 kann bei manchen Ausführungsformen zum Beispiel einen ersten Schnittbereich 110, einen zweiten Schnittbereich 115 und einen dritten Schnittbereich 120 aufweisen. Der erste Schnittbereich 110 ist durch eine erste obere Oberfläche 112 und eine zweite Außenkante 113 der mehrdimensionalen integrierten Chipkonstruktion 100 definiert. Bei manchen Ausführungsformen kann die erste obere Oberfläche 112 zwischen einer ersten Außenkante 111 und der zweiten Außenkante 113 verlaufen. Der zweite Schnittbereich 115 ist durch eine zweite obere Oberfläche 116 und eine dritte Außenkante 117 der mehrdimensionalen integrierten Chipkonstruktion 100 definiert. Der dritte Schnittbereich 120 ist durch eine dritte obere Oberfläche 122 und eine vierte Außenkante 123 definiert. Bei manchen Ausführungsformen kann die vierte Außenkante 123 zwischen der dritten oberen Oberfläche 122 und einer vierten oberen Oberfläche 124 verlaufen. Bei manchen Ausführungsformen handelt es sich bei der ersten oberen Oberfläche 112 um eine unterste obere Oberfläche der mehrdimensionalen integrierten Chipkonstruktion 100 und bei der vierten oberen Oberfläche 124 um eine oberste obere Oberfläche der mehrdimensionalen integrierten Chipkonstruktion 100. Bei manchen Ausführungsformen handelt es sich bei der vierten oberen Oberfläche 124 um eine im Wesentlichen planare Oberfläche.
  • Bei manchen Ausführungsformen ist ein erster äußerster Umfang der ersten oberen Oberfläche 112 größer als ein zweiter äußerster Umfang der zweiten oberen Oberfläche 116. Bei manchen Ausführungsformen ist ein dritter äußerster Umfang der dritten oberen Oberfläche 122 geringer als der zweite äußerste Umfang der zweiten oberen Oberfläche 116. Bei manchen Ausführungsformen kann das erste Substrat 101 ferner eine oberste Oberfläche mit einem äußersten Umfang aufweisen, der geringer ist als der zweite äußerste Umfang und dem dritten äußersten Umfang in etwa entspricht.
  • Bei manchen Ausführungsformen können die verschiedenen Schnittbereiche 110, 115 und 120 mithilfe der gleichen Art von Kantentrimmschnitt gebildet werden. Bei anderen Ausführungsformen können zum Bilden der verschiedenen Schnittbereiche 110, 115 und 120 verschiedene Kantentrimmschnittarten verwendet werden. Bei solchen Ausführungsformen können die verschiedenen Kantentrimmschnittarten die mehrdimensionale integrierte Chipkonstruktion 100 unterschiedlichen Belastungen aussetzen, so dass durch Verwendung unterschiedlicher Kantentrimmschnitte zum Bilden der verschiedenen Schnittbereiche 110, 115 und 120 eine unerwünschte Belastung der mehrdimensionalen integrierten Chipkonstruktion 100 reduziert und eine Beschädigung vermindert werden kann, die ein Kantentrimmprozess an der mehrdimensionalen integrierten Chipkonstruktion 100 verursacht.
  • Bei manchen Ausführungsformen kann der erste Schnittbereich 110 zum Beispiel mithilfe einer ersten Art von Kantentrimmschnitt gebildet werden, bei der ein Druck an der ersten oberen Oberfläche 112 reduziert ist. Durch Reduzieren eines Drucks an der ersten oberen Oberfläche 112 sich die Rissbildung im ersten Substrat 101 vermindern lässt. Bei manchen Ausführungsformen kann der zweite Schnittbereich 115 mithilfe einer zweiten Art Kantentrimmschnitt gebildet werden, die eine Scherbelastung an der dritten Außenkante 117 reduziert. Durch Reduzieren einer Scherbelastung an der dritten Außenkante 117 lässt sich ein Ablösen von Dielektrikumschichten in der mehrdimensionalen integrierten Chipkonstruktion 100 vermindern. Bei manchen Ausführungsformen kann der dritte Schnittbereich 120 mithilfe einer ersten Art von Kantentrimmschnitt gebildet werden, bei der ein Druck an der vierten oberen Oberfläche 124 reduziert ist. Durch Reduzieren eines Drucks an der vierten oberen Oberfläche 124 lässt sich die Rissbildung im fünften Substrat 105 vermindern.
  • Bei manchen Ausführungsformen können die verschiedenen Arten von Kantentrimmschnitten einen „Gegenlaufschnitt“ (d.h. einen Kantentrimmschnitt, bei dem ein rotierendes Blatt mit einem rotierenden Substrat in Kontakt gebracht wird und sich das rotierende Blatt so um eine Achse dreht, dass es sich zwischen der Achse und dem Substrat in der gleichen Richtung bewegt wie das Substrat) und einen „Gleichlaufschnitt“ (d.h. einen Kantentrimmschnitt, bei dem ein rotierendes Blatt mit einem rotierenden Substrat in Kontakt gebracht wird und sich das rotierende Blatt so um eine Achse dreht, dass es sich zwischen der Achse und dem Substrat in einer dem Substrat entgegengesetzten Richtung bewegt) umfassen.
  • 1B zeigt eine Draufsicht auf die mehrdimensionale integrierte Chipkonstruktion 100 aus 1A gemäß einigen Ausführungsformen. Bei manchen Ausführungsformen verläuft die Querschnittsansicht der mehrdimensionalen integrierten Chipkonstruktion 100 entlang der Linie A-A'.
  • Bei manchen Ausführungsformen umgibt die erste Außenkante 111 die zweite Außenkante 113, die dritte Außenkante 117 und die vierte Außenkante 123. Bei manchen Ausführungsformen handelt es sich bei den mehreren Substraten 101 bis 105 um kreisrunde Wafer. Bei manchen Ausführungsformen weisen die mehreren Substrate 101 bis 105 konzentrische Wafer auf. Bei manchen Ausführungsformen sind die bereits erwähnten Außenkanten kreisrund, wobei die erste Außenkante 111 einen größeren Radius aufweist als die zweite Außenkante 113, die zweite Außenkante 113 einen größeren Radius aufweist als die dritte Außenkante 117 und die dritte Außenkante 117 einen größeren Radius aufweist als die vierte Außenkante 123.
  • 2A zeigt eine Querschnittsansicht einer mehrdimensionalen integrierten Chipkonstruktion 200 gemäß einigen Ausführungsformen.
  • Bei der in 2A dargestellten Ausführungsform handelt es sich bei der dritten oberen Oberfläche 122 um die oberste Oberfläche der mehrdimensionalen integrierten Chipkonstruktion 200. Da die dritte obere Oberfläche 122 die oberste Oberfläche der mehrdimensionalen integrierten Chipkonstruktion 200 ist, weist die mehrdimensionale integrierte Chipkonstruktion 200 zwei Schnittbereiche auf. Bei manchen Ausführungsformen ist die dritte obere Oberfläche 122 im Wesentlichen planar und verläuft zwischen äußersten Seitenwänden des fünften Substrats 105.
  • 2B zeigt eine Draufsicht auf die mehrdimensionale integrierte Chipkonstruktion 200 aus 2A gemäß einigen Ausführungsformen. Bei manchen Ausführungsformen verläuft die Querschnittsansicht der mehrdimensionalen integrierten Chipkonstruktion 200 aus 2A entlang der Linie B-B'. Wie oben in Bezug auf 2A erläutert ist, weist die mehrdimensionale integrierte Chipkonstruktion 200 drei obere Oberflächen und zwei Schnittbereiche auf.
  • 3 zeigt eine Querschnittsansicht von einigen zusätzlichen Ausführungsformen einer mehrdimensionalen integrierten Chipkonstruktion 300.
  • Die mehrdimensionale integrierte Chipkonstruktion 300 umfasst mehrere Substrate 101 bis 105. Bei manchen Ausführungsformen weisen eines oder mehrere der mehreren Substrate 101 bis 105 jeweils ein Halbleitersubstrat und ein darüberliegendes Interconnect-Gebiet auf. So kann zum Beispiel ein erstes Substrat 101 ein erstes Halbleitersubstrat 101a und eine erste Interconnect-Struktur 101b aufweisen. Die Halbleitersubstrate können ein Halbleitermaterial wie Silizium, Germanium oder dergleichen umfassen. Die Interconnect-Struktur kann mehrere leitfähige Interconnect-Schichten umfassen, die in einer Dielektrikumstruktur mit gestapelten Zwischenlagendielektrikumschichten (ILD-Schichten) angeordnet sind.
  • Die mehreren Substrate 101 bis 105 definieren eine erste Außenkante 111, eine zweite Außenkante 113, eine dritte Außenkante 117 und eine vierte Außenkante 123. Bei manchen Ausführungsformen erstreckt sich eine erste Breite 301 zwischen der ersten Außenkante 111 und der zweiten Außenkante 113, eine zweite Breite 302 zwischen der zweiten Außenkante 113 und der dritten Außenkante 117 und eine dritte Breite 303 zwischen der dritten Außenkante 117 und der vierten Außenkante 123. Bei manchen Ausführungsformen beträgt die erste Breite 301, die zweite Breite 302 und die dritte Breite 303 mindestens 10 Mikrometer. Durch eine Breite von mindestens 10 Mikrometern wird eine Beschädigung durch einen Kantentrimmprozess vermieden, der zum Bilden des ersten Schnittbereichs 110, des zweiten Schnittbereichs 115 und des dritten Schnittbereichs 120 eingesetzt wird. Bei anderen Ausführungsformen kann die erste Breite 301, die zweite Breite 302 und die dritte Breite 303 etwa 10 Mikrometer bis etwa 250 Mikrometer, etwa 10 Mikrometer bis etwa 500 Mikrometern oder andere geeignete Werte betragen. Bei manchen Ausführungsformen kann die erste Breite 301 größer sein als die zweite Breite 302 und die dritte Breite 303. Bei manchen Ausführungsformen kann die erste Breite 301 entlang einer abgefasten Kante des ersten Substrats 101 um eine Distanz von etwa 3 Millimetern, etwa 5 Millimetern oder einen anderen geeigneten Wert von einer vertikalen Linie 101b zurückgesetzt sein.
  • Bei manchen Ausführungsformen kann der dritte Schnittbereich 120 eine Höhe aufweisen, die das 0,5- bis 20-fache der ersten Breite 301 beträgt. Bei manchen Ausführungsformen kann der zweite Schnittbereich 120 eine Höhe aufweisen, die das 2- bis 30-fache der zweiten Breite 302 beträgt. Bei manchen Ausführungsformen kann der dritte Schnittbereich 120 eine Höhe aufweisen, die das 0,05- bis 50-fache der Breite beträgt.
  • Bei manchen Ausführungsformen erstreckt sich eine erste Tiefe 311 zwischen der ersten oberen Oberfläche 112 und der zweiten oberen Oberfläche 116, eine zweite Tiefe 312 zwischen der zweiten oberen Oberfläche 116 und der dritten oberen Oberfläche 122 und eine dritte Tiefe 313 zwischen der dritten oberen Oberfläche 122 und der vierten oberen Oberfläche 124. Bei manchen Ausführungsformen ist die erste Tiefe 311 geringer als eine Distanz zwischen der zweiten oberen Oberfläche 116 und einer untersten Oberfläche eines ersten Substrats 101, die zweite Tiefe 312 größer als eine Distanz zwischen der dritten oberen Oberfläche 122 und einer obersten Oberfläche des ersten Substrats 101 (d.h. größer als eine Tiefe einer Bondfläche zwischen den mehreren Substraten 101 bis 105 (nicht beschriftet)) und die dritte Tiefe 313 geringer als eine Gesamtdicke des fünften Substrats 105. Bei Ausführungsformen, wo die mehrdimensionale integrierte Chipkonstruktion 300 die vierte obere Oberfläche 124 aufweist, beträgt die dritte Tiefe 313 nicht null. Es versteht sich jedoch, dass die dritte Tiefe 313 bei manchen Ausführungsformen (z.B. der in 2A und 2B dargestellten mehrdimensionalen integrierten Chipkonstruktion 200) etwa null betragen kann.
  • Bei manchen Ausführungsformen erstreckt sich die zweite Außenkante 113 vertikal von unterhalb der ersten Interconnect-Struktur 101b bis in das erste Halbleitersubstrat 101a. Da die zweite Außenkante 113 vertikal von unterhalb der ersten Interconnect-Struktur 101b bis in das erste Halbleitersubstrat 101a verläuft, kann sie mithilfe eines ersten Kantentrimmschnitts mit relativ hoher Scherbelastung und geringem Druck gebildet werden (da das zum Bilden der zweiten Außenkante 113 benutzte Blatt das dielektrische Material einer Interconnect-Struktur nicht berühren darf).
  • Bei manchen Ausführungsformen erstreckt sich die dritte Außenkante 117 vertikal von unterhalb der ersten Interconnect-Struktur 101b bis über eine fünfte Interconnect-Struktur 105b des fünften Halbleitersubstrats 105. Da die dritte Außenkante 117 vertikal von unterhalb der ersten Interconnect-Struktur 101b bis in das erste Halbleitersubstrat 101a verläuft, kann zum Bilden der dritten Außenkante 117 ein zweiter Kantentrimmschnitt mit relativ geringer Scherbelastung (z.B. geringer als bei dem ersten Kantentrimmschnitt) und hohem Druck (z.B höher als bei dem ersten Kantentrimmschnitt) eingesetzt werden. Durch die relativ geringe Scherbelastung wird eine Beschädigung (z.B. Ablösen) des dielektrischen Materials von Interconnect-Strukturen der mehreren Substrate 101 bis 105 reduziert.
  • Bei manchen Ausführungsformen erstreckt sich die vierte Außenkante 123 vertikal von einer Oberseite des fünften Substrats 105 bis oberhalb der fünften Interconnect-Struktur 105a. Da die vierte Außenkante 123 vertikal von einer Oberseite des fünften Substrats 105 bis oberhalb der fünften Interconnect-Struktur 105a verläuft, kann sie unter Einsatz eines dritten Kantentrimmschnitts mit relativ geringem Druck (z.B. geringer als bei dem zweiten Kantentrimmschnitt) und hohem Druck (z.B höher als bei dem zweiten Kantentrimmschnitt) gebildet werden.
  • 4A zeigt eine detaillierte Querschnittsansicht von einigen Ausführungsformen einer mehrdimensionalen integrierten Chipkonstruktion 400.
  • Die mehrdimensionale integrierte Chipkonstruktion 400 umfasst mehrere Lagen 402a bis 402e. Die mehreren Lagen 402a bis 402e umfassen jeweils ein Halbleitersubstrat 404. Bei manchen Ausführungsformen kann das Halbleitersubstrat 404 einen Halbleiter-Wafer umfassen. In mehreren separaten Die-Bereichen des Halbleitersubstrats 404, die jeweils einem integrierten Chip-Die in dem Halbleiter-Wafer entsprechen, können mehrere Transistorbauelemente 406 angeordnet sein. Eine oder mehrere der mehreren Lagen 402a bis 402e können ferner eine Interconnect-Struktur 408 umfassen, die auf dem Halbleitersubstrat 404 angeordnet ist. Die Interconnect-Struktur 408 weist mehrere leitfähige Interconnect-Schichten 410 auf, die in einer Dielektrikumstruktur mit einer oder mehreren gestapelten Zwischenlagendielektrikumschichten angeordnet sind. Die mehreren leitfähigen Interconnect-Schichten 410 sind elektrisch mit den mehreren Transistorbauelementen 406 gekoppelt. Bei manchen Ausführungsformen können die mehreren leitfähigen Interconnect-Schichten 410 leitfähige Kontakte, Interconnect-Leitungen und/oder Interconnect-Durchkontaktierungen aufweisen. Bei manchen Ausführungsformen können die mehreren leitfähigen Interconnect-Schichten 410 Kupfer, Wolfram, Aluminium und/oder dergleichen umfassen.
  • Bei manchen Ausführungsformen können die mehreren Lagen 402a bis 402e über einen Hybridbondbereich 412 aneinander gebondet sein. Bei solchen Ausführungsformen umfasst der Hybridbondbereich 412 mehrere erste leitfähige Bondmerkmale 414a, die in einer ersten Dielektrikumschicht 416a angeordnet sind, und mehrere zweite leitfähige Bondmerkmale 414b, die in einer zweiten Dielektrikumschicht 416b angeordnet sind. Bei manchen Ausführungsformen können die mehreren ersten leitfähigen Bondmerkmale 414a und die mehreren zweiten leitfähigen Bondmerkmale 414b Kupfer, Aluminium oder dergleichen umfassen. Bei manchen Ausführungsformen können die erste Dielektrikumschicht 416a und die zweite Dielektrikumschicht 416b ein Oxid, ein Nitrid oder dergleichen umfassen. In dem Hybridbondbereich 412 kontaktieren die mehreren ersten leitfähigen Bondmerkmale 414a die mehreren zweiten leitfähigen Bondmerkmale 414b entlang einer ersten Grenzfläche, und die erste Dielektrikumschicht 416a kontaktiert die zweite Dielektrikumschicht 416b entlang einer zweiten Grenzfläche.
  • Bei manchen Ausführungsformen können Substratdurchkontaktierungen (TSV) 418 durch das Halbleitersubstrat 404 einer oder mehrerer der mehreren Lagen 402a bis 402e hindurch verlaufen. Die TSV 418 sind so konfiguriert, dass sie für eine elektrische Verbindung zwischen Interconnect-Strukturen der mehreren Lagen 402a bis 402e sorgen.
  • Bei manchen Ausführungsformen wird eine Passivierungsstruktur 420 mit einer oder mehreren Passivierungsschichten 420a bis 420b auf einer obersten der mehreren Lagen 402a bis 402e angeordnet. Bei manchen Ausführungsformen können eine oder mehrere Umverdrahtungsschichten 422 in der Passivierungsstruktur 420 angeordnet sein. Die eine oder die mehreren Umverdrahtungsschichten 422 können so konfiguriert sein, dass sie die mehreren IC-Dies 402a bis 4020 elektrisch mit einem Bond-Pad 424 koppeln, das an oder auf der Passivierungsstruktur 420 angeordnet ist. Bei manchen Ausführungsformen wird ein Lötpunkt 426 auf dem Bond-Pad 424 angeordnet.
  • Bei manchen Ausführungsformen können beliebige der mehreren Lagen 402a bis 402e ein CMOS-Bauelement (CMOS - Complementary Metal-Oxide-Semiconductor), einen CMOS-Bildsensor (CIS - CMOS Image Sensor), ein DRAM-Bauelement (DRAM - Dynamic Random Access Memory), eine anwendungsspezifische integrierte Schaltung (ASIC - Application-Specific Integrated Circuit), ein Mikrosystem (MEMS - Microelectromechanical System), Hochfrequenzschaltungen (HF-Schaltungen), analoge Schaltungen, eine Mikroprozessoreinheit (MPU - Microprocessor Unit) oder ein beliebiges anderes geeignetes Bauelement oder beliebige andere geeignete Schaltungen umfassen.
  • 4B stellt eine detaillierte Querschnittsansicht einiger Ausführungsformen eines aus der in 4A dargestellten mehrdimensionalen integrierten Chipkonstruktion 400 geschnittenen mehrdimensionalen integrierten Chip-Die 428 dar.
  • Bei manchen Ausführungsformen umfasst der mehrdimensionale integrierte Chip-Die 428 mehrere aufeinandergestapelte integrierte Chip-Dies (IC-Dies) 430a bis 430e. Die mehreren IC-Dies 430a bis 430e umfassen jeweils eine Interconnect-Struktur 408, die auf einem Halbleitersubstrat 404 angeordnet ist. Die mehreren IC-Dies 430a bis 430e werden über einen Hybridbondbereich 412 an einen benachbarten Die gebondet. Die äußersten Seitenwände der mehreren IC-Dies 430a bis 430e und der Hybridbondbereich 412 sind im Wesentlichen entlang einer Linie ausgerichtet, die senkrecht zu einer obersten Oberfläche eines ersten IC-Die 430a verläuft.
  • Bei manchen Ausführungsformen kann der oberste Die 430e des mehrdimensionalen integrierten Chip-Die 428 ein Halbleitersubstrat 404e mit Oberflächen aufweisen, die an einer äußersten Seitenwand des Halbleitersubstrats 404e eine Einkerbung 432 definieren. Bei manchen Ausführungsformen ist eine gegenüberliegende äußerste Seitenwand des Halbleitersubstrats 404e im Wesentlichen gerade (weist z.B. keine Einkerbung auf), so dass eine weiter unten liegende Oberfläche des Halbleitersubstrats 404e, die zu dem IC-Die 430d weist, breiter ist als eine obere Oberfläche des Halbleitersubstrats 406e, die von dem IC-Die 430d weg weist.
  • Die 5A bis 5C und 6A bis 6C stellen einige Ausführungsformen von Querschnittsansichten getrimmter Kanten der mehrdimensionalen integrierten Chipkonstruktion dar.
  • Bei manchen Ausführungsformen, die in den 5A und 6A gezeigt sind, können der zweite Schnittbereich 115 und der dritte Schnittbereich 120 durch im Wesentlichen gerade Kanten definiert sein, die an einer Stelle aufeinandertreffen. Bei anderen Ausführungsformen, die in den 5B und 6B gezeigt sind, kann sowohl der zweite Schnittbereich 115 als auch der dritte Schnittbereich 120 durch eine abgerundete Kante definiert sein. Die abgerundeten Kanten des ersten Substrats 101 und des zweiten Substrats 105 können mit horizontalen Oberflächen des ersten Substrats 101 und des zweiten Substrats 105 verbunden sein. Bei manchen Ausführungsformen kann eine Breite der horizontalen Oberfläche und einer entsprechenden abgerundeten Kante insgesamt mindestens etwa 10 Mikrometer betragen. Dadurch, dass die Breite mehr als etwa 10 Mikrometer beträgt, lässt sich eine Beschädigung (z.B. Abplatzen) des ersten Substrats 101 und des zweiten Substrats 102 reduzieren.
  • Bei noch anderen Ausführungsformen, die in den 5C und 6C gezeigt sind, kann sowohl der zweite Schnittbereich 115 als auch der dritte Schnittbereich 120 durch mehrere abgerundete Kanten definiert sein. Die abgerundeten Kanten des ersten Substrats 101 und des zweiten Substrats 105 können mit gegenüberliegenden Enden horizontaler Oberflächen des ersten Substrats 101 und des zweiten Substrats 105 verbunden sein. Bei manchen Ausführungsformen kann eine Breite der horizontalen Oberfläche und entsprechender abgerundeter Kanten auf gegenüberliegenden Seiten der horizontalen Oberfläche insgesamt mindestens etwa 10 Mikrometer betragen. Dadurch, dass die Breite mehr als etwa 10 Mikrometer beträgt, lässt sich eine Beschädigung (z.B. Abplatzen) des ersten Substrats 101 und des zweiten Substrats 102 reduzieren. Bei noch anderen (nicht gezeigten) Ausführungsformen können der zweite Schnittbereich 115 und der dritte Schnittbereich 120 durch andere Formen definiert sein.
  • Die 7 bis 10 stellen Querschnittsansichten 700 bis 1000 einiger Ausführungsformen eines Verfahrens zum Durchführen eines mehrstufigen Kantentrimmprozesses an einer mehrdimensionalen integrierten Chipkonstruktion dar. Die 7 bis 10 werden zwar im Hinblick auf ein Verfahren beschrieben, es versteht sich jedoch, dass die in den 7 bis 10 offenbarten Strukturen nicht auf ein solches Verfahren beschränkt sind, sondern unabhängig von dem Verfahren als Strukturen bestehen können.
  • Wie in der Querschnittsansicht 700 in 7 gezeigt ist, wird eine mehrdimensionale integrierte Chipkonstruktion 702 gebildet. Die mehrdimensionale integrierte Chipkonstruktion 702 kann durch Aneinanderbonden mehrerer Substrate 101 bis 102 in einer Stapelkonfiguration gebildet werden. Bei manchen Ausführungsformen kann die mehrdimensionale integrierte Chipkonstruktion 702 ein erstes Substrat 101 umfassen, das an einer Bondfläche 704 an ein zweites Substrat 102 gebondet ist. Bei manchen Ausführungsformen kann die Bondfläche 704 eine Hybridbondfläche umfassen, bei der die mehreren ersten leitfähigen Bondmerkmale die mehreren zweiten leitfähigen Bondmerkmale entlang einer ersten Grenzfläche kontaktieren und eine erste Dielektrikumschicht eine zweite Dielektrikumschicht entlang einer zweiten Grenzfläche kontaktiert. Bei anderen Ausführungsformen kann die Bondfläche 704 eine Dielektrikumbondfläche umfassen, bei der eine erste Dielektrikumschicht eine zweite Dielektrikumschicht kontaktiert.
  • Wie in der Querschnittsansicht 800 in 8A gezeigt ist, wird ein erster Kantentrimmschnitt bis auf eine dritte Tiefe 313 in einem Umfangsabschnitt des zweiten Substrats 102 durchgeführt. Der erste Kantentrimmschnitt entfernt Teile des zweiten Substrats 102 und definiert so einen ersten Zwischenschnittbereich 802, der in dem zweiten Substrat 102 verläuft. Bei manchen Ausführungsformen wird der erste Zwischenschnittbereich 802 durch eine ausgesparte Oberfläche definiert, die über eine innenliegende Seitenwand des zweiten Substrats 102 mit einer oberen Oberfläche verbunden ist. Bei manchen Ausführungsformen (in 8A gezeigt) kann der erste Kantentrimmschnitt von einem Umfang des zweiten Substrats 102 getrennt sein. Bei anderen Ausführungsformen (in 8B gezeigt) kann der erste Kantentrimmschnitt an einem Umfang des zweiten Substrats 102 entlang verlaufen.
  • Bei manchen Ausführungsformen kann der erste Kantentrimmschnitt durch Inkontaktbringen eines ersten Blatts 804a mit dem zweiten Substrat 102 in einer geschlossenen Schleife erfolgen. Das erste Blatt 804a weist Schleifelemente 806 (z.B. Diamantkorn) auf, die an einen Kern 808 von kreisrundem Querschnitt gebondet sind. Der Kern 808 ist so konfiguriert, dass er um eine erste Achse 810 rotiert, während die Schleifelemente 806 mit dem zweiten Substrat 102 in Kontakt gebracht werden.
  • 8B stellt eine dreidimensionale Ansicht 812 des ersten Kantentrimmschnitts dar. Wie in der dreidimensionalen Ansicht 812 gezeigt ist, kann sich das erste Blatt 804a in einer ersten Umfangsrichtung 814 oder einer der ersten Umfangsrichtung 814 entgegengesetzten zweiten Umfangsrichtung 816 um die erste Achse 810 drehen, während die mehrdimensionale integrierte Chipkonstruktion 702 in einer dritten Umfangsrichtung 820 oder einer der dritten Umfangsrichtung 820 entgegengesetzten vierten Umfangsrichtung 822 um eine zweite Achse 818 rotiert. Bei manchen Ausführungsformen kann das Verfahren das Schneiden der mehrdimensionalen integrierten Chipkonstruktion 702 in einer um einen Umfang der mehrdimensionalen integrierten Chipkonstruktion 702 verlaufenden geschlossenen und kontinuierlichen Schleife umfassen.
  • Wie in der Querschnittsansicht 900 in 9 gezeigt ist, wird ein zweiter Kantentrimmschnitt bis auf die zweite Tiefe 312 in einem Umfangsabschnitt des ersten Substrats 101 und des zweiten Substrats 102 durchgeführt. Der zweite Kantentrimmschnitt definiert einen dritten Schnittbereich 120 und einen zweiten Schnittbereich 115, der sich in das erste Substrat 101 hinein erstreckt. Der dritte Schnittbereich 120 weist eine Tiefe auf, die geringer ist als eine Dicke des zweiten Substrats 102, so dass er von einer Seitenwand und einer unteren Oberfläche des zweiten Substrats 102 definiert wird. Bei manchen Ausführungsformen kann sich der dritte Schnittbereich 120 über etwa 40% bis etwa 60% des zweiten Substrats 102, etwa 25% bis etwa 85% des zweiten Substrats 102 oder andere geeignete Wertebereiche erstrecken. Bei manchen Ausführungsformen kann das zweite Substrat 102 zum Beispiel eine Dicke von etwa 20 Mikrometern bis etwa 100 Mikrometern aufweisen, während sich der dritte Schnittbereich 120 in dem zweiten Substrat 102 bis in eine Tiefe von etwa 5 Mikrometern bis etwa 75 Mikrometern erstrecken kann. Bei verschiedenen Ausführungsformen kann der dritte Schnittbereich 120 eine Breite von mehr als 10 Mikrometern, mehr als 100 Mikrometern oder anderen geeigneten Werten aufweisen.
  • Der zweite Schnittbereich 115 weist eine Tiefe auf, die über das zweite Substrat 102 hinausgeht, so dass er durch eine untere Oberfläche des ersten Substrats 101 und Seitenwände sowohl des ersten Substrats 101 als auch des zweiten Substrats 102 definiert wird. Bei manchen Ausführungsformen kann sich der zweite Schnittbereich 115 über etwa 15% bis etwa 45% des ersten Substrats 101, etwa 10% bis etwa 30% des ersten Substrats 101 oder andere geeignete Wertebereiche erstrecken. Bei verschiedenen Ausführungsformen kann der zweite Schnittbereich 115 eine Tiefe von etwa 30 Mikrometern bis etwa 250 Mikrometern, etwa 50 Mikrometern bis etwa 400 Mikrometern oder anderen geeigneten Werten aufweisen. Bei verschiedenen Ausführungsformen kann der zweite Schnittbereich 115 eine Breite von mehr als 10 Mikrometern, mehr als 100 Mikrometern oder anderen geeigneten Werten aufweisen.
  • Bei manchen Ausführungsformen kann der zweite Kantentrimmschnitt durch Inkontaktbringen eines zweiten Blatt 804b mit dem ersten Substrat 101 und dem zweiten Substrat 102 in einer geschlossenen Schleife erfolgen. Bei manchen Ausführungsformen kann es sich bei dem ersten Blatt 804a um das gleiche Blatt handeln wie bei dem zweiten Blatt 804b. Bei anderen Ausführungsformen können das erste Blatt 804a und das zweite Blatt 804b verschiedene Blätter umfassen. Bei manchen Ausführungsformen können das erste Blatt 804a und das zweite Blatt 804b eine unterschiedliche Breite aufweisen.
  • Wie in der Querschnittsansicht 1000 in 10 gezeigt ist, wird ein dritter Kantentrimmschnitt bis auf die erste Tiefe 311 in einem Umfangsabschnitt des ersten Substrats 101 durchgeführt. Mit dem dritten Kantentrimmschnitt werden an einem Umfang des ersten Substrats 101 entlang Teile des ersten Substrats 101 entfernt. Der dritte Kantentrimmschnitt definiert durch Entfernen von Teilen des ersten Substrats 101 einen ersten Schnittbereich 110. Der erste Schnittbereich 110 weist eine Tiefe auf, die nicht über das erste Substrat 102 hinausgeht, so dass er durch eine untere Oberfläche des ersten Substrats 101 und eine Seitenwand des ersten Substrats 101 definiert wird. Bei manchen Ausführungsformen kann sich der erste Schnittbereich 110 über etwa 40% bis etwa 60% des ersten Substrats 101, etwa 45% bis etwa 55% des ersten Substrats 101 oder andere geeignete Wertebereiche erstrecken. Bei verschiedenen Ausführungsformen kann der erste Schnittbereich 110 eine Tiefe von etwa 50 Mikrometern bis etwa 500 Mikrometern, etwa 150 Mikrometern bis etwa 350 Mikrometern oder anderen geeigneten Werten aufweisen. Bei verschiedenen Ausführungsformen kann der erste Schnittbereich 110 eine Breite aufweisen, die etwa 10 Mikrometer bis etwa 5 mm beträgt.
  • Bei manchen Ausführungsformen kann der dritte Kantentrimmschnitt durch Inkontaktbringen eines dritten Blatts 804c mit dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Bei manchen Ausführungsformen kann es sich bei dem dritten Blatt 804c um das gleiche Blatt handeln wie bei dem ersten Blatt 804a und/oder dem zweiten Blatt 804b. Bei anderen Ausführungsformen kann es sich bei dem dritten Blatt 804c um ein anderes Blatt handeln als bei dem ersten Blatt 804a und/oder dem zweiten Blatt 804b. Bei manchen Ausführungsformen kann das dritte Blatt 804c eine andere Breite aufweisen als das erste Blatt 804a und/oder das zweite Blatt 804b.
  • Es versteht sich, dass der erste, der zweite und der dritte Kantentrimmschnitt unterschiedliche Trimmprozessarten umfassen können, die verschiedene Teile der mehrdimensionalen integrierten Chipkonstruktion 702 unterschiedlichen Belastungen aussetzen. So kann der erste Kantentrimmschnitt bei manchen Ausführungsformen eine erste Trimmprozessart umfassen, die eine Seitenwand der mehrdimensionalen integrierten Chipkonstruktion 702 einer ersten Scherbelastung und darunterliegende Oberfläche einem ersten Druck aussetzt, während der zweite Kantentrimmschnitt eine zweite Trimmprozessart umfassen kann, die eine Seitenwand der mehrdimensionalen integrierten Chipkonstruktion 702 einer geringeren zweiten Scherbelastung und darunterliegende Oberflächen einem größeren zweiten Druck aussetzt. Dadurch, dass verschiedene Kantentrimmschnitte verschiedene Teile der mehrdimensionalen integrierten Chipkonstruktion 702 einer unterschiedlichen Belastung aussetzen, lässt sich eine Beschädigung der mehrdimensionalen integrierten Chipkonstruktion 702 vermindern.
  • Bei manchen Ausführungsformen können die verschiedenen Kantentrimmschnittarten einen „Gegenlaufschnitt“ und einen „Gleichlaufschnitt“ umfassen. 11A stellt eine Querschnittsansicht 1100 dar, die eine erste Kantentrimmschnittart mit einem „Gleichlaufschnitt“ zeigt. Bei dem Gleichlaufschnitt wird ein Blatt 804 in der ersten Umfangsrichtung 814 und ein Substrat 1102 in der dritten Umfangsrichtung 820 gedreht. Bei dem Gleichlaufschnitt wird ferner das sich drehende Blatt 804 so mit dem Substrat 1102 in Kontakt gebracht, dass sich das Blatt 804 und das Substrat 1102 an einer Kontaktstelle zwischen dem Blatt 804 und dem Substrat 1102 in die gleiche Richtung bewegen. Bei manchen Ausführungsformen wird ferner bei dem Gleichlaufschnitt eine Spritzdusche 1104 zum Wegspülen von Restpartikeln vom Substrat 1102 und dem Blatt 804 bei dem Kantentrimmschnitt benutzt. Bei dem Gleichlaufschnitt besteht eine geringere Scherbelastung und ein höherer Druck als bei dem Gegenlaufschnitt.
  • 11B stellt eine Querschnittsansicht dar, die die zweite Kantentrimmschnittart mit einem „Gegenlaufschnitt“ zeigt. Bei dem Gegenlaufschnitt wird das Blatt 804 in der ersten Umfangsrichtung 814 und das Substrat 1102 in der vierten Umfangsrichtung 822 gedreht. Bei dem Gegenlaufschnitt wird ferner das sich drehende Blatt 804 so mit dem sich drehenden Substrat 1102 in Kontakt gebracht, dass sich das Blatt 804 und das Substrat 1102 an einer Kontaktstelle zwischen dem Blatt 804 und dem Substrat 1102 in entgegengesetzter Richtung bewegen. Bei manchen Ausführungsformen wird ferner bei dem Gegenlaufschnitt eine Spritzdusche 1104 zum Wegspülen von Restpartikeln vom Substrat 1102 und dem Blatt 804 beim Trimmen benutzt. Bei dem Gegenlaufschnitt besteht eine höhere Scherbelastung und ein geringerer Druck als bei dem Gleichlaufschnitt.
  • 12 stellt eine Tabelle 1200 dar, die einige Ausführungsformen verschiedener mehrstufiger Kantentrimmprozesse A bis H anführt, welche zum Umsetzen des in den 7 bis 10 dargestellten Verfahrens verwendet werden können. Der mehrstufige Prozess F kann zum Beispiel das Durchführen eines Schnitts nach unten bei dem ersten Kantentrimmschnitt, eines Schnitts nach oben bei dem zweiten Kantentrimmschnitt und einen Gleichlaufschnitt bei dem dritten Kantentrimmschnitt umfassen. Bei dem in den 7 bis 10 dargestellten Verfahren können beliebige der mehrstufigen Prozesse A bis H benutzt werden.
  • Die 13 bis 37 stellen eine Reihe von Querschnittsansichten 1300 bis 3700 einiger Ausführungsformen eines Verfahrens zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion dar. Die 13 bis 37 werden zwar im Hinblick auf ein Verfahren beschrieben, es versteht sich jedoch, dass die in den 13 bis 37 offenbarten Strukturen nicht auf ein solches Verfahren beschränkt sind, sondern unabhängig von dem Verfahren als Strukturen bestehen können.
  • Wie in der Querschnittsansicht 1300 in 13 gezeigt ist, wird zum Entfernen von Material entlang des Außenumfangs eines ersten Substrats 101 ein erster Kantentrimmschnitt durchgeführt. Bei manchen Ausführungsformen kann der erste Kantentrimmschnitt durch Inkontaktbringen eines Blatts 804 mit dem ersten Substrat 101 in einer ersten geschlossenen Schleife erfolgen, die am Außenumfang des ersten Substrats 101 entlang verläuft. Bei verschiedenen Ausführungsformen kann der erste Kantentrimmschnitt eine erste Kantentrimmschnittart (z.B. einen Gegenlaufschnitt) oder eine zweite Kantentrimmschnittart (z.B. einen Gleichlaufschnitt) umfassen.
  • Wie in der Querschnittsansicht 1400 in 14 gezeigt ist, wird ein zweites Substrat 102 an das erste Substrat 101 gebondet. Bei verschiedenen Ausführungsformen kann das zweite Substrat 102 zum Bilden eines ersten Bondbereichs zwischen dem ersten Substrat 101 und dem zweiten Substrat 102 mithilfe eines Hybridbondprozesses oder eines Dielektrikumbondprozesses an das erste Substrat 101 gebondet werden.
  • Wie in der Querschnittsansicht 1500 in 15 gezeigt ist, wird zum Reduzieren der Dicke des zweiten Substrats 102 ein erster Schleifprozess daran durchgeführt. Bei manchen Ausführungsformen umfasst der erste Schleifprozess einen Grobschleifprozess, der so konfiguriert ist, dass eine Dicke des zweiten Substrats 102 von einer ersten auf eine zweite Dicke reduziert wird. Bei manchen Ausführungsformen kann die erste Dicke in einem ersten Wertebereich von etwa 595 µm bis etwa 950 µm, etwa 700 µm bis 800 µm, etwa 750 µm bis etwa 800 µm oder anderen geeigneten Werten liegen. Bei manchen Ausführungsformen kann die erste Dicke um etwa 575 µm bis etwa 750 µm, etwa 500 µm bis etwa 750 µm oder andere geeignete Werte reduziert werden. Bei manchen Ausführungsformen kann die zweite Dicke in einem zweiten Wertebereich von etwa 50 µm bis etwa 250 µm, etwa 100 µm bis etwa 200 µm oder anderen geeigneten Werten liegen. Bei manchen Ausführungsformen kann der erste Schleifprozess einen ersten mechanischen Schleifprozess umfassen, bei dem eine erste Oberflächenrauigkeit erzielt wird. Bei manchen Ausführungsformen kann der erste Schleifprozess das Inkontaktbringen einer Schleifscheibe 1502 mit einer Rückseite des zweiten Substrats 102 umfassen. Bei manchen Ausführungsformen kann die Schleifscheibe 1502 eine Vielzahl Schleifelemente 1504 aufweisen, die auf einer Grundfläche 1506 angeordnet sind. Bei manchen Ausführungsformen kann die Grundfläche 1506 bei Betrachtung von oben her eine ringförmige Konstruktion aufweisen.
  • Wie in der Querschnittsansicht 1600 in 16 gezeigt ist, wird ein zweiter Kantentrimmschnitt an einem Umfangsabschnitt des zweiten Substrats 102 durchgeführt. Bei manchen Ausführungsformen kann der zweite Kantentrimmschnitt durch Inkontaktbringen eines ersten Blatts 804a mit dem zweiten Substrat 102 in einer geschlossenen Schleife erfolgen. Der zweite Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 1700 in 17 gezeigt ist, wird ein dritter Kantentrimmschnitt an einem Umfangsabschnitt des zweiten Substrats 101 und einem Umfangsabschnitt des ersten Substrats 102 durchgeführt. Bei manchen Ausführungsformen kann der dritte Kantentrimmschnitt durch Inkontaktbringen eines zweiten Blatts 804b mit dem zweiten Substrat 102 und dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Der dritte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen. Bei manchen Ausführungsformen kann der zweite Kantentrimmschnitt von anderer Kantentrimmschnittart sein als der dritte Kantentrimmschnitt. Bei manchen Ausführungsformen kann es sich bei dem zweiten Kantentrimmschnitt zum Beispiel um einen Gegenlaufschnitt handeln, während es sich bei dem dritten Kantentrimmschnitt um einen Gleichlaufschnitt handeln kann. Bei anderen Ausführungsformen kann der zweite Kantentrimmschnitt von gleicher Kantentrimmschnittart sein wie der dritte Kantentrimmschnitt.
  • Wie in der Querschnittsansicht 1800 in 18 gezeigt ist, wird ein vierter Kantentrimmschnitt an einem Umfangsabschnitt des ersten Substrats 101 durchgeführt. Bei manchen Ausführungsformen kann der vierte Kantentrimmschnitt durch Inkontaktbringen eines dritten Blatts 804c mit dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Der vierte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen. Bei manchen Ausführungsformen kann der vierte Kantentrimmschnitt von anderer Kantentrimmschnittart sein als der dritte Kantentrimmschnitt. Bei manchen Ausführungsformen kann es sich bei dem vierten Kantentrimmschnitt zum Beispiel um einen Gegenlaufschnitt handeln, während es sich bei dem dritten Kantentrimmschnitt um einen Gleichlaufschnitt handeln kann. Bei anderen Ausführungsformen kann der vierte Kantentrimmschnitt von gleicher Kantentrimmschnittart sein wie der dritte Kantentrimmschnitt.
  • Wie in der Querschnittsansicht 1900 in 19 gezeigt ist, wird zum weiteren Reduzieren der Dicke des zweiten Substrats 102 und zum Glätten einer oberen Oberfläche (z.B. einer Rückseite) des zweiten Substrats 102 ein zweiter und ein dritter Schleifprozess daran durchgeführt. Bei manchen Ausführungsformen kann der zweite Schleifprozess einen Feinschleifprozess umfassen, der mit einer Schleifscheibe 1902 durchgeführt wird und so konfiguriert ist, dass eine Dicke des zweiten Substrats 102 von der zweiten auf eine dritte Dicke reduziert wird. Bei manchen Ausführungsformen kann der zweite Schleifprozess einen zweiten mechanischen Schleifprozess umfassen, bei dem eine zweite Oberflächenrauigkeit erzielt wird, die geringer ist als die erste. Bei manchen Ausführungsformen kann der dritte Schleifprozess einen chemisch-mechanischen Planarisierprozess (CMP-Prozess) umfassen, der so konfiguriert ist, dass eine Dicke des zweiten Substrats 102 von der zweiten auf eine dritte Dicke reduziert wird. Bei manchen Ausführungsformen kann die zweite Dicke um etwa 3 µm, etwa 5 µm bis etwa 10 µm oder andere geeignete Werte reduziert werden. Bei manchen Ausführungsformen kann die dritte Dicke in einem Wertebereich von etwa 3 µm bis etwa 10 µm, etwa 20 µm bis 40 µm, etwa 10 µm bis etwa 200 µm oder anderen geeigneten Werten liegen.
  • Wie in der Querschnittsansicht 2000 in 20 gezeigt ist, wird eine untere Oberfläche eines dritten Substrats 103 an die obere Oberfläche des zweiten Substrats 102 gebondet. Bei verschiedenen Ausführungsformen kann das dritte Substrat 103 zum Bilden eines zweiten Bondbereichs zwischen dem zweiten Substrat 102 und dem dritten Substrat 103 mithilfe eines Hybridbondprozesses oder eines Dielektrikumbondprozesses an das zweite Substrat 102 gebondet werden.
  • Wie in der Querschnittsansicht 2100 in 21 gezeigt ist, wird zum Reduzieren der Dicke des dritten Substrats 103 ein vierter Schleifprozess 1106 daran durchgeführt. Bei manchen Ausführungsformen kann der vierte Schleifprozess einen Grobschleifprozess umfassen, der durch Inkontaktbringen einer Schleifscheibe 1502 mit dem dritten Substrat 103 erfolgt.
  • Wie in der Querschnittsansicht 2200 in 22 gezeigt ist, wird ein fünfter Kantentrimmschnitt an einem Umfangsabschnitt des dritten Substrats 103 durchgeführt. Der fünfte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen. Bei manchen Ausführungsformen kann der zweite Kantentrimmschnitt durch Inkontaktbringen eines ersten Blatts 804a mit dem dritten Substrat 103 in einer geschlossenen Schleife erfolgen.
  • Wie in der Querschnittsansicht 2300 in 23 gezeigt ist, wird ein sechster Kantentrimmschnitt an einem Umfangsabschnitt des dritten Substrats 103, einem Umfangsabschnitt des zweiten Substrats 102 und einem Umfangsabschnitt des ersten Substrats 101 durchgeführt. Bei manchen Ausführungsformen kann der sechste Kantentrimmschnitt durch Inkontaktbringen eines zweiten Blatts 804b mit dem dritten Substrat, dem zweiten Substrat 102 und dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Der sechste Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 2400 in 24 gezeigt ist, wird ein siebenter Kantentrimmschnitt an einem Umfangsabschnitt des ersten Substrats 101 durchgeführt. Bei manchen Ausführungsformen kann der siebente Kantentrimmschnitt durch Inkontaktbringen eines dritten Blatts 804c mit dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Der siebente Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 2500 in 25 gezeigt ist, wird zum Reduzieren der Dicke des dritten Substrats 103 und zum Glätten einer oberen Oberfläche (z.B. einer Rückseite) des dritten Substrats 103 ein fünfter und ein sechster Schleifprozess daran durchgeführt. Bei manchen Ausführungsformen kann der fünfte Schleifprozess einen Feinschleifprozess umfassen, der mit einer Schleifscheibe 1902 durchgeführt wird, und der sechste Schleifprozess kann einen CMP-Prozess umfassen.
  • Wie in der Querschnittsansicht 2600 in 26 gezeigt ist, wird eine untere Oberfläche eines vierten Substrats 104 an die obere Oberfläche des dritten Substrats 103 gebondet. Bei verschiedenen Ausführungsformen kann das vierte Substrat 104 zum Bilden eines dritten Bondbereichs zwischen dem dritten Substrat 103 und dem vierten Substrat 104 mithilfe eines Hybridbondprozesses oder eines Dielektrikumbondprozesses an das dritte Substrat 103 gebondet werden.
  • Wie in der Querschnittsansicht 2700 in 27 gezeigt ist, wird zum Reduzieren der Dicke des vierten Substrats 104 ein siebenter Schleifprozess daran durchgeführt. Bei manchen Ausführungsformen kann der siebente Schleifprozess einen Grobschleifprozess umfassen, der durch Inkontaktbringen einer Schleifscheibe 1502 mit dem vierten Substrat 104 erfolgt.
  • Wie in der Querschnittsansicht 2800 in 28 gezeigt ist, wird ein achter Kantentrimmschnitt an einem Umfangsabschnitt des vierten Substrats 104 durchgeführt. Bei manchen Ausführungsformen kann der zweite Kantentrimmschnitt durch Inkontaktbringen eines ersten Blatts 804a mit dem vierten Substrat 104 in einer geschlossenen Schleife erfolgen. Der achte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 2900 in 29 gezeigt ist, wird ein neunter Kantentrimmschnitt an einem Umfangsabschnitt des vierten Substrats 104, einem Umfangsabschnitt des dritten Substrats 103, einem Umfangsabschnitt des zweiten Substrats 102 und einem Umfangsabschnitt des ersten Substrats 101 durchgeführt. Bei manchen Ausführungsformen kann der neunte Kantentrimmschnitt durch Inkontaktbringen eines zweiten Blatts 804b mit dem vierten Substrat 104, dem dritten Substrat 103, dem zweiten Substrat 102 und dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Der neunte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 3000 in 30 gezeigt ist, wird ein zehnter Kantentrimmschnitt an einem Umfangsabschnitt des ersten Substrats 101 durchgeführt. Bei manchen Ausführungsformen kann der zehnte Kantentrimmschnitt durch Inkontaktbringen eines dritten Blatts 804c mit dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Der zehnte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 3100 in 31 gezeigt ist, wird zum Reduzieren der Dicke des vierten Substrats 104 und zum Glätten einer oberen Oberfläche (z.B. einer Rückseite) des vierten Substrats 104 ein achter und ein neunter Schleifprozess daran durchgeführt. Bei manchen Ausführungsformen kann der achte Schleifprozess einen Feinschleifprozess umfassen, der mit einer Schleifscheibe 1902 durchgeführt wird, und der neunte Schleifprozess kann einen CMP-Prozess umfassen.
  • Wie in der Querschnittsansicht 3200 in 32 gezeigt ist, wird eine untere Oberfläche eines fünften Substrats 105 an die obere Oberfläche des vierten Substrats 104 gebondet. Bei verschiedenen Ausführungsformen kann das fünfte Substrat 105 zum Bilden eines vierten Bondbereichs zwischen dem vierten Substrat 104 und dem fünften Substrat 105 mithilfe eines Hybridbondprozesses oder eines Dielektrikumbondprozesses an das vierte Substrat 104 gebondet werden.
  • Wie in der Querschnittsansicht 3300 in 33 gezeigt ist, wird zum Reduzieren der Dicke des fünften Substrats 105 ein neunter Schleifprozess daran durchgeführt. Bei manchen Ausführungsformen kann der neunte Schleifprozess einen Grobschleifprozess umfassen, der durch Inkontaktbringen einer Schleifscheibe 1502 mit dem fünften Substrat 105 erfolgt.
  • Wie in der Querschnittsansicht 3400 in 34 gezeigt ist, wird ein elfter Kantentrimmschnitt an einem Umfangsabschnitt des fünften Substrats 105 durchgeführt. Bei manchen Ausführungsformen kann der elfte Kantentrimmschnitt durch Inkontaktbringen eines ersten Blatts 804a mit dem fünften Substrat 105 in einer geschlossenen Schleife erfolgen. Der elfte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 3500 in 35 gezeigt ist, wird ein zwölfter Kantentrimmschnitt an einem Umfangsabschnitt des fünften Substrats 105, einem Umfangsabschnitt des vierten Substrats 104, einem Umfangsabschnitt des dritten Substrats 103, einem Umfangsabschnitt des zweiten Substrats 102 und einem Umfangsabschnitt des ersten Substrats 101 durchgeführt. Bei manchen Ausführungsformen kann der zwölfte Kantentrimmschnitt durch Inkontaktbringen eines zweiten Blatts 804b mit dem fünften Substrat 105, dem vierten Substrat 104, dem dritten Substrat 103, dem zweiten Substrat 102 und dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Der zwölfte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 3600 in 36 gezeigt ist, wird ein dreizehnter Kantentrimmschnitt an einem Umfangsabschnitt des ersten Substrats 101 durchgeführt. Bei manchen Ausführungsformen kann der dreizehnte Kantentrimmschnitt durch Inkontaktbringen eines dritten Blatts 804c mit dem ersten Substrat 101 in einer geschlossenen Schleife erfolgen. Der dreizehnte Kantentrimmschnitt kann die erste oder die zweite Kantentrimmschnittart umfassen.
  • Wie in der Querschnittsansicht 3700 in 37 gezeigt ist, wird zum Reduzieren der Dicke des fünften Substrats 105 und zum Glätten einer oberen Oberfläche des fünften Substrats 103 ein zehnter und ein elfter Schleifprozess daran durchgeführt. Bei manchen Ausführungsformen kann der zehnte Schleifprozess einen Feinschleifprozess umfassen, der mit einer Schleifscheibe 1902 durchgeführt wird, und der elfte Schleifprozess kann einen CMP-Prozess umfassen.
  • 38 stellt ein Ablaufdiagramm für einige Ausführungsformen eines Verfahrens 3800 zum Bilden der mehrdimensionalen integrierten Chipkonstruktion dar.
  • Bei 3802 wird ein erstes Substrat zum Bilden der mehrdimensionalen integrierten Chipkonstruktion an ein zusätzliches Substrat gebondet. 14 stellt eine Querschnittsansicht 1400 einiger Ausführungsformen dar, die Schritt 3802 entspricht.
  • Bei 3804 wird an dem zusätzlichen Substrat ein erster Schleifprozess durchgeführt. 15 stellt eine Querschnittsansicht 1500 einiger Ausführungsformen dar, die Schritt 3804 entspricht.
  • Bei 3806 erfolgt ein erster Kantentrimmschnitt in einer Schleife um einen ersten Umfangsabschnitt des zusätzlichen Substrats herum. 16 stellt eine Querschnittsansicht 1600 einiger Ausführungsformen dar, die Schritt 3806 entspricht.
  • Bei 3808 erfolgt ein zweiter Kantentrimmschritt in einer Schleife um einen zweiten Umfangsabschnitt des zusätzlichen Substrats herum und an einem dritten Umfangsabschnitt des ersten Substrats. 17 stellt eine Querschnittsansicht 1700 einiger Ausführungsformen dar, die Schritt 3808 entspricht.
  • Bei 3810 erfolgt ein dritter Kantentrimmschnitt in einer Schleife um einen vierten Umfangsabschnitt des ersten Substrats herum. 18 stellt eine Querschnittsansicht 1800 einiger Ausführungsformen dar, die Schritt 3810 entspricht.
  • Bei 3812 wird an dem zusätzlichen Substrat ein zweiter Schleifprozess durchgeführt. 19 stellt eine Querschnittsansicht 1900 einiger Ausführungsformen dar, die Schritt 3812 entspricht.
  • Bei 3814 wird an dem zusätzlichen Substrat ein dritter Schleifprozess durchgeführt. 19 stellt eine Querschnittsansicht 1900 einiger Ausführungsformen dar, die Schritt 3814 entspricht.
  • Bei manchen Ausführungsformen können zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion mit mehr als zwei Lagen die Schritte 3804 bis 3814 (entlang der Linie 3816) wiederholt werden. Die 20 bis 25 stellen Querschnittsansichten 2000 bis 2500 einiger Ausführungsformen dar, die einer Wiederholung der Schritte 3804 bis 3814 zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion mit drei Substraten entsprechen. Die 26 bis 31 stellen Querschnittsansichten 2600 bis 3100 einiger Ausführungsformen dar, die einer Wiederholung der Schritte 3804 bis 3814 zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion mit vier Substraten entsprechen. Die 32 bis 37 stellen Querschnittsansichten 3200 bis 3700 einiger Ausführungsformen dar, die einer Wiederholung der Schritte 3804 bis 3814 zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion mit vier Substraten entsprechen.
  • Bei 3818 wird die mehrdimensionale integrierte Chipkonstruktion zum Bilden eines mehrdimensionalen integrierten Chip-Die geschnitten.
  • Das Verfahren 3800 aus 38 wird hier zwar als eine Reihe von Schritten oder Vorgängen dargestellt und beschrieben, es versteht sich jedoch, dass die dargestellte Reihenfolge derartiger Schritte oder Vorgänge nicht als Einschränkung auszulegen ist. So können manche Schritte in anderer Reihenfolge und/oder gleichzeitig mit anderen Schritten oder Vorgängen als den hier dargestellten und/oder beschriebenen erfolgen. Darüber hinaus sind möglicherweise zum Umsetzen eines oder mehrerer Aspekte oder einer oder mehrerer Ausführungsformen der hier vorliegenden Beschreibung nicht alle dargestellten Schritte erforderlich, und ein oder mehrere der hier beschriebenen Schritte können in einem oder mehreren getrennten Schritten und/oder Phasen durchgeführt werden.
  • Somit betrifft die vorliegende Offenbarung ein Verfahren zum Durchführen eines mehrstufigen Kantentrimmprozesses für eine mehrdimensionale integrierte Chipkonstruktion, das eine Beschädigung der mehrdimensionalen integrierten Chipkonstruktion auf ein Minimum beschränkt.
  • Bei manchen Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion. Das Verfahren umfasst das Bonden eines zweiten Substrats an eine obere Oberfläche eines ersten Substrats, das Durchführen eines ersten Kantentrimmschnitts entlang einer ersten Schleife und bis in einen ersten Umfangsabschnitt des zweiten Substrats hinein, das Durchführen eines zweiten Kantentrimmschnitts entlang einer zweiten Schleife und bis in einen zweiten Umfangsabschnitt des zweiten Substrats und in das erste Substrat hinein und das Durchführen eines dritten Kantentrimmschnitts entlang einer dritten Schleife und bis in einen dritten Umfangsabschnitt des ersten Substrats hinein. Bei manchen Ausführungsformen umfasst das Verfahren ferner das Entfernen zumindest eines Teils des zweiten Substrats nach dem Durchführen des dritten Kantentrimmschnitts, wobei das Entfernen zumindest des Teils des zweiten Substrats dazu führt, dass das zweite Substrat eine im Wesentlichen planare obere Oberfläche aufweist, die zwischen äußersten Seitenwänden des zweiten Substrats verläuft. Bei manchen Ausführungsformen umfasst das Verfahren ferner das Entfernen zumindest eines Teils des zweiten Substrats nach dem Durchführen des dritten Kantentrimmschnitts, wobei das Entfernen zumindest des Teils des zweiten Substrats dazu führt, dass das zweite Substrat eine erste und eine zweite obere Oberfläche aufweist, und eine erste Distanz zwischen der ersten oberen Oberfläche und dem ersten Substrat größer ist als eine zweite Distanz zwischen der zweiten oberen Oberfläche und dem ersten Substrat. Bei manchen Ausführungsformen handelt es sich bei der ersten Schleife um eine kontinuierliche und geschlossene Schleife. Bei manchen Ausführungsformen umfasst das Verfahren ferner vor dem Durchführen des ersten Kantentrimmschnitts das Dünnen des zweiten Substrats. Bei manchen Ausführungsformen umfasst das Durchführen des ersten Kantentrimmschnitts das Drehen eines ersten Blatts in einer ersten Umfangsrichtung um eine erste Achse, die durch einen Mittelpunkt des ersten Blatts verläuft, das Inkontaktbringen des ersten Blatts mit dem zweiten Substrat und das Drehen des zweiten Substrats in einer zweiten Umfangsrichtung um eine zweite Achse, die durch einen Mittelpunkt des zweiten Substrats verläuft, und das Durchführen des zweiten Kantentrimmschnitts das Drehen eines zweiten Blatts in der ersten Umfangsrichtung um eine dritte Achse, die durch einen Mittelpunkt des zweiten Blatts verläuft, das Inkontaktbringen des zweiten Blatts mit dem zweiten Substrat und das Drehen des zweiten Substrats in einer der zweiten Umfangsrichtung entgegengesetzten dritten Umfangsrichtung um die zweite Achse. Bei manchen Ausführungsformen umfasst das Durchführen des ersten Kantentrimmschnitts das Drehen eines ersten Blatts um eine erste Achse, die durch einen Mittelpunkt des ersten Blatts verläuft, das Inkontaktbringen des ersten Blatts mit dem zweiten Substrat und das derartige Drehen des zweiten Substrats, dass sich das erste Blatt zwischen der ersten Achse und dem zweiten Substrat in der gleichen Richtung bewegt wie das zweite Substrat. Bei manchen Ausführungsformen umfasst das Durchführen des zweiten Kantentrimmschnitts das Drehen eines zweiten Blatts um eine zweite Achse, die durch einen Mittelpunkt des zweiten Blatts verläuft, das Inkontaktbringen des zweiten Blatts mit dem zweiten Substrat und das derartige Drehen des zweiten Substrats, dass sich das zweite Blatt zwischen der zweiten Achse und dem zweiten Substrat in einer dem zweiten Substrat entgegengesetzten Richtung bewegt. Bei manchen Ausführungsformen definiert das Durchführen des ersten, des zweiten und des dritten Kantentrimmschnitts mehrere Schnittbereiche, und die Breite der mehreren Schnittbereiche beträgt jeweils mehr als etwa 10 Mikrometer. Bei manchen Ausführungsformen erstreckt sich der erste Kantentrimmschnitt bis zu einer ersten Tiefe, die geringer ist als eine Dicke des zweiten Substrats, in das zweite Substrat hinein. Bei manchen Ausführungsformen umfasst das Verfahren ferner das Bonden des ersten Substrats über einen Bondbereich an das zweite Substrat, wobei der zweite Kantentrimmschnitt an gegenüberliegenden Seiten des Bondbereichs vorbei verläuft.
  • Bei anderen Ausführungsformen betrifft die vorliegende Offenbarung ein Verfahren zum Bilden eines mehrdimensionalen integrierten Chips. Das Verfahren umfasst das Bonden einer unteren Oberfläche eines zweiten Halbleiter-Wafers an eine obere Oberfläche eines ersten Halbleiter-Wafers, das Bonden einer unteren Oberfläche eines dritten Halbleiter-Wafers an eine obere Oberfläche des zweiten Halbleiter-Wafers, das Durchführen einer ersten Art Kantentrimmschnitt um einen ersten Umfangsabschnitt des dritten Halbleiter-Wafers herum, das Durchführen einer zweiten Art Kantentrimmschnitt um einen zweiten Umfangsabschnitt des dritten Halbleiter-Wafers, um einen dritten Umfangsabschnitt des zweiten Halbleiter-Wafers und um einen vierten Umfangsabschnitt des ersten Halbleiter-Wafers herum, wobei sich die zweite Art Kantentrimmschnitt von der ersten Art Kantentrimmschnitt unterscheidet, und das Durchführen einer dritten Art Kantentrimmschnitt um einen fünften Umfangsabschnitt des ersten Halbleiter-Wafers herum. Bei manchen Ausführungsformen umfasst das Durchführen der ersten Art Kantentrimmschnitt das Drehen des dritten Halbleiter-Wafers, das Inkontaktbringen des ersten Blatts mit dem dritten Halbleiter-Wafer und das derartige Drehen des ersten Blatts um eine erste Achse, dass sich das erste Blatt zwischen der ersten Achse und dem dritten Halbleiter-Wafer in der gleichen Richtung bewegt wie der dritte Halbleiter-Wafer. Bei manchen Ausführungsformen umfasst das Durchführen der zweiten Art Kantentrimmschnitt das Drehen des dritten Halbleiter-Wafers, das Inkontaktbringen eines zweiten Blatts mit dem dritten, dem zweiten und dem ersten Halbleiter-Wafer und das derartige Drehen des zweiten Blatts um eine zweite Achse, dass sich das zweite Blatt zwischen der zweiten Achse und dem dritten Halbleiter-Wafer in einer dem dritten Halbleiter-Wafer entgegengesetzten Richtung bewegt. Bei manchen Ausführungsformen erstreckt sich die erste Art Kantentrimmschnitt bis zu einer ersten Tiefe, die geringer ist als eine Dicke des dritten Halbleiter-Wafers, in den dritten Halbleiter-Wafer hinein. Bei manchen Ausführungsformen umfasst das Verfahren ferner das Bonden des ersten Halbleiter-Wafers über einen ersten Bondbereich an den zweiten Halbleiter-Wafer, das Bonden des zweiten Halbleiter-Wafers über einen zweiten Bondbereich an den dritten Halbleiter-Wafer, wobei die zweite Art Kantentrimmschnitt vertikal an dem ersten und dem zweiten Bondbereich vorbei verläuft. Bei manchen Ausführungsformen setzen die erste und die zweite Kantentrimmschnittart eine Seitenwand des zweiten Halbleiter-Wafers einem unterschiedlichen Maß an Scherbelastung aus.
  • Bei noch anderen Ausführungsformen betrifft die vorliegende Offenbarung eine mehrdimensionale integrierte Chipkonstruktion. Die mehrdimensionale integrierte Chipkonstruktion weist auf: ein erstes Substrat mit einer ersten oberen Oberfläche und einer zweiten oberen Oberfläche oberhalb der ersten oberen Oberfläche, wobei ein erster äußerster Umfang der ersten oberen Oberfläche größer ist als ein zweiter äußerster Umfang der zweiten oberen Oberfläche, und ein zweites Substrat auf dem ersten Substrat, wobei das zweite Substrat oberhalb der zweiten oberen Oberfläche eine dritte obere Oberfläche aufweist und ein dritter äußerster Umfang der dritten oberen Oberfläche geringer ist als der zweite äußerste Umfang der zweiten oberen Oberfläche. Bei manchen Ausführungsformen weist das zweite Substrat ferner oberhalb der dritten oberen Oberfläche eine vierte obere Oberfläche auf, wobei der dritte äußerste Umfang der dritten oberen Oberfläche größer ist als ein vierter äußerster Umfang der vierten oberen Oberfläche und es sich bei der vierten oberen Oberfläche um eine oberste Oberfläche des zweiten Substrats handelt. Bei manchen Ausführungsformen weist das erste Substrat eine oberste Oberfläche mit einem äußersten Umfang auf, der geringer ist als der zweite äußerste Umfang und dem dritten äußersten Umfang in etwa entspricht.

Claims (19)

  1. Verfahren zum Bilden einer mehrdimensionalen integrierten Chipkonstruktion, das Folgendes umfasst: Bonden eines zweiten Substrats an eine obere Oberfläche eines ersten Substrats, Durchführen eines ersten Kantentrimmschnitts entlang einer ersten Schleife und bis in einen ersten Umfangsabschnitt des zweiten Substrats hinein, Durchführen eines zweiten Kantentrimmschnitts entlang einer zweiten Schleife und bis in einen zweiten Umfangsabschnitt des zweiten Substrats und in das erste Substrat hinein und Durchführen eines dritten Kantentrimmschnitts entlang einer dritten Schleife und bis in einen dritten Umfangsabschnitt des ersten Substrats hinein.
  2. Verfahren nach Anspruch 1, das ferner Folgendes umfasst: Entfernen zumindest eines Teils des zweiten Substrats nach dem Durchführen des dritten Kantentrimmschnitts, wobei das Entfernen zumindest des Teils des zweiten Substrats dazu führt, dass das zweite Substrat eine im Wesentlichen planare obere Oberfläche aufweist, die zwischen äußersten Seitenwänden des zweiten Substrats verläuft.
  3. Verfahren nach Anspruch 1 oder 2, das ferner Folgendes umfasst: Entfernen zumindest eines Teils des zweiten Substrats nach dem Durchführen des dritten Kantentrimmschnitts, wobei das Entfernen zumindest des Teils des zweiten Substrats dazu führt, dass das zweite Substrat eine erste und eine zweite obere Oberfläche aufweist, wobei eine erste Distanz zwischen der ersten oberen Oberfläche und dem ersten Substrat größer ist als eine zweite Distanz zwischen der zweiten oberen Oberfläche und dem ersten Substrat.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei es sich bei der ersten Schleife um eine kontinuierliche und geschlossene Schleife handelt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: Dünnen des zweiten Substrats vor dem Durchführen des ersten Kantentrimmschnitts.
  6. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 5, wobei das Durchführen des ersten Kantentrimmschnitts das Drehen eines ersten Blatts in einer ersten Umfangsrichtung um eine erste Achse, die durch einen Mittelpunkt des ersten Blatts verläuft, das Inkontaktbringen des ersten Blatts mit dem zweiten Substrat und das Drehen des zweiten Substrats in einer zweiten Umfangsrichtung um eine zweite Achse umfasst, die durch einen Mittelpunkt des zweiten Substrats verläuft, und wobei das Durchführen des zweiten Kantentrimmschnitts das Drehen eines zweiten Blatts in der ersten Umfangsrichtung um eine dritte Achse, die durch einen Mittelpunkt des zweiten Blatts verläuft, das Inkontaktbringen des zweiten Blatts mit dem zweiten Substrat und das Drehen des zweiten Substrats in einer der zweiten Umfangsrichtung entgegengesetzten dritten Umfangsrichtung um die zweite Achse umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Durchführen des ersten Kantentrimmschnitts Folgendes umfasst: Drehen eines ersten Blatts um eine erste Achse, die durch einen Mittelpunkt des ersten Blatts verläuft, Inkontaktbringen des ersten Blatts mit dem zweiten Substrat und derartiges Drehen des zweiten Substrats, dass sich das erste Blatt zwischen der ersten Achse und dem zweiten Substrat in der gleichen Richtung bewegt wie das zweite Substrat.
  8. Verfahren nach Anspruch 7, wobei das Durchführen des zweiten Kantentrimmschnitts Folgendes umfasst: Drehen eines zweiten Blatts um eine zweite Achse, die durch einen Mittelpunkt des zweiten Blatts verläuft, Inkontaktbringen des zweiten Blatts mit dem zweiten Substrat und derartiges Drehen des zweiten Substrats, dass sich das zweite Blatt zwischen der zweiten Achse und dem zweiten Substrat in einer dem zweiten Substrat entgegengesetzten Richtung bewegt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Durchführen des ersten, des zweiten und des dritten Kantentrimmschnitts mehrere Schnittbereiche definiert und die Breite der mehreren Schnittbereiche jeweils mehr als etwa 10 Mikrometer beträgt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei sich der erste Kantentrimmschnitt bis zu einer ersten Tiefe, die geringer ist als eine Dicke des zweiten Substrats, in das zweite Substrat hinein erstreckt.
  11. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: Bonden des ersten Substrats über einen Bondbereich an das zweite Substrat, wobei der zweite Kantentrimmschnitt an gegenüberliegenden Seiten des Bondbereichs vorbei verläuft.
  12. Verfahren zum Bilden einer dreidimensionalen integrierten Chipkonstruktion, das Folgendes umfasst: Bonden einer unteren Oberfläche eines zweiten Halbleiter-Wafers an eine obere Oberfläche eines ersten Halbleiter-Wafers, Bonden einer unteren Oberfläche eines dritten Halbleiter-Wafers an eine obere Oberfläche des zweiten Halbleiter-Wafers, Durchführen einer ersten Art Kantentrimmschnitt um einen ersten Umfangsabschnitt des dritten Halbleiter-Wafers herum, Durchführen einer zweiten Art Kantentrimmschnitt um einen zweiten Umfangsabschnitt des dritten Halbleiter-Wafers, um einen dritten Umfangsabschnitt des zweiten Halbleiter-Wafers und um einen vierten Umfangsabschnitt des ersten Halbleiter-Wafers herum, wobei sich die zweite Art Kantentrimmschnitt von der ersten Art Kantentrimmschnitt unterscheidet, und Durchführen einer dritten Art Kantentrimmschnitt um einen fünften Umfangsabschnitt des ersten Halbleiter-Wafers herum.
  13. Verfahren nach Anspruch 12, wobei das Durchführen der ersten Art Kantentrimmschnitt Folgendes umfasst: Drehen des dritten Halbleiter-Wafers, Inkontaktbringen des ersten Blatts mit dem dritten Halbleiter-Wafer und derartiges Drehen des ersten Blatts um eine erste Achse, dass sich das erste Blatt zwischen der ersten Achse und dem dritten Halbleiter-Wafer in der gleichen Richtung bewegt wie der dritte Halbleiter-Wafer.
  14. Verfahren nach Anspruch 13, wobei das Durchführen der zweiten Art Kantentrimmschnitt Folgendes umfasst: Drehen des dritten Halbleiter-Wafers, Inkontaktbringen eines zweiten Blatts mit dem dritten, dem zweiten und dem ersten Halbleiter-Wafer und derartiges Drehen des zweiten Blatts um eine zweite Achse, dass sich das zweite Blatt zwischen der zweiten Achse und dem dritten Halbleiter-Wafer in einer dem dritten Halbleiter-Wafer entgegengesetzten Richtung bewegt.
  15. Verfahren nach einem der vorhergehenden Ansprüche 12 bis 14, wobei sich die erste Art Kantentrimmschnitt bis zu einer ersten Tiefe, die geringer ist als eine Dicke des dritten Halbleiter-Wafers, in den dritten Halbleiter-Wafer hinein erstreckt.
  16. Verfahren nach Anspruch 15, das ferner Folgendes umfasst: Bonden des ersten Halbleiter-Wafers über einen ersten Bondbereich an den zweiten Halbleiter-Wafer und Bonden des zweiten Halbleiter-Wafers über einen zweiten Bondbereich an den dritten Halbleiter-Wafer, wobei die zweite Art Kantentrimmschnitt vertikal an dem ersten und dem zweiten Bondbereich vorbei verläuft.
  17. Verfahren nach einem der vorhergehenden Ansprüche 12 bis 16, wobei die erste und die zweite Art Kantentrimmschnitt eine Seitenwand des zweiten Halbleiter-Wafers einem unterschiedlichen Maß an Scherbelastung aussetzen.
  18. Mehrdimensionale integrierte Chipkonstruktion, die Folgendes umfasst: ein erstes Substrat mit einer ersten oberen Oberfläche und einer zweiten oberen Oberfläche oberhalb der ersten oberen Oberfläche, wobei ein erster äußerster Umfang der ersten oberen Oberfläche größer ist als ein zweiter äußerster Umfang der zweiten oberen Oberfläche, und ein zweites Substrat auf dem ersten Substrat, wobei das zweite Substrat oberhalb der zweiten oberen Oberfläche eine dritte obere Oberfläche aufweist und ein dritter äußerster Umfang der dritten oberen Oberfläche geringer ist als der zweite äußerste Umfang der zweiten oberen Oberfläche, wobei das zweite Substrat ferner oberhalb der dritten oberen Oberfläche eine vierte obere Oberfläche aufweist, wobei der dritte äußerste Umfang der dritten oberen Oberfläche größer ist als ein vierter äußerster Umfang der vierten oberen Oberfläche und es sich bei der vierten oberen Oberfläche um eine oberste Oberfläche des zweiten Substrats handelt.
  19. Mehrdimensionale integrierte Chipkonstruktion nach Anspruch 18, wobei das erste Substrat eine oberste Oberfläche mit einem äußersten Umfang aufweist, der geringer ist als der zweite äußerste Umfang und dem dritten äußersten Umfang in etwa entspricht.
DE102020113389.8A 2020-05-05 2020-05-18 Mehrdimensionale integrierte Chipkonstruktion und Verfahren zu deren Herstellung mit Techniken für die Wafer-Stapelbearbeitung Active DE102020113389B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/866,685 US11127635B1 (en) 2020-05-05 2020-05-05 Techniques for wafer stack processing
US16/866,685 2020-05-05

Publications (2)

Publication Number Publication Date
DE102020113389A1 DE102020113389A1 (de) 2021-11-11
DE102020113389B4 true DE102020113389B4 (de) 2021-12-23

Family

ID=76921763

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020113389.8A Active DE102020113389B4 (de) 2020-05-05 2020-05-18 Mehrdimensionale integrierte Chipkonstruktion und Verfahren zu deren Herstellung mit Techniken für die Wafer-Stapelbearbeitung

Country Status (5)

Country Link
US (3) US11127635B1 (de)
KR (1) KR102427967B1 (de)
CN (1) CN113178434B (de)
DE (1) DE102020113389B4 (de)
TW (1) TWI758125B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610812B2 (en) * 2019-10-31 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-wafer capping layer for metal arcing protection
DE102020126234A1 (de) * 2019-10-31 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-wafer-abdeckschicht für metalldurchschlagschutz
US20220344150A1 (en) * 2021-04-21 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked wafer structure and method for forming the same
FR3142040A1 (fr) * 2022-11-16 2024-05-17 Stmicroelectronics (Crolles 2) Sas Assemblage de plaques de circuits intégrés

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010026007A1 (en) 2008-09-02 2010-03-11 S.O.I. Tec Silicon On Insulator Technologies A progressive trimming method
US20180226390A1 (en) 2017-02-03 2018-08-09 Samsung Electronics Co., Ltd. Method of manufacturing substrate structure
US20190287788A1 (en) 2018-03-15 2019-09-19 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device and manufacturing method of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217319A (ja) 2004-01-30 2005-08-11 Renesas Technology Corp 多層配線構造、半導体装置及び半導体実装装置
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP4729069B2 (ja) * 2008-04-21 2011-07-20 株式会社東芝 半導体装置の製造方法およびウエハ構造体
KR101778286B1 (ko) 2011-01-03 2017-09-13 삼성전자주식회사 3차원 반도체 장치의 제조 방법
US9806119B2 (en) * 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
KR102524962B1 (ko) 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
CN109786234B (zh) * 2017-11-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
CN110189985B (zh) * 2019-06-19 2020-10-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010026007A1 (en) 2008-09-02 2010-03-11 S.O.I. Tec Silicon On Insulator Technologies A progressive trimming method
US20180226390A1 (en) 2017-02-03 2018-08-09 Samsung Electronics Co., Ltd. Method of manufacturing substrate structure
US20190287788A1 (en) 2018-03-15 2019-09-19 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
US11545395B2 (en) 2023-01-03
TW202143321A (zh) 2021-11-16
DE102020113389A1 (de) 2021-11-11
KR20210135913A (ko) 2021-11-16
KR102427967B1 (ko) 2022-08-02
TWI758125B (zh) 2022-03-11
CN113178434A (zh) 2021-07-27
CN113178434B (zh) 2024-04-16
US11127635B1 (en) 2021-09-21
US20230101989A1 (en) 2023-03-30
US20210384078A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
DE102020113389B4 (de) Mehrdimensionale integrierte Chipkonstruktion und Verfahren zu deren Herstellung mit Techniken für die Wafer-Stapelbearbeitung
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
EP0703618B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
DE102017117937A1 (de) Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden
DE102016115000B4 (de) Dreidimensionale integrierte Schaltungs-(3DIC)-Vorrichtung und Verfahren zu deren Herstellung und ein Verfahren zum Bonden von Wafern mittels Hybrid-Bonden
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102005038219B4 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
DE102020104180B4 (de) Wandschutz-beschneidungsverfahren zum mehrwaferstapeln und integrierter-chip-strukturen
EP0703623A1 (de) Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102008049059A1 (de) Ein Wafer und ein Verfahren zum Vereinzeln eines Wafers
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102020110287A1 (de) Kantenbeschneidungsverfahren für wafer-bonding und -vereinzelung
DE102017122650A1 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102014112690B4 (de) Verfahren zur Trennung von Halbleiterchips
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2000035007A1 (de) Verfahren zur vertikalen integration von aktiven schaltungsebenen und unter verwendung desselben erzeugte vertikale integrierte schaltung
DE102020126234A1 (de) Multi-wafer-abdeckschicht für metalldurchschlagschutz
DE102022132305A1 (de) Genutetes bondpad in einer wafer-stapelstruktur
DE102022206411A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung unter verwendung von mehreren cmp-prozessen
DE102019218879B4 (de) Waferbearbeitungsverfahren
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final