FR3142040A1 - Assemblage de plaques de circuits intégrés - Google Patents

Assemblage de plaques de circuits intégrés Download PDF

Info

Publication number
FR3142040A1
FR3142040A1 FR2211895A FR2211895A FR3142040A1 FR 3142040 A1 FR3142040 A1 FR 3142040A1 FR 2211895 A FR2211895 A FR 2211895A FR 2211895 A FR2211895 A FR 2211895A FR 3142040 A1 FR3142040 A1 FR 3142040A1
Authority
FR
France
Prior art keywords
plate
assembly
integrated circuit
fint1
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2211895A
Other languages
English (en)
Inventor
Come DE BUTTET
Damien JEANJEAN
Sébastien Mermoz
Marc NEYENS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR2211895A priority Critical patent/FR3142040A1/fr
Priority to US18/504,895 priority patent/US20240170451A1/en
Publication of FR3142040A1 publication Critical patent/FR3142040A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83047—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

Selon un aspect, il est proposé un procédé d’assemblage de deux plaques de circuits intégrés (W1, W2), le procédé comprenant : - un retrait par abrasion d’une portion d’une face d’assemblage (FINT1) d’une première plaque de circuits intégrés sur un pourtour de la première plaque, et - un collage de la face d’assemblage (FINT1) de la première plaque à une face d’assemblage (FINT2) d’une deuxième plaque de circuits intégrés (W2). Figure pour l’abrégé : Fig 1

Description

ASSEMBLAGE DE PLAQUES DE CIRCUITS INTÉGRÉS
Des modes de réalisation et de mise en œuvre concernent la fabrication de circuits intégrés, notamment l’assemblage de plaques de circuits intégrés.
L’assemblage de plaques de circuits intégrés permet d’assembler deux plaques de circuits intégrés en les empilant l’une sur l’autre.
En particulier, chaque plaque de circuits intégrés (désignée généralement par le terme anglosaxon « wafer ») est destinée à contenir plusieurs circuits intégrés, ou puces électroniques, analogues mutuellement séparés par des lignes de découpe.
Dans la suite du texte on pourra utiliser parfois à des fins de simplification le terme « plaque » à la place de « plaque de circuits intégrés ».
Chaque plaque de circuits intégrés comprend une première partie « FEOL » (acronyme de l’expression anglo-saxonne « Front End Of Line ») dans laquelle sont formés les composants électroniques des circuits intégrés. Cette plaque semiconductrice peut être réalisée en silicium.
Chaque plaque comprend également une deuxième partie « BEOL » (acronyme de l’expression anglo-saxonne « Back End Of Line ») comportant un réseau d’interconnexions intégré dans une ou plusieurs couches de diélectrique. Cette partie « BEOL » s’étend depuis la partie FEOL jusqu’à une face d’assemblage de la plaque. Le réseau d’interconnexions comprend des pistes conductrices et/ou des contacts conducteurs sur la face d’assemblage de la plaque. Le réseau d’interconnexions permet de transmettre des signaux électriques entre les composants électroniques de la plaque jusqu’aux pistes conductrices et/ou aux contacts conducteurs sur la face d’assemblage de la plaque.
Lorsque les plaques de circuits intégrés sont assemblées, ces plaques ont leurs faces d’assemblage assemblées l’une contre l’autre.
L’assemblage des plaques de circuits intégrés présente alors des structures électroniques dites 3D comportant chacune une puce d’une première plaque assemblée avec une puce d’une deuxième plaque. Les différentes structures 3D sont mutuellement séparées par les lignes de découpe.
Une telle structure 3D permet de réduire des longueurs des interconnexions électriques entre les différentes puces de façon à améliorer ses performances en termes de rapidité.
L’assemblage des plaques de circuits intégrés peut ensuite être découpé de façon à obtenir les différentes structures 3D comportant chacune deux puces électroniques empilées l’une sur l’autre.
L’utilisation de différentes plaques de circuits intégrés permet de répartir des fonctions de chaque puce d’une structure 3D. Une première plaque peut notamment être utilisée pour réaliser des circuits intégrés implémentant une partie analogique des structures électroniques et une deuxième plaque peut être utilisée pour réaliser des circuits intégrés implémentant une partie numérique des structures. Par exemple, la première plaque de circuits intégrés peut être utilisée pour réaliser des matrices de détecteurs de capteurs d’images et la deuxième plaque peut être utilisée pour réaliser des circuits intégrés mettant en œuvre un traitement numérique des données générées à partir de ces matrices de détecteurs.
Il est notamment possible de réaliser un assemblage hybride (en anglais « hybrid bonding ») entre les deux plaques. L’assemblage hybride permet de créer des liaisons diélectrique-diélectrique et métal-métal entre les faces d’assemblage des deux plaques.
Chaque plaque de circuit intégré présente un pourtour délimitant latéralement la plaque. En particulier, chaque plaque présente une zone principale et une zone périphérique s’étendant autour de la zone principale jusqu’au pourtour de la plaque. La zone principale de la plaque comprend l’ensemble des éléments fonctionnels de la plaque, c’est-à-dire les différentes puces. La zone périphérique est quant à elle dépourvue d’éléments fonctionnels.
Le pourtour de chaque plaque peut être arrondi de sorte que chaque plaque présente une tombée de bord (connue sous l’expression anglosaxonne « edge roll off ») sur sa zone périphérique. La tombée de bord correspond à une baisse de la hauteur de la face d’assemblage dans la zone périphérique de la plaque par rapport à la zone principale de la plaque.
La tombée de bord de chaque plaque empêche de réaliser un collage satisfaisant des plaques car les zones périphériques des plaques ne sont pas en contact lorsque les plaques sont placées l’une contre l’autre.
Afin d’éliminer la tombée de bord d’une plaque, il est classique de découper une portion de la zone périphérique de la plaque jusqu’à son pourtour. Cette découpe périphérique, qui correspond à un détourage mécanique de la plaque de circuits intégrés dans sa zone périphérique, est réalisée classiquement par des outils de découpe tels que des lames ou roues de découpe. Cette découpe permet ainsi d’obtenir un épaulement en angle droit au niveau de la coupe. Toutefois, cette découpe génère des défauts sur la face d’assemblage de la plaque au niveau de la coupe. Ces défauts peuvent être des fragments de la plaque qui s’étendent en saillie de la face d’assemblage. Ces défauts ne permettent pas de coller immédiatement les deux plaques. En effet, ces défauts peuvent laisser des vides entre les deux faces d’assemblage des plaques. Le collage ne peut alors pas être réalisé correctement au niveau de ces vides.
Afin de supprimer les défauts générés par la découpe périphérique, il est possible de réaliser un polissage mécano-chimique (connu également sous l’acronyme « CMP » de l’anglais « Chemical Mechanical Polishing »). Néanmoins, un tel polissage mécano-chimique génère une légère tombée de bord au niveau de l’épaulement obtenu après la découpe. En particulier, le polissage mécano-chimique génère un chanfrein sur l’épaulement obtenu après la découpe.
Afin d’éliminer cette tombée de bord, il est courant de coller les deux plaques l’une à l’autre sur leur face d’assemblage puis d’effectuer une thermocompression pour déformer la plaque de circuits intégrés au niveau du chanfrein pour qu’elle se plaque l’autre plaque de circuits intégrés.
Le procédé d’assemblage peut ensuite comprendre un recuit permettant de sceller l’assemblage.
Une fois le recuit effectué, un contrôle de l’assemblage peut être réalisé. Néanmoins, à ce stade du procédé, si des défauts d’assemblage sont identifiés, alors les plaques ne peuvent pas être décollées et sont donc mises au rebut. Ainsi, des défauts d’assemblage peuvent se révéler coûteux.
En outre, un tel procédé d’assemblage présente l’inconvénient de comprendre de nombreuses étapes, et est donc relativement long à mettre en œuvre.
Par ailleurs, le détourage mécanique de la plaque de circuits intégrés, n’est compatible qu’avec certains types de plaque. En particulier, le détourage mécanique n’est pas adapté pour les plaques de circuits intégrés comportant une partie d’interconnexion à constantes diélectriques extrêmement faibles (usuellement désignées par l’acronyme « ULK BEOL » qui signifie « Ultra Low-K Back-End Of Line»).
Ainsi, il existe un besoin de proposer des solutions permettant d’assembler deux plaques de circuits intégrés de manière simple et rapide.
Selon un aspect, il est proposé un procédé d’assemblage de deux plaques de circuits intégrés, le procédé comprenant :
- un retrait par abrasion d’une portion d’une face d’assemblage d’une première plaque de circuits intégrés sur un pourtour de la première plaque, et
- un collage de la face d’assemblage de la première plaque à une face d’assemblage d’une deuxième plaque de circuits intégrés.
Le retrait par abrasion est réalisé de façon à creuser le pourtour de la plaque de circuits intégrés pour limiter, voire éliminer, une tombée de bord sur une zone périphérique de la première plaque de circuits intégrés. Le retrait par abrasion peut correspondre par exemple à un polissage d’une arrête sur la face d’assemblage de la première plaque.
Contrairement à une découpe ou détourage classique utilisée pour éliminer une tombée de bord, le retrait par abrasion ne génère pas de défauts en surface de la plaque.
L’absence de défauts en surface de la plaque permet de coller directement les deux plaques après ledit retrait par abrasion. De plus, le collage entre les deux plaques est amélioré.
Un tel procédé permet donc de réduire le nombre d’étapes à effectuer pour assembler deux plaques de circuits intégrés.
Dans un mode de mise en œuvre avantageux, ledit retrait par abrasion permet de former un creux périphérique présentant une surface s’étendant à partir de la face d’assemblage jusqu’au pourtour de la première plaque, la surface du creux présentant une forme arrondie à partir de la face d’assemblage de la première plaque jusqu’à une profondeur dans la première plaque puis étant plane et parallèle à la face d’assemblage à partir de cette profondeur jusqu’au pourtour de la plaque de circuit intégré.
La profondeur est telle que le creux s’étend partiellement dans la première partie et s’étend dans la deuxième partie de cette première plaque.
En particulier, le creux est formé dans une zone périphérique de la première plaque de circuit intégré jusqu’à son pourtour. Cette zone périphérique s’étend autour d’une zone principale de la première plaque de circuits intégrés. La zone principale de la première plaque de circuits intégrés comporte des éléments fonctionnels de la première plaque de circuits intégrés, notamment des composants électroniques et un réseau d’interconnexion. La zone périphérique est dépourvue d’éléments fonctionnels de la première plaque.
De préférence, la surface du creux présente, à l’intersection entre cette surface et la face d’assemblage, une tangente orientée par rapport à la face d’assemblage selon un angle compris entre 5 et 20 degrés.
Avantageusement, le creux s’étend depuis le pourtour de la plaque de circuits intégrés sur une distance comprise entre 1 et 4 mm.
Dans un mode de mise en œuvre avantageux, le creux est formé sur une profondeur comprise entre 50 et 150 µm.
De préférence, la forme arrondie du creux présente un rayon de courbure compris entre 1 et 10 mm notamment de l’ordre de 5 mm.
Avantageusement, le retrait par abrasion de la portion de la première plaque de circuits intégrés est réalisé à l’aide d’au moins un ruban abrasif placé contre la face d’assemblage sur le pourtour de la première plaque de circuits intégrés tout en entraînant la première plaque de circuits intégrés en rotation.
Dans un mode de mise en œuvre avantageux, la surface des rubans abrasifs présente une face abrasive comportant des diamants abrasifs.
De préférence, le collage est un collage par adhésion moléculaire.
Avantageusement, le procédé comprend en outre un contrôle d’une conformité du collage.
En outre, contrôler le collage à ce stade du procédé permet d’éviter de mettre en œuvre une thermocompression suite au collage. En effet, la thermocompression utilisée classiquement pour améliorer le collage des deux plaques est ici inutile car la qualité du collage a déjà été contrôlée.
Dans un mode de mise en œuvre avantageux, le procédé comprend en outre un recuit suite au collage.
Le recuit permet également de sceller l’assemblage des deux plaques. Les plaques ne peuvent plus être désassemblées suite à ce recuit.
En particulier, le recuit peut permettre de créer des liaisons covalentes entre les pistes conductrices sur la face d’assemblage de la première plaque de circuits intégrés et les pistes conductrices sur la face d’assemblage de la deuxième plaque de circuits intégrés. Les deux plaques de circuits intégrés sont alors connectées électriquement.
Avantageusement, le recuit est réalisé après le contrôle de la conformité du collage.
Contrôler le collage à ce stade du procédé permet de détecter des défauts dans le collage alors qu’il est encore possible de décoller les deux plaques de circuit intégré avant de réitérer le collage. Ainsi, la détection de défauts de collage à ce stade du procédé permet d’éviter de mettre au rebus les deux plaques collées.
De préférence, le procédé comprend en outre un contrôle de l’assemblage des deux plaques de circuits intégrés après le recuit. Ce contrôle permet de vérifier la conformité de l’assemblage après le recuit.
Dans un mode de mise en oeuvre avantageux, chaque plaque de circuits intégrés comprend une première partie comportant des composants électroniques et une deuxième partie comportant des réseaux d’interconnexion intégrés dans une ou plusieurs couches diélectriques, les réseaux d’interconnexion s’étendant depuis lesdits composants électroniques jusqu’à la face d’assemblage de la plaque correspondante, les réseaux d’interconnexion des deux plaques de circuits intégrés étant adaptés à être connectés électriquement via les deux faces d’assemblage une fois les deux plaques de circuits intégrés assemblées.
Selon un autre aspect, il est proposé un assemblage de plaques de circuits intégrés obtenu par la mise en œuvre d’un procédé d’assemblage tel que décrit précédemment.
Selon encore un autre aspect il est proposé un assemblage de deux plaques de circuits intégrés, comprenant une première plaque de circuits intégrés comportant une face d’assemblage et un creux périphérique présentant une surface s’étendant à partir de la face d’assemblage jusqu’au pourtour de la première plaque, la surface du creux présentant une forme arrondie à partir de la face d’assemblage de la première plaque jusqu’à une profondeur dans la première plaque puis étant plane et parallèle à la face d’assemblage à partir de cette profondeur jusqu’au pourtour de la première plaque de circuits intégrés.
L’assemblage comprend également une deuxième plaque de circuits intégrés comportant une face d’assemblage collée à la face d’assemblage de la première plaque.
Selon un mode de réalisation, la surface du creux présente, à l’intersection entre cette surface et la face d’assemblage, une tangente orientée par rapport à la face d’assemblage selon un angle compris entre 5 et 20 degrés.
Selon un mode de réalisation, le creux s’étend depuis le pourtour de la première plaque de circuits intégrés sur une distance comprise entre 1 et 4 mm.
Selon un mode de réalisation, la profondeur du creux périphérique est comprise entre 50 et 150 µm.
Selon un mode de réalisation, la forme arrondie du creux présente un rayon de courbure compris entre 1 et 10 mm, notamment de l’ordre de 5 mm.
Selon un mode de réalisation, chaque plaque de circuits intégrés comprend une première partie comportant des composants électroniques et une deuxième partie comportant des réseaux d’interconnexion intégrés dans une ou plusieurs couches diélectriques, les réseaux d’interconnexion s’étendant depuis lesdits composants électroniques jusqu’à la face d’assemblage de cette plaque de circuits intégrés, les réseaux d’interconnexion des deux plaques de circuits intégrés étant connectés électriquement via les deux faces d’assemblage.
Selon un mode de réalisation, ladite profondeur est telle que le creux s’étend partiellement dans la première partie et s’étend dans la deuxième partie de la première plaque.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
 ;
;
;
;
; et
illustrent schématiquement des modes de mise en œuvre et de réalisation de l’invention.
La illustre un mode de mise en œuvre d’un procédé d’assemblage de deux plaques de circuits intégrés W1, W2. Un tel procédé d’assemblage est utilisé pour assembler deux plaques de circuits intégrés W1, W2 empilées l’une sur l’autre de façon à obtenir in fine un exemple d’assemblage tel que celui illustré à la .
L’assemblage des plaques W1, W2 peut être définitif ou temporaire. En particulier, un assemblage définitif peut être mis en œuvre pour obtenir une structure électronique dans lequel les plaques sont empilées. Ces plaques W1, W2 présentent respectivement alors des faces d’assemblage FINT1, FINT2 assemblées l’une contre l’autre ( ).
L’assemblage peut être réalisée de sorte que les plaques W1, W2 soient connectées électriquement entre elles via leurs faces d’assemblage comme illustré très schématiquement sur la partie basse de la . En particulier, chaque plaque W1, W2 peut présenter des pistes conductrices d’électricité et/ou des contacts conducteurs d’électricité sur leur face d’assemblage. Afin de connecter électriquement les deux plaques W1, W2, ces dernières sont assemblées en disposant les pistes conductrices et/ou les contacts conducteurs d’une plaque en regard et au contact des pistes conductrices et/ou des contacts conducteurs de l’autre plaque.
L’assemblage des plaques de circuits intégrés est alors un assemblage 3D qui présente des structures électroniques dite 3D (« trois dimensions ») comportant chacune une puce d’une première plaque assemblée avec une puce d’une deuxième plaque. Les différentes structures 3D sont mutuellement séparées par les lignes de découpe.
Une telle structure 3D permet de réduire des longueurs des interconnexions électriques entre les deux puces qui la composent, de façon à améliorer ses performances en termes de rapidité.
L’assemblage des plaques de circuits intégrés peut ensuite être découpé de façon à obtenir les différentes structures 3D comportant chacune deux puces électroniques empilées l’une sur l’autre.
Comme indiqué ci-avant, l’utilisation de différentes plaques de circuits intégrés permet de répartir des fonctions chaque puce d’une structure 3D. Une première plaque peut notamment être utilisée pour réaliser des circuits intégrés implémentant une partie analogique des structures électroniques et une deuxième plaque peut être utilisée pour réaliser des circuits intégrés implémentant une partie numérique des structures. Par exemple, la première plaque W1 peut être utilisée pour réaliser des matrices de détecteurs de capteurs d’images et la deuxième plaque W2 peut être utilisée pour réaliser des circuits intégrés mettant en œuvre un traitement numérique des données générées à partir de ces matrices de détecteurs.
Les figures 3 à 6 représentent schématiquement tout ou partie des deux plaques de circuits intégrés W1 et W2 sans détailler les structures individuelles 3D.
Plus particulièrement, comme illustré à la , chaque plaque comprend une première partie « FEOL » (acronyme de l’expression anglo-saxonne « Front End Of Line ») dans laquelle sont formés les composants électroniques des puces.
Chaque plaque de circuit intégré comprend également une deuxième partie « BEOL » (acronyme de l’expression anglo-saxonne « Back End Of Line ») comportant des réseaux d’interconnexions intégrés dans une ou plusieurs couches diélectriques. Cette deuxième partie « BEOL » s’étend depuis la première partie FEOL jusqu’à la face d’assemblage de la plaque de circuits intégrés. En particulier, les réseaux d’interconnexion de la deuxième partie BEOL s’étendent depuis les composants électroniques de la première partie FEOL jusqu’à la face d’assemblage respective des plaques de circuits intégrés.
Plus particulièrement, la première plaque W1 comprend une première partie FEOL1 et une deuxième partie BEOL1 qui s’étend jusqu’à la face d’assemblage FINT1 de la première plaque W1.
La deuxième plaque de circuit intégré W2 comprend une première partie FEOL2 et une deuxième partie BEOL2 jusqu’à la face d’assemblage FINT2 de la deuxième plaque W2 ( ).
Par ailleurs, chaque plaque présente un pourtour délimitant latéralement la plaque. En particulier, la première plaque W1 présente ( ) une zone principale ZC et une zone périphérique ZP s’étendant autour de la zone principale jusqu’au pourtour de la plaque. La illustre seulement une vue en coupe d’une section de la première plaque W1, de sorte qu’un seul côté de la plaque de circuits intégrés est représenté. La zone principale ZC de la première plaque W1 comprend l’ensemble des éléments fonctionnels de la première plaque, c’est-à-dire les composants électroniques et les réseaux d’interconnexion. La zone périphérique ZP est quant à elle dépourvue d’éléments fonctionnels de la première plaque. La zone périphérique ZP peut s’étendre par exemple sur une distance D1 comprise entre 1 et 4 mm à partir du pourtour de la plaque W1, par exemple de l’ordre de 3 mm.
Le pourtour de chaque plaque peut être arrondi de sorte que chaque plaque présente une tombée de bord (connue sous l’expression anglosaxonne « edge roll off ») sur sa zone périphérique. La tombée de bord correspond à une baisse de la hauteur de la face d’assemblage dans la zone périphérique de la plaque par rapport à la zone principale de la plaque.
Le procédé d’assemblage est utilisé pour réaliser un assemblage hybride (en anglais « hybrid bonding ») permettant de créer des liaisons entre les couches diélectriques des parties BEOL1 et BEOL2 des plaques de circuits intégrés W1, W2 et des liaisons entre les pistes conductrices sur la face d’assemblage FINT1 de la plaque W1 et les pistes conductrices sur la face d’assemblage FINT2 de la plaque W2.
Comme illustré sur la , le procédé comprend une obtention 100 de la première plaque de circuits intégrés W1 et de la deuxième plaque de circuits intégrés W2.
Le procédé comprend ensuite un retrait de matière par abrasion 101 d’une portion du pourtour de la face d’assemblage de la première plaque W1. Le retrait de matière par abrasion 101 permet de creuser la face d’assemblage FINT1 à partir du pourtour de la première plaque W1 de façon à creuser la face d’assemblage FINT1 dans la zone périphérique ZP de la première plaque W1 à partir de son pourtour. Ainsi, le retrait de matière par abrasion 101 permet d’obtenir un creux périphérique EDG dans la zone périphérique ZP de la plaque de circuits intégrés W1, comme illustré à la . Le creux s’étend partiellement dans la première partie FEOL1 et s’étend dans la deuxième partie BEOL1 de la plaque W1.
En particulier, le creux EDG présente une surface S_BVL s’étendant à partir de la face d’assemblage FINT1 jusqu’au pourtour de la plaque W1. La surface S_BVL du creux présente une forme arrondie à partir de la face d’assemblage FINT1 de la première plaque W1 jusqu’à une profondeur donnée dans la première plaque W1 puis est plane et parallèle à la face d’assemblage FINT1 à partir de cette profondeur jusqu’au pourtour de la première plaque de circuits intégrés FINT1.
Plus particulièrement, le creux EDG est formé sur une profondeur DEVD comprise entre 50 et 150µm, notamment de l’ordre de 100µm. Le creux EDG s’étend dans la zone périphérique ZP de la plaque W1. Le creux EDG s’étend donc depuis le pourtour de la plaque W1 sur une distance DZP comprise entre 1 et 4 mm, notamment de l’ordre de 3 mm.
En outre, la surface S_BVL du creux EDG présente, à l’intersection entre cette surface S_BVL et la face d’assemblage FINT1, une tangente au moins sensiblement orthogonale à la face d’assemblage FINT1. Par exemple, l’angle entre cette tangente et la face d’assemblage FINT1 est compris entre 5 et 20 degrés.
En particulier, la forme arrondie du creux présente un rayon de courbure compris entre 1 et 10 mm, notamment de l’ordre de 5 mm.
Le retrait 101 peut être réalisé par une machine de polissage. La machine de polissage comprend une plateforme de support (non représentée) pouvant être entraînée en rotation sur elle-même autour d’un axe orthogonal (Y) à cette plateforme de support et passant par son centre.
Comme illustré à la , la machine de polissage comprend au moins un ruban abrasif FLM configuré pour pouvoir être appliqué contre le pourtour de la face d’assemblage FINT1 de la première plaque W1.
En particulier, chaque ruban FLM présente une face abrasive. Cette face abrasive peut être placée contre le pourtour de la face d’assemblage FINT de la première plaque W1. Afin de lui conférer une propriété abrasive, des diamants sont collées sur la face abrasive. Ces diamants permettent de retirer de la matière de la première plaque W1 lorsque le ruban est entraîné en mouvement.
Chaque ruban FLM est configuré pour être déroulé, c’est-à-dire entraîné en translation selon sa direction longitudinale, contre le pourtour de la première plaque W1 sur la face d’assemblage FINT1 de la zone périphérique ZP de façon à creuser la première plaque W1.
Pour former le creux périphérique EDG, chaque ruban abrasif FLM est mis au contact du pourtour de la face d’assemblage FINT1 et déroulé tout en faisant tourner la première plaque W1 en entraînant la plateforme de support en rotation.
Le retrait par abrasion d’une portion de la face d’assemblage FINT1 dans la zone périphérique ZP de la première plaque W1 permet d’éliminer la tombée de bord de la première plaque W1. En outre, le retrait par abrasion permet de former le creux périphérique EDG présentant un profil arrondi qui limite, voire empêche, l’apparition de défauts en périphérie de la zone principale ZC, tels que ceux pouvant apparaître au niveau de la coupe abrupte effectuée lors du détourage mécanique dans l’art antérieur.
Le procédé comprend ensuite un collage 102 par adhésion moléculaire (connu également selon l’expression anglosaxonne « fusion bonding ») de la face d’assemblage FINT1 de la première plaque de W1 à la face d’assemblage FINT2 de la deuxième plaque W2.
Comme illustré à la , le collage 102 par adhésion moléculaire permet de former des liaisons BND entre la couche diélectrique de la deuxième partie BEOL1 de la première plaque W1 et la couche diélectrique de la deuxième partie BEOL2 de la deuxième plaque W2.
L’absence de défaut en périphérie de la zone principale ZC de la plaque W1 suite au retrait 101 par abrasion d’une portion de la zone périphérique ZP réalisé pour éliminer la tombée de bord de la plaque W1 permet d’améliorer le collage 102 par adhésion moléculaire.
Le procédé comprend ensuite un contrôle 103 du collage 102 par adhésion moléculaire des deux plaques W1, W2. Ce contrôle 103 permet de vérifier que le collage 102 par adhésion moléculaire des deux plaques W1, W2 a été réalisé correctement. Ce contrôle est réalisé par exemple par une analyse de l’assemblage par ondes acoustiques dans un milieu aqueux. En particulier, si le contrôle 103 détecte que l’assemblage est non conforme, alors les plaques peuvent être décollées pour effectuer de nouveau le retrait 101 avant de recoller les deux plaques de circuits intégrés par adhésion moléculaire.
Ce contrôle 103 peut être aisément réalisé suite au collage 102 par adhésion moléculaire du fait de la forme du creux périphérique EDG qui empêche une pénétration de l’humidité du milieux aqueux entre les plaques W1, W2 qui pourrait entraîner des défauts de collage. En particulier, comme vu précédemment, la surface S_BVL du creux périphérique EDG présente, à l’intersection entre cette surface S_BVL et la face d’assemblage FINT1, une tangente au moins sensiblement orthogonale à la face d’assemblage FINT1 de la plaque de circuits intégrés W1. Cette tangente est également au moins sensiblement orthogonale à la face d’assemblage FINT2 de la plaque de circuits intégrés W2 une fois le collage 102 par adhésion moléculaire réalisé. De la sorte, la périphérie de la zone principale ZC de la plaque W1 est bien en contact de la plaque W2. L’humidité du milieu aqueux ne peut donc pas pénétrer entre les deux plaques W1, W2 lors du contrôle 103.
Contrôler le collage 102 par adhésion moléculaire à ce stade du procédé permet de détecter des défauts dans le collage alors qu’il est encore possible de décoller les deux plaques de circuits intégrés W1, W2 avant de réitérer le collage. Ainsi, la détection de défauts de collage à ce stade du procédé permet d’éviter de mettre au rebus les deux plaques de circuits intégrés collées.
En outre, contrôler le collage 102 à ce stade du procédé permet d’éviter de mettre en œuvre une thermocompression suite au collage par adhésion moléculaire. En effet, la thermocompression utilisée classiquement pour améliorer le collage des deux plaques de circuits intégrés est ici inutile car la qualité du collage 102 par adhésion moléculaire a déjà été contrôlée.
Le procédé comprend ensuite un recuit 104 (connu également selon l’expression anglosaxonne « anneal »). Le recuit 104 permet de créer des liaisons covalentes BND entre les pistes conductrices sur la face d’assemblage FINT1 de la plaque W1 et les pistes conductrices sur la face d’assemblage FINT2 de la plaque W2. Les deux plaques de circuits intégrés W1, W2 sont alors connectées électriquement. Le recuit 104 permet également de sceller l’assemblage des deux plaques W1, W2. Les plaques W1, W2 ne peuvent plus être désassemblées suite à ce recuit 104. Le recuit peut être réalisé à une température comprise entre 200°C et 450°C notamment de l’ordre de 350°C, pendant une durée comprise entre 1 et 4 heures notamment de l’ordre de 2 heures.
Le procédé comprend ensuite un contrôle 105 permettant de vérifier la conformité de l’assemblage des plaques W1, W2. En particulier, le contrôle 105 permet notamment de vérifier la conformité des liaisons BND formées lors du recuit 104.
L’assemblage des plaques de circuits intégrés W1, W2 peut ensuite être découpé pour obtenir les différentes structures électroniques 3D comportant chacune plusieurs circuits intégrés superposés.
Un tel procédé d’assemblage de plaques de circuits intégrés présente l’avantage d’être rapide par rapport aux procédés d’assemblage connus. En effet, un tel procédé ne requiert pas de thermocompression entre le collage 102 par adhésion moléculaire et le recuit 104. En outre, le collage 102 par adhésion étant amélioré, il est possible de contrôler plus rapidement la conformité de l’assemblage des plaques de circuits intégrés W1, W2.
Un tel procédé d’assemblage présente également l’avantage de réduire la mise au rebut de plaques de circuits intégrés suite à des défauts d’assemblage non réversibles. Un tel procédé d’assemblage permet donc de réduire les coûts de fabrication de puces électroniques superposées.
Le procédé d’assemblage décrit précédemment permet d’obtenir un assemblage d’une première plaque W1 et d’une deuxième plaque W2 de circuits intégrés empilées l’une sur l’autre, comme illustré à la .
On rappelle ci-après des caractéristiques d’un assemblage de plaques de circuits intégrés W1 et W2 selon un mode de réalisation de l’invention, tel qu’illustré sur cette
La première plaque W1 et la deuxième plaque W2 comprennent chacune une première partie FEOL1, FEOL2 qui comporte des composants électroniques et une deuxième partie BEOL1, BEOL2 qui comporte des réseaux d’interconnexion intégrés dans une ou plusieurs couches diélectriques. Les plaques W1 et W2 comportent également chacune une face d’assemblage FINT1 et FINT2. Les réseaux d’interconnexion des deuxièmes parties BEOL1, BEOL2 s’étendent, dans chacune des plaques W1, W2, depuis les composants électroniques jusqu’à la face d’assemblage respective de chaque plaque W1, W2.
La face d’assemblage FINT2 de la deuxième plaque W2 est collée à la face d’assemblage FINT1 de la première plaque W1. Les réseaux d’interconnexion de la première plaque W1 et de la deuxième plaque W2 sont connectés électriquement via les faces d’assemblages FINT1 et FINT2, notamment par l’intermédiaire de liaisons covalentes BND entre des pistes conductrices sur la face d’assemblage FINT1 de la plaque de circuits intégrés W1 et des pistes conductrices sur la face d’assemblage FINT2 de la plaque de circuits intégrés W2
La première plaque de circuits intégrés W1 comporte en outre un creux périphérique EDG. Le creux périphérique EDG s’étend dans une zone périphérique ZP de la première plaque de circuits intégrés et, en particulier, depuis le pourtour de la première plaque de circuits intégrés W1 sur une distance DZP comprise entre 1 et 4 mm. En outre, le creux EDG a une profondeur DEVD comprise entre 50 et 150 µm, par exemple de l’ordre de 100 µm.
Le creux périphérique EDG présente une surface S_BVL qui s’étend à partir de la face d’assemblage FINT1 jusqu’au pourtour de la première plaque W1. La surface S_BVL du creux présente une forme arrondie à partir de la face d’assemblage FINT1 de la première plaque W1 jusqu’à une profondeur dans la première plaque W1. En particulier, la forme arrondie du creux EDG présente un rayon de courbure compris entre 1 et 10mm, notamment de l’ordre de 5 mm.
La surface S_BVL du creux EDG est, en outre, plane et parallèle à la face d’assemblage FINT1 à partir de cette profondeur jusqu’au pourtour de la première plaque de circuits intégrés W1. La surface S_BVL du creux présente également, à l’intersection entre cette surface S_BVL et la face d’assemblage FINT1, une tangente orientée par rapport à la face d’assemblage FINT1 selon un angle compris entre 5 et 20 degrés.

Claims (20)

  1. Procédé d’assemblage de deux plaques de circuits intégrés (W1, W2), le procédé comprenant :
    - un retrait par abrasion d’une portion d’une face d’assemblage (FINT1) d’une première plaque de circuits intégrés (W1) sur un pourtour de la première plaque (W1), et
    - un collage de la face d’assemblage (FINT1) de la première plaque (W1) à une face d’assemblage (FINT2) d’une deuxième plaque de circuits intégrés (W2).
  2. Procédé selon la revendication 1, dans lequel ledit retrait par abrasion permet de former un creux périphérique (EDG) présentant une surface (S_BVL) s’étendant à partir de la face d’assemblage (FINT1) jusqu’au pourtour de la première plaque (W1), la surface (S_BVL) du creux présentant une forme arrondie à partir de la face d’assemblage (FINT1) de la première plaque (W1) jusqu’à une profondeur dans la première plaque (W1) puis étant plane et parallèle à la face d’assemblage à partir de cette profondeur jusqu’au pourtour de la première plaque de circuits intégrés (W1).
  3. Procédé selon la revendication 2, dans lequel la surface (S_BVL) du creux (EDG) présente, à l’intersection entre cette surface (S_BVL) et la face d’assemblage (FINT1), une tangente orientée par rapport à la face d’assemblage (FINT1) selon un angle compris entre 5et 20 degrés.
  4. Procédé selon l’une des revendications 2 ou 3, dans lequel le creux (EDG) s’étend depuis le pourtour de la première plaque de circuits intégrés (W1) sur une distance (DZP) comprise entre 1 et 4 mm.
  5. Procédé selon l’une des revendications 2 à 4, dans lequel le creux (EDG) est formé sur une profondeur (DEVD) comprise entre 50 et 150 µm.
  6. Procédé selon l’une des revendications 2 à 5, dans lequel la forme arrondie du creux (EDG) présente un rayon de courbure compris entre 1 et 10 mm, notamment de l’ordre de 5 mm.
  7. Procédé selon l’une quelconque des revendications 1 à 6, dans lequel le retrait par abrasion de la portion de la première plaque de circuits intégrés (W1) est réalisé à l’aide d’au moins un ruban abrasif (FLM) placé contre la face d’assemblage (FINT1) sur le pourtour de la première plaque de circuits intégrés (W1) tout en entraînant la première plaque de circuits intégrés (W1) en rotation.
  8. Procédé selon la revendication 7, dans lequel la surface des rubans abrasifs (FLM) présente une face abrasive comportant des diamants abrasifs.
  9. Procédé selon l’une des revendications 1 à 8, dans lequel le collage est un collage par adhésion moléculaire.
  10. Procédé selon la revendication 9, comprenant en outre un contrôle d’une conformité du collage.
  11. Procédé selon l’une des revendications 1 à 10, comprenant en outre un recuit suite au collage.
  12. Procédé selon la revendication 11, le recuit est réalisé après le contrôle de la conformité du collage.
  13. Procédé selon l’une quelconque des revendications 11 ou 12, comprenant en outre un contrôle de l’assemblage des deux plaques de circuits intégrés (W1, W2) après le recuit.
  14. Procédé selon l’une quelconque des revendications 1 à 13, dans lequel chaque plaque de circuits intégrés (W1, W2) comprend une première partie (FEOL1, FEOL2) comportant des composants électroniques et une deuxième partie (BEOL1, BEOL2) comportant des réseaux d’interconnexion intégrés dans une ou plusieurs couches diélectriques, les réseaux d’interconnexion s’étendant depuis lesdits composants électroniques jusqu’à la face d’assemblage (FINT1, FINT2) de cette plaque de circuits intégrés, les réseaux d’interconnexion des deux plaques de circuits intégrés (W1, W2) étant adaptés à être connectés électriquement via les deux faces d’assemblage (FINT1, FINT2) une fois les deux plaques de circuits intégrés (W1, W2) assemblées.
  15. Assemblage de deux plaques de circuits intégrés (W1, W2), comprenant:
    - une première plaque de circuits intégrés(W1) comportant une face d’assemblage (FINT1) et un creux périphérique (EDG) présentant une surface (S_BVL) s’étendant à partir de la face d’assemblage (FINT1) jusqu’au pourtour de la première plaque (W1), la surface (S_BVL) du creux présentant une forme arrondie à partir de la face d’assemblage (FINT1) de la première plaque (W1) jusqu’à une profondeur dans la première plaque (W1) puis étant plane et parallèle à la face d’assemblage (FINT1) à partir de cette profondeur jusqu’au pourtour de la première plaque de circuits intégrés (W1),
    - une deuxième plaque de circuits intégrés (W2) comportant une face d’assemblage (FINT2) collée à la face d’assemblage (FINT1) de la première plaque (W1).
  16. Assemblage selon la revendication 15, dans lequel la surface (S_BVL) du creux (EDG) présente, à l’intersection entre cette surface (S_BVL) et la face d’assemblage (FINT1), une tangente orientée par rapport à la face d’assemblage (FINT1) selon un angle compris entre 5 et 20 degrés.
  17. Assemblage selon l’une des revendications 15 ou 16, dans lequel le creux (EDG) s’étend depuis le pourtour de la première plaque de circuits intégrés (W1) sur une distance (DZP) comprise entre 1 et 4mm.
  18. Assemblage selon l’une des revendications 15 à 17, dans lequel la profondeur (DEVD) du creux périphérique (EDG) est comprise entre 50 et 150 µm.
  19. Assemblage selon l’une des revendications 15 à 18, dans lequel la forme arrondie du creux (EDG) présente un rayon de courbure compris entre 1 et 10 mm, notamment de l’ordre de 5mm.
  20. Assemblage selon l’une des revendications 15 à 19, dans lequel chaque plaque de circuits intégrés (W1, W2) comprend une première partie (FEOL1, FEOL2) comportant des composants électroniques et une partie (BEOL1, BEOL2) comportant des réseaux d’interconnexion intégrés dans une ou plusieurs couches diélectriques, les réseaux d’interconnexion s’étendant depuis lesdits composants électroniques jusqu’à la face d’assemblage (FINT1, FINT2) de cette plaque de circuit intégré, les réseaux d’interconnexion des deux plaques de circuit intégré (W1, W2) étant connectés électriquement via les deux faces d’assemblage (FINT1, FINT2).
FR2211895A 2022-11-16 2022-11-16 Assemblage de plaques de circuits intégrés Pending FR3142040A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2211895A FR3142040A1 (fr) 2022-11-16 2022-11-16 Assemblage de plaques de circuits intégrés
US18/504,895 US20240170451A1 (en) 2022-11-16 2023-11-08 Assembly of integrated circuit wafers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2211895A FR3142040A1 (fr) 2022-11-16 2022-11-16 Assemblage de plaques de circuits intégrés
FR2211895 2022-11-16

Publications (1)

Publication Number Publication Date
FR3142040A1 true FR3142040A1 (fr) 2024-05-17

Family

ID=85175841

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2211895A Pending FR3142040A1 (fr) 2022-11-16 2022-11-16 Assemblage de plaques de circuits intégrés

Country Status (2)

Country Link
US (1) US20240170451A1 (fr)
FR (1) FR3142040A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130237033A1 (en) * 2010-02-22 2013-09-12 Ebara Corporation Method for manufacturing semiconductor device
US20200083036A1 (en) * 2018-03-15 2020-03-12 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device and manufacturing method of the same
US20210091024A1 (en) * 2019-09-19 2021-03-25 Kioxia Corporation Semiconductor device and method for manufacturing the same
US20210384078A1 (en) * 2020-05-05 2021-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for wafer stack processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130237033A1 (en) * 2010-02-22 2013-09-12 Ebara Corporation Method for manufacturing semiconductor device
US20200083036A1 (en) * 2018-03-15 2020-03-12 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor device and manufacturing method of the same
US20210091024A1 (en) * 2019-09-19 2021-03-25 Kioxia Corporation Semiconductor device and method for manufacturing the same
US20210384078A1 (en) * 2020-05-05 2021-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for wafer stack processing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KIM SOON-WOOK ET AL: "Ultra-Fine Pitch 3D Integration Using Face-to-Face Hybrid Wafer Bonding Combined with a Via-Middle Through-Silicon-Via Process", 2016 IEEE 66TH ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE (ECTC), IEEE, 31 May 2016 (2016-05-31), pages 1179 - 1185, XP032947686, DOI: 10.1109/ECTC.2016.205 *

Also Published As

Publication number Publication date
US20240170451A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
EP2863420B1 (fr) Procédé amélioré d'assemblage par collage direct entre deux éléments, chaque élément comprenant des portions de métal et de matériaux diélectriques
EP1880417A2 (fr) Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
WO2006070160A1 (fr) Procede de detourage d'une structure obtenue par assemblage de deux plaques
WO2008074688A1 (fr) Procede de fabrication de capteur d'image a haute densite d'integration
WO2017068268A1 (fr) Dispositif à ondes acoustiques de surface et procédé de fabrication associé
FR2986904A1 (fr) Systeme d'assemblage de puces
FR2926671A1 (fr) Procede de traitement de defauts lors de collage de plaques
FR2935537A1 (fr) Procede d'initiation d'adhesion moleculaire
FR2734664A1 (fr) Procede pour realiser l'integration verticale de systemes de la microelectronique
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
FR2947380A1 (fr) Procede de collage par adhesion moleculaire.
WO2015018784A1 (fr) Procédé de fabrication d'une structure semi-conductrice avec collage temporaire via des couches métalliques
FR2983638A1 (fr) Procede de formation d'un circuit integre
EP2041022A1 (fr) Circuit intégré réparti sur au moins deux plans non parallèles et son procédé de réalisation
FR2963848A1 (fr) Procede de collage par adhesion moleculaire a basse pression
EP1955374B1 (fr) Module electronique 3d
FR3142040A1 (fr) Assemblage de plaques de circuits intégrés
FR3061802B1 (fr) Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
FR2851079A1 (fr) Structure semi-conductrice sur substrat a forte rugosite
FR2969373A1 (fr) Procede d'assemblage de deux plaques et dispositif correspondant
EP1692716B1 (fr) Collage moleculaire de composants microelectroniques sur un film polymere
FR2842646A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842649A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
EP2246890B1 (fr) Mode de réalisation d'un module de capture d'images
EP4020600B1 (fr) Procédé de mise en courbure collective de composants microélectroniques

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240517