FR2969373A1 - Procede d'assemblage de deux plaques et dispositif correspondant - Google Patents
Procede d'assemblage de deux plaques et dispositif correspondant Download PDFInfo
- Publication number
- FR2969373A1 FR2969373A1 FR1060839A FR1060839A FR2969373A1 FR 2969373 A1 FR2969373 A1 FR 2969373A1 FR 1060839 A FR1060839 A FR 1060839A FR 1060839 A FR1060839 A FR 1060839A FR 2969373 A1 FR2969373 A1 FR 2969373A1
- Authority
- FR
- France
- Prior art keywords
- plate
- face
- plates
- bonding
- bevelled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000009412 basement excavation Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 238000000227 grinding Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
Procédé et dispositif correspondant d'assemblage d'une première plaque et d'une deuxième plaque (P1, P2) biseautées à leur périphérie, comprenant une étape d'excavation sur la partie périphérique biseautée (BIS) d'au moins une première face de la première plaque (P1) engendrant un dépôt en bordure de la zone excavée du matériau de la première plaque, et une étape de collage de la première face et d'une deuxième face de la deuxième plaque.
Description
B 10-4091 FR 1 Procédé d'assemblage de deux plaques et dispositif correspondant
L'invention concerne les circuits intégrés et plus particulièrement l'assemblage d'au moins deux plaques de matériaux utilisés en microélectronique, notamment des plaques semi-conductrices, par exemple deux plaques de silicium. La fabrication des circuits intégrés dans des substrats de silicium peut nécessiter l'assemblage de deux plaques de silicium. Par exemple, les structures tridimensionnelles comprennent des composants fabriqués sur au moins deux plaques de silicium distinctes puis assemblées. On pourra également citer les dispositifs imageurs à éclairement face arrière, dans lesquels les cellules de photo détection sont disposées à proximité de la face arrière des substrats dans lesquels elles sont fabriquées. Ces substrats sont généralement amincis lors d'étapes de polissages ou de rectification (en anglais « grinding ») mécaniques afin de rapprocher la surface arrière des zones actives des cellules de photo détection. Afin de permettre cet amincissement, une deuxième plaque de silicium est fixée sur la face avant du premier substrat pour former une poignée. Par ailleurs, lors de la fabrication de structures tridimensionnelles, des interconnexions verticales traversantes, dites TSV : « Through Silicon Via » sont réalisées à travers au moins une plaque de silicium. Généralement, cette plaque de silicium est amincie lors d'un polissage ou d'une rectification (en anglais « grinding ») mécanique pour permettre la réalisation d'interconnexions verticales traversantes courtes. Un assemblage classique de deux plaques, par exemple de silicium, a été représenté sur la figure la. Sur cette figure, on a représenté de manière schématique deux plaques de silicium Pl et P2. Afin de procéder au collage des deux plaques, une couche de collage OX, par exemple de dioxyde de silicium (SiO2), a été formée à la surface des deux plaques, par exemple lors d'une étape de croissance ou lors d'un dépôt de dioxyde de silicium (SiO2). Les deux plaques Pl et P2 sont, généralement, des plaques d'un diamètre de 200mm ou 300mm, et comportent, de manière classique, une partie périphérique biseautée BIS. La partie périphérique biseautée BIS peut s'étendre sur une portion de l'ordre de lmm à 3mm sur les plaques Pl et P2. Une cavité CV est formée entre les parties périphériques biseautées BIS des deux plaques Pl et P2 après collage. La présence de la cavité CV a notamment pour inconvénient de ne pas conduire à la solidarisation mutuelle des parties périphériques des plaques lors du collage. De ce fait, lors de l'amincissement de la plaque Pl (figure lb), le bord de la plaque Pl devient trop fragile et peut se délaminer et conduire à une fracture de la partie périphérique biseautée BIS. Cette fracture peut émettre des éclats qui peuvent rayer profondément la surface de la plaque Pl pendant l'étape d'amincissement et constitue aussi une source de contamination particulaire. I1 a été proposé de procéder avant collage à une découpe des parties biseautées de la plaque de silicium à amincir (figure 2a), selon une technique bien connue de l'homme du métier appelée « détourage », ou, en langue anglaise :« edge grinding » ou « edge trimming ». Sur cette figure, la partie périphérique biseautée BIS de la plaque Pl a été découpée, par exemple lors d'une découpe mécanique, avant l'étape d'amincissement de la plaque Pl. Sur la figure 2b, on a représenté la plaque Pl après l'étape d'amincissement. L'absence de partie périphérique biseautée BIS permet d'obtenir une épaisseur de l'ordre du micromètre sans l'apparition de fractures. Cela étant, outre le fait de constituer une étape supplémentaire dans l'assemblage de deux plaques, cette découpe peut faire apparaître des particules capables de contaminer les équipements.
Selon un mode de mise en oeuvre et de réalisation, il est proposé de supprimer l'étape de découpe des bords biseautés d'une plaque lors de l'assemblage de deux plaques, notamment de deux plaques de matériau semi-conducteur.
Selon un aspect, il est proposé un procédé d'assemblage d'une première plaque et d'une deuxième plaque biseautées à leur périphérie, comprenant une étape d'excavation sur la partie périphérique biseautée d'au moins une première face de la première plaque engendrant un dépôt en bordure de la zone excavée du matériau de la première plaque, et une étape de collage de la première face et d'une deuxième face de la deuxième plaque. Le terme « biseautée » doit être pris dans un sens très large englobant notamment une taille des plaques à leur extrémité selon une direction sensiblement oblique, la surface taillée présentant un profil décroissant vers l'extrémité, que ce profil soit droit ou arrondi par exemple. Le dépôt en bordure de la zone excavée du matériau précédemment constitutif de cette zone sur la partie périphérique biseautée permet de combler au moins partiellement l'espace entre les deux parties biseautées. L'étape de collage peut comprendre un collage direct de la première face et de la deuxième face. Par collage direct (encore appelé parfois collage moléculaire), on entend une étape de collage sans apport de matière adhésive, par mise en contact des faces à assembler. Avantageusement, l'étape de collage comprend avant le collage direct une formation d'une couche de collage sur la première face de la première plaque obtenue après l'étape d'excavation et/ou sur la deuxième face de la deuxième plaque.
La formation de la couche de collage (en oxyde de silicium ou en nitrure de silicium par exemple) permet entre autre de niveler les surfaces et de faciliter le collage direct subséquent. Avantageusement, la formation de la couche de collage sur une plaque comprend une oxydation du matériau de ladite plaque.
Ainsi, si la plaque est en silicium, la formation de la couche de collage peut correspondre à la formation d'une couche de dioxyde de silicium (SiO2). I1 peut s'agir par exemple d'une oxydation globale de la première plaque.
Si la plaque est en silicium, l'excavation conduit au dépôt en bordure de la zone excavée de silicium polycristallin. Le silicium polycristallin étant plus poreux que le silicium monocristallin, lors de la formation du dioxyde de silicium par oxydation, par exemple par croissance sèche, la diffusion des atomes d'oxygène à travers le silicium polycristallin sera plus rapide que sur le substrat monocristallin. Par conséquent, l'épaisseur de dioxyde de silicium sera plus épaisse sur les parties périphériques biseautées qui comportent du silicium polycristallin. En variante, la formation de la couche de collage (de dioxyde de silicium ou de nitrure de silicium par exemple) est réalisée par dépôt. Ainsi, la cavité formée entre les parties périphériques biseautées est comblée par le matériau de la zone excavée et de la couche de collage. La zone de collage entre les deux plaques est ainsi accrue latéralement au niveau de cette zone biseautée, et la partie périphérique biseautée de la plaque à amincir est maintenue lors de l'étape d'amincissement, permettant ainsi d'éviter la fracture de cette partie périphérique sans avoir recours à une étape de détourage. Avantageusement, l'étape de collage comprend avant le collage direct une préparation des surfaces à assembler de façon à faciliter le collage direct, notamment en termes de planéité, de rugosité et d'hydrophilie. Avantageusement, le procédé comprend en outre une étape d'excavation sur la partie périphérique biseautée de ladite deuxième face. Ainsi, le matériau déposé en bordure de la zone excavée sur les deux plaques contribue au comblement des cavités formées entre les parties périphériques biseautées.
Selon un mode de mise en oeuvre, l'excavation est réalisée à l'aide d'un faisceau laser. L'application de ce faisceau laser entraine une expulsion du matériau constitutif de la plaque qui est redéposé autour du point d'impact du faisceau laser Si la plaque est en silicium, la matériau redéposé sera du silicium polycristallin. Avantageusement, le procédé comprend en outre un amincissement d'au moins une des deux plaques. Selon un autre aspect, il est proposé un dispositif comprenant au moins deux plaques biseautées à leur périphérie et mutuellement solidarisées, dont l'une au moins présente au niveau de sa face assemblée dans sa périphérie biseautée une excavation dont le contour présente un surplus de matériau de la plaque excavée. Avantageusement, ladite face et/ou la face assemblée de l'autre plaque est recouverte d'une couche de collage. L'une des deux plaques peut être plus mince que l'autre. Les plaques peuvent être en matériau semiconducteur, notamment en silicium, en germanium, en matériau III-V ou II-VI, ou en verre.
Les deux plaques peuvent comprendre des matériaux différents. Avantageusement, la couche de collage peut comprendre du dioxyde de silicium (SiO2) ou du nitrure de silicium (Si3N4). D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures la, lb, 2a et 2b, déjà décrites, illustrent schématiquement un assemblage de deux plaques de silicium selon l'art antérieur, et - les figures 3 à 7 illustrent un mode de mise en oeuvre et de réalisation selon l'invention. Sur la figure 3, on a représenté, en vue de dessus et de manière schématique, une plaque Pl, par exemple de silicium, comportant une partie périphérique biseautée BIS.
La plaque Pl peut être d'un diamètre, par exemple, de 200 ou 300 millimètres, et d'une épaisseur de 700 micromètres. La partie périphérique biseautée BIS peut s'étendre, à titre d'exemple, sur un à trois millimètres.
Un faisceau laser est appliqué sur la partie périphérique biseautée BIS, par exemple, sur le trajet T. Ce trajet T est un trajet circulaire (par exemple à 2 ou 3mm du bord de la plaque), mais il est également possible de procéder à d'autres types de trajet, par exemple une sinusoïde. A titre d'exemple, ce trajet T est un trajet continu mais il est également possible d'appliquer le faisceau laser selon un trajet T discontinu. A titre d'exemple, le trajet T peut avoir une largeur de l'ordre de 500 micromètres. Le laser utilisé peut être un laser utilisé pour le marquage de codes de référence sur les plaques utilisées en microélectronique lors d'une étape bien connue de l'homme du métier. Sur la figure 4, on a représenté une vue en coupe de la plaque P 1 après l'application du laser selon le trajet T. La partie périphérique biseautée BIS comporte maintenant une excavation ou un cratère CR (typiquement de quelques microns de profondeur), formé lors de la fusion du silicium résultant de l'application du faisceau laser. Lors de cette fusion, des grains de silicium sont extraits et se redéposent sur la partie périphérique biseautée BIS de manière à former un amas de polysilicium POLY.
Lors de cette fusion, des grains de silicium peuvent ou non rester dans le cratère CR. Mais même si le cratère CR ne contient pas de grains de silicium, on obtiendra tout de même une solidarisation acceptable des parties périphériques biseautées BIS. La puissance du laser peut être adaptée pour contrôler la profondeur du cratère et donc la quantité de matière redéposée et ainsi combler une partie plus ou moins large de la zone biseautée. Afin de permettre un collage de la plaque Pl avec une autre plaque, une couche de collage OX, par exemple de dioxyde de silicium, est formée au moins sur la surface supérieure de la plaque Pl, par exemple lors d'une croissance sèche (figure 5). La couche de polysilicium POLY est une couche poreuse qui facilite la diffusion des atomes d'oxygène introduits lors de la croissance sèche, ce qui favorise la croissance du dioxyde de silicium. Ainsi les grains de silicium de la couche POLY sont transformés au moins partiellement en dioxyde de silicium OXB formant une couche plus épaisse que la couche OX. En effet, un grain de silicium au moins partiellement transformé en dioxyde de silicium présente après transformation un volume plus important. En variante, la formation de dioxyde de silicium peut comprendre un dépôt de dioxyde de silicium, par exemple un dépôt classique du type chimique en phase vapeur (dépôt CVD : « Chemical Vapor Deposition »). L'amas de polysilicium POLY, recouvert de dioxyde de silicium, permet de combler au moins partiellement la cavité entre les parties périphériques biseautées BIS des plaques Pl et P2. I1 peut s'agir par exemple d'un dépôt de tétraethoxysilane (TEOS) d'une épaisseur comprise entre 500 et 1000 nanomètres.
Cette couche de collage peut subir des étapes habituelles de préparation pour faciliter le collage direct subséquent notamment en termes de planéité, de rugosité et d'hydrophilie. Cette préparation peut comprendre une étape de polissage mécano chimique (CMP), un traitement plasma ou UV/Ozone.
Sur la figure 6, on a représenté le collage de la plaque P1 avec une plaque de silicium P2 sur laquelle on a également formé une couche optionnelle de collage OX, par exemple de dioxyde de silicium (SiO2). I1 pourrait également s'agir d'une couche de nitrure de silicium (Si3N4). La couche de dioxyde de silicium OXB permet de combler au moins partiellement la cavité formée entre les parties biseautées BIS des plaques P1 et P2. La couche de collage OX de la deuxième plaque P2 peut également avoir subi des étapes de préparation précédemment évoquées en vue de faciliter le collage direct.
Le collage des plaques Pl et P2 est réalisé de façon classique par collage direct en mettant en contact les deux plaques. Avantageusement, une étape de traitement thermique (par exemple autour de 350°C pendant deux heures) peut être prévue pour renforcer l'énergie de collage. On notera que la présence du cratère CR n'a pas d'incidence sur le comblement de la cavité. En effet, les bords du cratère sur la partie périphérique biseautée, recouverts par la couche d'oxyde de silicium OXB, sont suffisamment hauts pour rejoindre la plaque P2.
Par ailleurs, la couche OXB étant poreuse, le cratère CR ne forme pas une cavité dans laquelle du gaz pourrait être encapsulé et provoquer une défaillance. Lors d'un amincissement ultérieur, par exemple de la plaque Pl (figure 7), il n'y a pas de fracture des parties périphériques biseautées BIS, mutuellement maintenues par la couche OXB. On peut ainsi descendre jusqu'à une épaisseur pour la plaque Pl de l'ordre du micromètre. L'étape d'amincissement peut comprend une étape de rectification mécanique suivi d'un polissage mécano chimique.
On obtient un dispositif comprenant au moins deux plaques biseautées à leur périphérie et mutuellement solidarisées, dont l'une au moins présente au niveau de sa face assemblée dans sa périphérie biseautée une excavation dont le contour présente un surplus de matériau de la plaque excavée.
Bien entendu, des variantes de mise en oeuvre et de réalisation sont possibles. On peut notamment former une couche de collage OXB sur la plaque P2 afin d'améliorer le comblement de la cavité, d'une façon analogue à celle décrite pour la plaque Pl. On peut en outre assembler un nombre supérieur à deux de plaques, lors de la fabrication de circuits intégrés tridimensionnels. La plaque P2 peut être en outre amincie, et remplacer la plaque Pl lors de l'étape d'amincissement. Par ailleurs, il est possible d'assembler des plaques de matériau différents, avec ou sans l'utilisation d'une couche de collage.
On pourra notamment assembler des plaques de silicium, de germanium, de matériau III-V ou II-VI, ou de verre. Des couches de collage de dioxyde de silicium (SiO2) ou de nitrure de silicium (Si3N4) peuvent également être utilisées.
On notera qu'un certain nombre d'étapes peuvent être mises en oeuvre, en particulier des étapes de préparation des surfaces à assembler de façon à faciliter le collage direct, notamment en terme de planéité, de rugosité et d'hydrophilie. De part ces aspects de l'invention, on obtient un assemblage de plaques de silicium dans lequel les parties périphériques biseautées des plaques n'ont pas été découpées, tout en réduisant la contamination des équipements lors de l'assemblage des plaques de silicium et leur amincissement.
Claims (15)
- REVENDICATIONS1. Procédé d'assemblage d'une première plaque et d'une deuxième plaque (Pl, P2) biseautées à leur périphérie, comprenant une étape d'excavation sur la partie périphérique biseautée (BIS) d'au moins une première face de la première plaque (Pl) engendrant un dépôt (POLY) en bordure de la zone excavée du matériau de la première plaque, et une étape de collage de la première face et d'une deuxième face de la deuxième plaque.
- 2. Procédé selon la revendication 1, dans lequel l'étape de collage comprend un collage direct de la première face et de la deuxième face.
- 3. Procédé selon la revendication 2, dans lequel l'étape de collage comprend avant le collage direct une formation d'une couche de collage (OX, OXB) sur la première face de la première plaque (Pl) obtenue après l'étape d'excavation et/ou sur la deuxième face de la deuxième plaque (P2).
- 4. Procédé selon la revendication 3, dans lequel la formation de la couche de collage (OX, OXB) sur une plaque est réalisée par oxydation du matériau de ladite plaque.
- 5. Procédé selon la revendication 3, dans lequel la formation de la couche de collage est réalisée par dépôt.
- 6. Procédé selon la revendication 2, dans lequel l'étape de collage comprend avant l'étape de collage direct une préparation des surfaces à assembler de façon à faciliter le collage direct.
- 7. Procédé selon l'une quelconque des revendications précédentes, comprenant en outre une étape d'excavation sur la partie périphérique biseautée (BIS) de ladite deuxième face.
- 8. Procédé selon l'une quelconque des revendications précédentes, dans lequel l'excavation est réalisée à l'aide d'un faisceau laser.
- 9. Procédé selon l'une quelconque des revendications précédentes, comprenant en outre un amincissement d'au moins une des deux plaques.
- 10. Dispositif comprenant au moins deux plaques (Pl, P2) biseautées à leur périphérie (BIS) et mutuellement solidarisées, dont l'une au moins présente au niveau de sa face assemblée dans sa périphérie biseautée une excavation dont le contour présente un surplus de matériau de la plaque excavée.
- 11. Dispositif selon la revendication 10, dans lequel ladite face et/ou la face assemblée de l'autre plaque est recouverte d'une couche de collage.
- 12. Dispositif selon la revendication 10 ou 1l, caractérisé en ce que l'une des deux plaques (Pl) est plus mince que l'autre.
- 13. Dispositif selon l'une quelconque des revendications 10 à 12, dans lequel les plaques (Pl, P2) sont en matériau semi-conducteur ou en verre.
- 14. Dispositif selon la revendication 13, dans lequel les deux plaques (Pl, P2) comprennent des matériaux différents.
- 15. Dispositif selon la revendication 13 ou 14, dans lequel la couche de collage comprend du dioxyde de silicium ou du nitrure de silicium.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1060839A FR2969373B1 (fr) | 2010-12-20 | 2010-12-20 | Procede d'assemblage de deux plaques et dispositif correspondant |
| US13/330,146 US9330957B2 (en) | 2010-12-20 | 2011-12-19 | Process for assembling two wafers and corresponding device |
| US15/087,093 US20160218178A1 (en) | 2010-12-20 | 2016-03-31 | Process for assembling two wafers and corresponding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1060839A FR2969373B1 (fr) | 2010-12-20 | 2010-12-20 | Procede d'assemblage de deux plaques et dispositif correspondant |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2969373A1 true FR2969373A1 (fr) | 2012-06-22 |
| FR2969373B1 FR2969373B1 (fr) | 2013-07-19 |
Family
ID=43629381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1060839A Expired - Fee Related FR2969373B1 (fr) | 2010-12-20 | 2010-12-20 | Procede d'assemblage de deux plaques et dispositif correspondant |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9330957B2 (fr) |
| FR (1) | FR2969373B1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733300B (zh) * | 2013-12-23 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 一种键合晶片的减薄方法 |
| FR3036223B1 (fr) * | 2015-05-11 | 2018-05-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats |
| CN108242393B (zh) * | 2016-12-23 | 2021-04-23 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN109712875B (zh) * | 2018-12-29 | 2020-11-20 | 上海华力微电子有限公司 | 晶圆直接键合方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040206444A1 (en) * | 2003-03-14 | 2004-10-21 | Fabrice Letertre | Methods for forming an assembly for transfer of a useful layer |
| FR2860842A1 (fr) * | 2003-10-14 | 2005-04-15 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| EP1887613A1 (fr) * | 2005-05-31 | 2008-02-13 | Shin-Etsu Handotai Co., Ltd | Procede de fabrication de tranche liee et appareil destine a rectifier la circonference exterieure de la tranche liee |
| EP1962325A1 (fr) * | 2005-12-16 | 2008-08-27 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication d un substrat lié |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0168348B1 (ko) * | 1995-05-11 | 1999-02-01 | 김광호 | Soi 기판의 제조방법 |
| JP3352896B2 (ja) * | 1997-01-17 | 2002-12-03 | 信越半導体株式会社 | 貼り合わせ基板の作製方法 |
| JPH11204452A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | 半導体基板の処理方法および半導体基板 |
| KR100304197B1 (ko) * | 1998-03-30 | 2001-11-30 | 윤종용 | 소이제조방법 |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP4313874B2 (ja) * | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
| US6263941B1 (en) * | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| JP3991300B2 (ja) * | 2000-04-28 | 2007-10-17 | 株式会社Ｓｕｍｃｏ | 張り合わせ誘電体分離ウェーハの製造方法 |
| JP3580227B2 (ja) * | 2000-06-21 | 2004-10-20 | 三菱住友シリコン株式会社 | 複合基板の分離方法及び分離装置 |
| JP2003031779A (ja) * | 2001-07-13 | 2003-01-31 | Mitsubishi Electric Corp | Ｓｏｉウェハの製造方法 |
| US7378332B2 (en) * | 2002-05-20 | 2008-05-27 | Sumitomo Mitsubishi Silicon Corporation | Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method |
| FR2880184B1 (fr) * | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| US8119500B2 (en) * | 2007-04-25 | 2012-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer bonding |
| US8613996B2 (en) * | 2009-10-21 | 2013-12-24 | International Business Machines Corporation | Polymeric edge seal for bonded substrates |
-
2010
- 2010-12-20 FR FR1060839A patent/FR2969373B1/fr not_active Expired - Fee Related
-
2011
- 2011-12-19 US US13/330,146 patent/US9330957B2/en not_active Expired - Fee Related
-
2016
- 2016-03-31 US US15/087,093 patent/US20160218178A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040206444A1 (en) * | 2003-03-14 | 2004-10-21 | Fabrice Letertre | Methods for forming an assembly for transfer of a useful layer |
| FR2860842A1 (fr) * | 2003-10-14 | 2005-04-15 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| EP1887613A1 (fr) * | 2005-05-31 | 2008-02-13 | Shin-Etsu Handotai Co., Ltd | Procede de fabrication de tranche liee et appareil destine a rectifier la circonference exterieure de la tranche liee |
| EP1962325A1 (fr) * | 2005-12-16 | 2008-08-27 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication d un substrat lié |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120161292A1 (en) | 2012-06-28 |
| US20160218178A1 (en) | 2016-07-28 |
| FR2969373B1 (fr) | 2013-07-19 |
| US9330957B2 (en) | 2016-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1631984B1 (fr) | Procédé d'obtention d 'une structure comprenant un substrat support et une couche ultramince | |
| EP1338030B1 (fr) | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede | |
| EP1292975B1 (fr) | Procede de fabrication de substrats et substrats obtenus par ce procede | |
| EP1469981B1 (fr) | Dispositif de coupe de couche d'un substrat et procédé associé | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| EP2363879A2 (fr) | Procédé de réalisation d'une structure multicouche avec détourage par effets thermomécaniques | |
| FR2880184A1 (fr) | Procede de detourage d'une structure obtenue par assemblage de deux plaques | |
| FR2957189A1 (fr) | Procede de realisation d'une structure multicouche avec detourage post meulage. | |
| FR2842650A1 (fr) | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique | |
| FR2942911A1 (fr) | Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique | |
| EP2572374B1 (fr) | Procédé de réalisation d'un support de substrat | |
| FR2969373A1 (fr) | Procede d'assemblage de deux plaques et dispositif correspondant | |
| FR2842651A1 (fr) | Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support | |
| FR2857502A1 (fr) | Substrats pour systemes contraints | |
| FR2942568A1 (fr) | Procede de fabrication de composants. | |
| EP3295473B1 (fr) | Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats | |
| EP2511951A1 (fr) | Méthode de recyclage d'un substrat source | |
| EP2979306A1 (fr) | Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque | |
| FR2842647A1 (fr) | Procede de transfert de couche | |
| EP2676288B1 (fr) | Procede de realisation d'un support de substrat | |
| FR2942910A1 (fr) | Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur | |
| FR2842646A1 (fr) | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support | |
| FR2842649A1 (fr) | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support | |
| FR2959596A1 (fr) | Amincissement detourant | |
| WO2023151852A1 (fr) | Procede de transfert d'une couche mince sur un substrat support |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| ST | Notification of lapse |
Effective date: 20170831 |