CN1639869B - 粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类 - Google Patents

粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类 Download PDF

Info

Publication number
CN1639869B
CN1639869B CN03804904XA CN03804904A CN1639869B CN 1639869 B CN1639869 B CN 1639869B CN 03804904X A CN03804904X A CN 03804904XA CN 03804904 A CN03804904 A CN 03804904A CN 1639869 B CN1639869 B CN 1639869B
Authority
CN
China
Prior art keywords
wafer
active layer
grinding
bonding
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN03804904XA
Other languages
English (en)
Other versions
CN1639869A (zh
Inventor
富田真一
吉丸浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Publication of CN1639869A publication Critical patent/CN1639869A/zh
Application granted granted Critical
Publication of CN1639869B publication Critical patent/CN1639869B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种通过在表面磨削后进行除去活性层的外周部的粘合不良部分的粘合基片、其制造方法、晶片外周加压夹具类。在表面磨削后，对粘合晶片(30)的活性层用晶片(10)一侧实施除去外周部而留下中央部的外周除去研磨。从而省去以前的外周磨削、外周腐蚀。并且，能够消除因外周腐蚀而导致的晶片(20)的外周面的腐蚀麻点、因氧化硅薄膜(10a)的切削余留而导致的SOI层(10A)的污染及损伤，能谋求高成品率、低成本。

Description

粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类
技术领域
本发明涉及粘合基片及其制造方法、以及其中使用的晶片外周加压夹具类，详细地讲涉及例如通过表面磨削后的研磨来进行除去活性层的外周部的粘合不良部分的粘合基片的制造方法。
背景技术
粘合SOI(绝缘硅，Silicon on Insulator)基片作为一种将2片硅晶片粘合的粘合基片已被公知。它是在表面形成有器件的SOI层(活性层)和从内侧对其支承的支承基片用晶片之间埋入了数μm厚的埋入氧化膜(氧化硅薄膜)的粘合SOI基片。
在这种粘合SOI基片的制造方法中，公知有如下的方法：在对活性层用晶片的外周部进行磨削的外周磨削时，不将该晶片外周部完全削掉而是先留下若干的量，然后，将该切削余留部分通过碱性腐蚀液除去，接着，对该外周磨削后的活性层用晶片依次实施表面磨削及表面研磨。
下面，基于图23～图27，依次说明以前的粘合SOI基片的制造工序。
首先，准备2片将通过CZ法(直拉法)提拉的单晶硅晶块进行切片、研磨而精加工成镜面的硅晶片(CZ晶片)101、102(图23(a))。其中，在活性层用晶片101上，通过使用热氧化炉的热氧化处理，在其整个露出面上形成绝缘性的氧化硅薄膜101a。
接着，将活性层用晶片101和支承基片用晶片102在常温下叠合，制成粘合晶片103。由此，在2片晶片101、102之间出现埋入氧化硅薄膜101b。然后，对粘合晶片103在氧化性气氛中实施800℃以上的粘合热处理(图23(b))。这样，在粘合晶片103的整个露出面上形成氧化硅薄膜103a。此时，活性层用晶片101已事先由氧化硅薄膜101a覆盖。因此，在粘合热处理的热的作用下，氧化膜进一步成长，变厚。为了方便，在图23中用不同的颜色表示氧化硅薄膜101a、103a(图1也同样)。
接着，为了除去由导角后的两晶片101、102的外周部形状所引起的粘合不良区域，对活性层用晶片101的外周部进行磨削(图23(c))。如果存在粘合不良区域，则在之后的清洗工序、研磨工序等中，该不良部分剥落、飞散，有可能附着而污染SOI层(活性层)的表面，或者在后工序的晶片加工时可能由附着的飞散物损伤SOI层的表面。该外周磨削进行到不达到粘合面的程度。结果，在活性层用晶片101的外周部上出现若干量的切削余留部分101c。
接下来，通过碱腐蚀除去切削余留部分101c(图23(d))。即、粘合晶片103的外周部与KOH等的碱性腐蚀液接触，切削余留部分101c被溶解。这样，支承基片用晶片102的粘合侧的面的外周部露出。以下，将该露出部分称作台部。
接着，通过对活性层用晶片101进行表面磨削，再进行镜面研磨，制成薄SOI层101A从其背面侧受支承基片用晶片102支承的粘合SOI基片(图23e)。
可是，在以前的粘合SOI基片的制造方法中，有如下所示的缺点。
(1)在用以前的方法制作SOI层101A时，经过了如下的烦杂的工序：对活性层用晶片101进行外周磨削，此时不将该外周部完全削掉，接着通过外周腐蚀将该切削余留部分101c除去，然后，对活性层用晶片101实施表面磨削及表面研磨。因此，粘合基片的制造工序数增加，该制造需要较长的时间。
(2)在上述粘合热处理工序中，将粘合晶片103填插到未图示的晶片舟的晶片填插槽中，然后，将晶片舟插入到热氧化炉中进行热处理。此时，由于支承基片用晶片102的外周端面与晶片舟的晶片填插槽内壁接触，所以有可能在支承基片用晶片102的外周端面上发生损伤或氧化膜的成长不足。在产生了这些不良状况的状态下，如果对切削余留部分101c进行外周腐蚀，则该损伤或氧化膜的成长不足的部分与其它部分相比被选择性地腐蚀，在支承基片用晶片102的外周端面上出现图24所示的腐蚀麻点a。
(3)在进行活性层用晶片101的外周磨削时，也会在支承基片用晶片102的外周面上产生损伤，或在两晶片101、102的外周部上局部地发生粘接剥落，该部分被选择性腐蚀，有可能出现图25所示的腐蚀麻点b。
(4)在上述碱性腐蚀中，氧化硅薄膜101a、103a几乎没有被腐蚀。因此，在活性层用晶片101的表面磨削及表面研磨后，在支承基片用晶片102的台部分上会残留胡须形状的氧化硅薄膜101a、103a的切削余留部分c(图26)，它们剥落、飞散，有可能附着在SOI层101A的表面上而将其污染，或者由该附着物在后工序的晶片加工时损伤SOI层101A的表面。
(5)SOI层101A的外周缘面，除了以取向面(オリエンテ一シヨンフラツト)(以下为，オリフラ)或凹口(ノツチ)为基准向周向90度的倍数(90度、180度、270度)的附近以外，结晶方位不是均匀的。例如对器件形成面为(100)面的SOI层，虽然相对于取向面或凹口为90度的倍数的部分为(011)的结晶方位，但其它部分结晶方位不统一。因此，如果对切削余留部分101c的外周部用KOH等的碱性腐蚀液进行各向异性腐蚀，则在SOI层101A的外周缘面中其结晶方位不均匀的区域内，发生了图27所示的锯齿(锯齿状的凹凸)d。
(6)对于例如由智能剥离法(smart cut)等制造的SOI基片，能够使SOI层成为具有凹口的形状。但是，在SOI层101A的表面通过研磨被精加工的上述粘合SOI基片的情况下，虽然以周边磨削来进行台的形成，但用一次磨削来进行沿着凹口的周边磨削是很难的。由此，采用了具有取向面的形状的SOI层。结果，与具有凹口的SOI层的情况相比，器件的形成面积变小了。
以上，作为(2)～(6)课题的对策，在实际的晶片制造中，进一步追加复杂的工序来确保粘合SOI基片的品质。这是使制造成本上升的主要原因。
(7)在粘合晶片上，有为了识别晶片而在支承基片用晶片的取向面部分或凹口部分上印刻激光标识的情况。即、在露出于外部的台部分上，标示预先指定的条形码、数字、记号、图形等的标识。在激光标识的种类中，一般已知有其槽的深度为0.1～5μm的软激光标识，和槽的深度为5～1000μm的硬激光标识。在器件工序中使用软激光标识。如果在SOI层厚为5μm以下的SOI晶片的SOI层表面上印刻软激光标识，则激光光线一直到达埋入氧化膜，产生发尘、污染活性层的表面，使器件的成品率降低。
此外，粘合SOI构造与SIMOX等的其它SOI构造相比，在Si-SiO2界面及薄膜Si层的结晶缺陷的问题上是有利的。但是，作为材料晶片的CZ晶片含有较多使器件特性恶化的COP或BMD(Bulk MicroDefect)等。
因此，作为将其消除的现有技术，已知有日本特开平5-211616号公报。这是一种对粘合前的活性层用晶片或粘合后的粘合SOI基片进行在还原性气氛或非活性气氛中的高温热处理，将存在于SOI层表面上的氧除去来提高结晶品质的技术。
(8)但是，在对粘合前的活性层用晶片进行还原性气氛或惰性气氛中的高温热处理时，将活性层用晶片厚度减薄而得到的SOI层的表面成为露出面。因此，在培养单晶硅晶块时发生的结晶缺陷、氧化膜形成时及粘合热处理时发生的结晶缺陷在SOI层的表面上露出。因而，即使对粘合前的活性层用晶片实施上述高温热处理，在SOI层的表面上也存在缺陷，实际上没有成为改善结晶品质的对策。
(9)在对粘合后的活性层用晶片利用还原性气氛或惰性气氛进行的热处理时，必须在粘合热处理之外再实施热处理，粘合基片的制造成本变高。
因此，发明者们锐意研究的结果，认识到，取代以前的活性层用晶片的外周磨削及外周腐蚀，而如果只通过表面磨削及表面研磨除去活性层用晶片的外周部的粘合不良部分，就能解决上述的(1)～(6)的课题，完成了本发明。
本发明的目的是提供一种能够谋求削减粘合基片的制造工序数及缩短制造时间，还能提高粘合基片的成品率，并且能够低成本地制造粘合基片，进而也能得到具有凹口的活性层的粘合基片及其制造方法。
并且，本发明的目的是提供一种能够利用已有的研磨装置对晶片实施外周除去研磨的晶片外周加压夹具。
此外，发明者们认识到，如果将支承基片用晶片的台部分中实施激光标记的部分、例如取向面部或凹口部的宽度扩大，就能够抑制因激光的照射而导致的从活性层的发尘，由此解决上述(7)课题，完成了本发明。
即、本发明的目的是提供一种即使在支承基片用晶片的外周部的一部分上实施激光标记，也不易从活性层发尘的粘合基片及其制造方法、以及其中使用的晶片部分除去加压用夹具。
进而，发明者们认识到，通过在对活性层用晶片实施表面磨削的同时、实施对活性层除去其外周部而留下中央部的外周除去研磨，能够在室温下将活性层用晶片与支承基片用晶片粘合后、即使不进行粘合强化热处理，晶片周边部分也不发生剥落而制成粘合晶片。并且认识到，如果由此在将活性层的中央部研磨后实施还原性气氛或惰性气氛中的热处理，就不会在活性层的表面上存在结晶缺陷，由此解决上述(8)、(9)的课题，完成了本发明。
即、本发明的目的是以低成本提供一种在活性层的表面上不存在结晶缺陷的粘合基片及其制造方法。
发明内容
第1发明，是在将活性层和从背面侧对其支承的支承基片用晶片粘合的粘合基片中，上述活性层的外周面是从该活性层的表面的外周缘到上述支承基片用晶片的除去了粘合不良部分的粘合界面的外周缘，或者从上述活性层的表面的外周缘到支承基片用晶片的外周缘，进行了研磨的倾斜面的粘合基片。
可以采用例如粘合SOI基片作为粘合基片。此外，也可以是将活性层与支承基片用晶片直接粘合的基片。作为活性层，可列举出例如粘合SOI基片的SOI层。在这种情况下，氧化膜存在于活性层之下，氧化膜的外周缘的露出面也是被研磨的倾斜面。此外，作为支承基片用晶片，可列举出例如硅晶片。
在此，所谓活性层的外周面是对从该活性层的表面的外周缘到上述支承基片用晶片的除去了粘合不良部分的粘合界面的外周缘进行了研磨的倾斜面，是指活性层的外周面是将下部增大的研磨面。所谓下部增大，是剖面为直线状(锥状)或剖面为圆弧状。此外，所谓剖面为圆弧状，是指在剖视图中中央比两端更向外侧突出的形状。
根据第1发明，对粘合晶片的活性层用晶片，对从活性层的表面的外周缘到支承基片用晶片的除去了粘合不良部分的粘合界面的外周缘、或者对从活性层的表面的外周缘到支承基片用晶片的外周缘，实施将其中央部留下作为活性层的外周除去研磨。由此，能够省略以前所需的活性层用晶片的外周磨削工序以及活性层的外周腐蚀工序。结果，削减了粘合基片的制造工序数，随之也缩短了粘合基片的制造时间。
此外，通过实施外周除去研磨，能够消除：作为以前方法的晶片质量方面的课题、即、起因于活性层的外周腐蚀而在支承基片用晶片的外周面发生的腐蚀麻点，以及在粘合基片为粘合SOI基片的情况下、在外周腐蚀后、起因于从活性层的外周部飞散的氧化硅薄膜的胡须状的切削余留部分而发生的活性层的污染或损伤等。由此，提高了粘合基片的成品率。结果，能够降低粘合基片的制造成本。进而，能够简单地制作用以前方法难以制作的、形成有具有凹口的活性层的粘合基片。
进而，由于活性层的外周部不是通过以前那样用碱性腐蚀、而是通过由研磨布研磨(外周除去研磨)来除去的，所以即使在活性层的外周缘面中的以取向面或凹口为基准向其周向90度的倍数以外的区域、即结晶方位不均匀的区域，也不会发生起因于各向异性腐蚀的锯齿。因此，能够遍及其全周光滑地形成活性层的外周缘面。
这样得到的粘合基片，成为从活性层的表面的外周缘到支承基片用晶片的除去了粘合不良部分的粘合界面的外周缘进行了研磨的斜面，或者成为从活性层的表面的外周缘到支承基片用晶片的外周缘进行了研磨的倾斜面。
第2发明，是在上述活性层的表面上不存在结晶缺陷的粘合基片。
所谓结晶缺陷，是指例如在培养单晶硅晶块时发生的结晶缺陷、在氧化膜形成时及粘合热处理时发生的结晶缺陷等。具体地讲，可列举出COP(Crystal Originated Particle)、BMD、OSF(OxidationInduced Stacking Fault)等。
在此所谓不存在结晶缺陷，是指直径0.1μm以上的结晶缺陷在活性层的表面上只存在10个/cm2以下的状态。
具体实现活性层的表面上不存在结晶缺陷的状态的方法并没有限制。例如，可以采用在支承基片用晶片的粘合侧的面上形成了活性层后的热处理等。
根据第2发明，由于在活性层的表面上不存在结晶缺陷，所以能够提高形成于活性层表面上的器件的电气特性等。
第3发明，是上述研磨后的倾斜面的宽度在晶片周向上部分地不同的粘合基片。
所谓倾斜面的宽度，是指与活性层的外周缘的切线正交方向上的倾斜面的长度。所谓该倾斜面的宽度在晶片周向上部分地不同，意思是在晶片周向上，存在倾斜面的宽度较宽的部分和较窄的部分。由于活性层较薄，所以倾斜面的大部分都成为支承基片用晶片的外周部的粘合面一侧的部分(台部)。其中，可以将宽度较宽的部分作为例如实施印激光标识的印标识的区域。可以采用软激光标识作为激光标识。晶片周向上的宽度较宽的部分的形成位置、其形成范围并没有限制。例如，也可以将取向面部或凹口部作为该宽度较宽的部分。
宽度较窄的部分的宽度为0.5～4mm，优选为0.5～1.5mm。若不足0.5mm，会产生残留有未粘接的部分的缺点。此外，如果超过4mm则器件区域变小，产生器件收获率变差的不良状况。
宽度较宽的部分的宽度为3～5mm，优选为3～4mm。若不足3mm，会产生发尘将SOI层表面污染的不良状况。此外，如果超过5mm，则器件区域变小，产生器件收获率变差的不良状况。
根据第3发明，如果以使倾斜面的宽度在晶片周向上部分地不同的方式研磨，则在倾斜面的宽度较宽的部分、例如凹口部或取向面部，活性层的外周部的一部分比其它部分更大地被除去，并且在支承基片用晶片的外周部上出现宽度较宽的台部。在较宽的台部上即使实施例如印激光标识，照射的激光的影响也难以达到活性层。结果，能够抑制印激光标识时向活性层产生发尘。
第4发明，是上述倾斜面中的宽度较宽的部分为凹口部或取向面部的粘合基片。
倾斜面的宽度较宽的部分既可以是凹口部，也可以是取向面部。
第5发明，是上述粘合基片为在上述活性层与支承基片用晶片之间形成有埋入氧化膜的粘合SOI基片。
在粘合SOI基片中，由氧化膜覆盖的可以是作为活性层的基材的活性层用晶片，或者也可以是支承基片用晶片。或者，也可以是活性层用晶片和支承基片用晶片两者。氧化膜的形成方法没有限制。例如，可以采用干氧化、湿氧化等。此外，也可以在粘合面上形成n+层或SiGe膜。
第6发明，是备有：将活性层用晶片与支承基片用晶片粘合的粘合工序，增强该通过粘合所制作的粘合晶片的粘合强度的热处理工序，对该粘合晶片的活性层用晶片一侧进行表面磨削、并将该活性层用晶片厚度减薄而形成活性层的表面磨削工序，和在该活性层上进行从其表面磨削面一侧将外周部的粘合不良部分除去、而留下中央部的研磨的外周除去研磨工序，在上述外周除去研磨工序中，上述活性层的外周部的研磨速率比其中央部的研磨速率大的粘合基片的制造方法。
活性层用晶片以及支承基片用晶片的粘合，是在例如于常温下将两晶片叠合后通过实施粘合热处理而进行的。粘合热处理的加热温度为800℃以上，例如为1100℃。粘合热处理的时间例如为2小时。在使用的热氧化炉内的气氛气体中使用氧等。
此外，在对活性层用晶片进行表面磨削时，通过例如表面磨削磨具来进行磨削。表面磨削的条件为例如使用#360～#2000树脂结合剂磨削磨具，进行表面磨削直到活性层剩余厚度为10～60μm。
活性层的厚度没有限制。例如在厚膜的活性层的情况下为1～200μm，此外在薄膜的活性层的情况下为0.1～1.0μm。
作为外周除去研磨工序，可以通过例如使活性层的外周部的研磨速率比中央部的研磨速率大的表面研磨，使向活性层的外周部供给研磨剂的量比向中央部的供给量增加的表面研磨，使活性层的外周部的研磨压力比中央部的研磨压力增加的表面研磨，使用比推压在活性层的中央部上的研磨布的部分的材料更容易研磨的材料用于推压在活性层的外周部上的研磨布的部分的材料而进行的表面研磨，或者使推压在活性层的外周部上的研磨布的部分的温度比推压在活性层的中央部上的研磨布的部分的温度高的表面研磨等来实现。
在任何一种研磨的情况下，都例如将被表面磨削后的粘合晶片装在研磨装置的研磨头上，一边供给研磨剂，一边将活性层用晶片的磨削面推压到粘贴在研磨平台上的研磨布上来进行研磨。
研磨装置没有限制。既可以是单片式的研磨装置，也可以是分批式的研磨装置。还有，既可以是蜡式(ワツクスタイプ)的单面研磨装置，也可以是无蜡式(ワツクスレスタイプ)的装置。
研磨布的种类没有限制。例如，也可以是使聚氨酯浸入到聚酯毡中的多孔性的无纺布型。此外，可以列举出将发泡的氨基甲酸乙酯的块体切片后的发泡性氨基甲酸乙酯型。进而，也可以是在使聚氨酯浸入到聚酯毡中的基材的表面上层积发泡氨基甲酸乙酯，将氨基甲酸乙酯的表层部分除去而在发泡层上形成开口部的绒面型。再者，也可以是陶瓷或玻璃。
在上述研磨剂中含有游离磨粒(研磨磨粒)。通过一边供给研磨剂，一边将厚度减薄了的活性层用晶片的磨削面推压到旋转中的研磨布的研磨作用面上，在微粒子的游离磨粒的磨削作用下，对活性层用晶片的磨削面进行外周除去研磨。
根据第6发明，在粘合热处理后，在粘合晶片的活性层用晶片一侧直接进行表面磨削、将活性层用晶片厚度减薄之后，对活性层用晶片实施外周除去研磨，将晶片外周部的粘合不良部分除去，做成活性层。
通过采用这种外周除去研磨，能够省略以前所需要的活性层用晶片的外周磨削工序以及活性层的外周腐蚀工序。结果，削减了粘合基片的制造工序数，随之也缩短了粘合基片的制造时间。
此外，通过实施外周除去研磨，能够消除因活性层的外周腐蚀而发生的向支承基片用晶片的外周面的腐蚀麻点、以及粘合基片为粘合SOI基片的情况下起因于氧化硅薄膜的胡须状的切削余留部分而发生的活性层的污染或损伤。由此，提高了粘合基片的成品率。结果，能够降低粘合基片的制造成本。进而，能够简单地制成形成有具有凹口的粘合基片。
进而，由于活性层的外周部不是通过碱性腐蚀，而是通过研磨除去的，所以即使在活性层的外周缘面中的以取向面或凹口为基准、向其周向90度的倍数以外的区域，也不会发生起因于各向异性腐蚀的锯齿。因此，能够遍及其全周而光滑地形成活性层的外周缘面。
第7发明，是备有：将活性层用晶片与支承基片用晶片粘合的粘合工序，增强该通过粘合所制作的粘合晶片的粘合强度的热处理工序，对该粘合晶片的活性层用晶片一侧进行表面磨削，并将该活性层用晶片厚度减薄做成活性层的表面磨削工序，在该活性层上进行从其表面磨削面一侧将外周部的粘合不良部分除去、留下中央部的研磨的外周除去研磨工序，和在进行了上述外周除去研磨之后，仅对上述粘合晶片的外周部中的周向的一部分进行再研磨、并将该部分的活性层除去的外周局部除去研磨工序的粘合基片的制造方法。
再研磨的部分的研磨量没有限制。例如为1～20μm。
作为在外周局部除去研磨中使用的加压夹具，可以采用例如仅使粘合晶片的外周部中想要除去的部分向研磨面一侧突出变形的晶片局部除去加压夹具。关于晶片局部除去加压夹具再后面叙述。
根据第7发明，通过实施这种外周局部除去研磨，在晶片外周部中的其周向的一部分、例如取向面或凹口等上，将活性层的一部分较大地除去而在支承基片用晶片的外周部上形成宽度较宽的台部。因此，在该较宽的台部上即使实施例如因激光标识时，照射的激光的影响也难以到达活性层。结果，能够抑制印激光标识时向活性层产生发尘。
第8发明，是代替上述粘合后的热处理，而在上述外周除去研磨后实施：研磨上述活性层的中央部的中央研磨工序，和在该中央部的研磨后、在还原性气氛或惰性气氛中的热处理，以增强上述粘合晶片的粘合强度，并将结晶缺陷从上述活性层的表面除去的粘合基片的制造方法。
中央部研磨工序中的活性层中央部的研磨量为例如5～10μm，优选为7μm。若不足5μm，则产生残留有平面磨削损伤的不良状况。此外，如果超过10μm，则产生研磨时间变长的不良状况。
热处理时的炉内气氛为还原性或惰性气体气氛。
还原性气氛由例如H2等的还原性气体形成。
惰性气氛由例如He、Ne、Ar、Kr、Xe等的惰性气体形成。此外，也可以采用例如H2∶Ar＝5∶1等那样的还原性气体与惰性气体的混合气体。
热处理温度为1000℃以上，优选为1150～1250℃。若不足1000℃，则产生结晶缺陷没有充分收缩的不良状况。如果超过1250℃，则有可能在活性层上发生滑移及金属污染。
热处理时间为例如1～3小时。
根据第8发明，在进行提高活性层的中央部进行研磨后的活性层与支承基片用晶片的粘合强度的热处理时，通过实施还原性气氛或惰性气氛中的热处理，能够不在粘合热处理之外单独实施这些气氛中的热处理，而将结晶缺陷从活性层的表面除去。
第9发明，是在通过智能剥离法或ELTRAN法或SiGen法的粘合基片的制造方法中，备有：将活性层用晶片与支承基片用晶片粘合的粘合工序，在该粘合后，将粘合侧的部分留在支承基片用晶片上而将活性层用晶片除去、在上述支承基片用晶片的一个面上形成活性层的活性层用晶片除去工序，和在该活性层上进行的从该活性层用晶片的除去面一侧将外周部除去、留下中央部的研磨的外周除去研磨工序的粘合基片的制造方法。
所谓智能剥离法，是指：首先，从在露出面整个区域形成有氧化膜的活性层用晶片的一个面将轻元素离子注入，将支承基片用晶片粘合在离子注入面上。然后，对其进行热处理，增强粘合晶片的粘合强度，并从轻元素离子注入的部分将粘合晶片在厚度方向上进行2分割，将活性层用晶片的粘合一侧的部分剥离而形成与支承基片用晶片一体化的活性层的方法(株式会社リアライズ社1996年6月28日发行的《硅科学》，第6章第3节3.2智能剥离技术，参照465页)。
此外，所谓ELTRAN法，是指：首先，在活性层用晶片的一个面上通过阳极氧化形成多孔质层，在多孔质层的表面上使单晶膜外延成长，接着，将在露出面整个区域上形成有氧化膜的支承基片用晶片粘合在活性层用晶片的单晶膜一侧的面上。然后，对其进行热处理，提高粘合晶片的粘合强度，接着从与该粘合侧相反一侧的面对活性层用晶片进行磨削直到露出多孔质层。或者用喷水注将其从多孔质层剥离。接着，对露出的多孔质层进行选择腐蚀，形成由单晶膜构成的活性层的方法(株式会社リアライズ社1996年6月28日发行的《硅科学》，第6章第4节ELTRAN，参照467页)。
所谓SiGen法，是指：首先在活性层用晶片的一个面上形成SiGe层，在该SiGe层的表面上通过气相成长而使单晶膜成膜，在该面上形成氧化膜。接着，通过从该晶片的一个面注入氢离子而使SiGe层内的变形增长。然后，粘合上在露出面整个区域上形成有氧化膜的支承基片用晶片，通过喷射N2等的惰性气体，在SiGe层的变形部分剥离。接着对露出的SiGe进行选择腐蚀。
根据第9发明，在剥离后，在该活性层用晶片上实施外周除去研磨将晶片外周部的粘合不良部分除去，做成活性层。
通过采用这种外周除去研磨，能够省略以前所需要的活性层的外周腐蚀工序。结果，削减了粘合基片的制造工序数，随之也缩短了粘合基片的制造时间。
此外，通过实施外周除去研磨，能够消除因活性层的外周腐蚀而发生的向支承基片用晶片的外周面的腐蚀麻点，以及在粘合基片为粘合SOI基片的情况下、起因于氧化硅薄膜的胡须状的切削余留部分而发生的活性层的污染或损伤等。由此，提高了粘合基片的成品率。结果，能够降低粘合基片的制造成本。
进而，由于活性层的外周部不是通过碱性腐蚀、而是通过研磨除去的，所以即使在活性层的外周缘面中以取向面或凹口为基准朝周向90度的倍数以外的区域，也不会发生起因于各向异性腐蚀的锯齿。因此，能够遍及其全周而光滑地形成活性层的外周缘面。
第10发明，是在上述外周除去研磨工序中、上述活性层的外周部的研磨速率比其中央部的研磨速率大的粘合基片的制造方法。
活性层的外周部及中央部的各研磨速率没有具体限制。关键是，只要是在对活性层的中央部进行研磨直到目标厚度时(其中也有没有研磨到的情况)，通过研磨使活性层的外周部的粘合不良部分消失的研磨速率就可以。
具体的研磨速率，例如晶片外周部为5.0～10.0μm/分，晶片中央部为0～2.0μm/分左右。
第11发明，是上述活性层的外周部的研磨压力比其中央部的研磨压力大的粘合基片的制造方法。
在此，在对活性层的中央部研磨直到目标厚度时，通过研磨使活性层的外周部消失的大小的研磨压力作用在粘合晶片上。
具体地讲，晶片外周部的研磨压力为1000～2500g/cm2，晶片中央部的研磨压力为0～500g/cm2左右。
第12发明，是使用使上述活性层的外周部比其中央部更向研磨面一侧突出变形的晶片外周加压夹具来进行上述外周除去研磨工序的粘合基片的制造方法。关于晶片外周加压夹具在后面叙述。
根据第12发明，由于利用晶片外周加压夹具使厚度减薄的活性层用晶片的外周部比其中央部更向研磨面一侧(朝向研磨布)突出变形来进行外周除去研磨，所以即使用已有的研磨装置，只要安装晶片外周加压夹具，也能够实施作为本发明的特征的外周除去研磨。
第13发明，是使用仅使上述活性层的外周部中的想要除去的部分向研磨面一侧突出变形的晶片局部除去加压夹具来进行上述外周局部除去研磨工序的粘合基片的制造方法。
关于晶片局部除去加压夹具在后面叙述。
第14发明，是在将半导体晶片保持在与研磨布的对置面上的研磨头与上述半导体晶片之间加装的晶片外周加压夹具，备有：夹具主体，和形成在该夹具主体的保持半导体晶片的一侧的面上、使上述半导体晶片的外周部比中央部更向研磨面一侧突出变形的环状的突条部。
可以采用例如硅晶片、砷化钾晶片作为半导体晶片。半导体晶片既可以是单体，也可以是将2片半导体晶片粘合的粘合基片(包括粘合SOI基片)。
作为晶片外周加压夹具的材料，可以采用例如ジユラコン(聚缩醛的商品名)、PEEK(聚醚酮醚)、聚碳酸酯等的硬树脂、SUS等的金属类、或陶瓷类。突条部的材料也同样。突条部可以与夹具主体一体形成。此外也可以分体地设置。
晶片外周加压夹具的形状可根据粘合晶片的外观形状而改变。此外，晶片外周加压夹具的大小也可根据被研磨的粘合晶片的大小改变。
夹具主体的形状没有限制。例如圆板状、筒状都可以。
突条部的外观形状可根据例如具有凹口的半导体晶片或具有取向面的半导体晶片等的形状而适当地改变。
此外，突条部既可以连续地形成，也可以间断地形成。
在外周除去研磨时，通过比突条部靠内侧的夹具主体的区域对半导体晶片的除去了外周部的中央部加压。该中央部也可以利用研磨头的晶片保持侧的平面来加压。但半导体晶片的中央部也不一定非要加压。从而，晶片外周加压夹具也可以具有环状的夹具主体。晶片加压面的大小可根据半导体晶片的大小改变。在晶片外周加压夹具上保持半导体晶片，可以采用例如真空吸附或模板保持。
突条部的前端面可以做成向夹具主体的中心部高度逐渐变低的倾斜面。倾斜面的倾斜角度可以根据半导体晶片的外周部的研磨量而在0.1度～90度的范围内适当地改变。在使晶片外周部的研磨量较大、宽度较小的情况下，增大该倾斜角度。该倾斜面也可以不是剖面为直线状、而是晶片的导角形状那样的曲面。
根据第14发明，利用晶片外周加压夹具、使半导体晶片的外周部比其中央部更向研磨面一侧突出变形而进行外周除去研磨。
通过采用这种外周除去研磨，在半导体晶片为粘合基片的情况下，能够省略以前所需要的活性层用晶片的外周磨削工序以及活性层的外周腐蚀工序。结果，削减了粘合基片的制造工序数，随之也缩短了粘合基片的制造时间。
此外，通过实施外周除去研磨，例如在半导体晶片为粘合SOI基片用粘合晶片的情况下，能够消除因活性层的外周腐蚀而发生的向支承基片用晶片的外周面的腐蚀麻点、以及起因于氧化硅薄膜的胡须状的切削余留而发生的活性层的污染或损伤等。由此，粘合基片的成品率升高。结果，能够降低粘合基片的制造成本。进而，能够简单地制成形成有具有凹口的活性层的粘合基片。
进而，由于活性层的外周部不是通过碱性腐蚀、而是通过研磨除去的，所以即使在活性层的外周缘面中以取向面或凹口为基准朝周向90度的倍数以外的区域，也不会发生起因于各向异性腐蚀的锯齿。因此，能够遍及其全周而光滑地形成活性层的外周缘面。
此外，由于利用这种晶片外周加压夹具，使厚度减薄的外周部比其中央部更向研磨面一侧突出变形来进行外周除去研磨，所以即使是已有的研磨装置，如果安装上晶片外周加压夹具，也能够实施外周除去研磨。
第15发明，是在上述突条部上形成有使形成在上述半导体晶片的外周部上的凹口部比上述半导体晶片的中央部更向研磨面一侧突出变形的凹口加压部的晶片外周加压夹具。
所谓凹口加压部，是指设在突条部的内周缘的一部分上、被推压在半导体晶片的凹口形成部上的突起用部分。凹口加压部是与半导体晶片的凹口形状相似的形状，比凹口仅大0.1～0.5mm。
根据第15发明，在通过晶片外周加压夹具进行外周除去研磨时，由于通过凹口加压部使半导体晶片的凹口部比晶片的中央部更向研磨面一侧突出变形，所以能够实施伴随着凹口部的研磨的外周除去研磨。
第16发明，是在上述突条部上形成有使形成在上述半导体晶片的外周部上的取向面部比上述半导体晶片的中央部更向研磨面一侧突出变形的取向面加压部的晶片外周加压夹具。
所谓取向面加压部，是指设在突条部的内周缘的一部分上、被推压在半导体晶片的取向面形成部上的半月形的凸部。取向面加压部是与半导体晶片的取向面形状相似的形状，比取向面仅小0.1～0.5mm。
根据第16发明，在通过晶片外周加压夹具进行外周除去研磨时，由于通过取向面加压部使半导体晶片的取向面部比晶片的中央部更向研磨面一侧突出变形，所以能够实施伴随着取向面部的研磨的外周除去研磨。
第17发明，是在使上述活性层一侧向着研磨布而保持有粘合了活性层与支承基片用晶片的粘合晶片的研磨头、与上述粘合晶片之间加装的晶片局部除去加压夹具，是备有：夹具主体，和形成在该夹具主体的保持粘合晶片的一侧的面上、仅使上述活性层的外周部中想要除去的部分向研磨面一侧突出变形的局部突出部的晶片局部除去加压夹具。
作为晶片局部除去加压夹具的材料，可以采用例如ジユラコン、PEEK、聚碳酸酯等的硬树脂、SUS等的金属类、或陶瓷类。局部突出部的材料也同样。局部突出部可以与夹具主体一体形成。此外也可以单独地设置。
晶片局部除去加压夹具的形状可根据粘合晶片的外观形状改变。此外，晶片局部除去加压夹具的大小也可根据被研磨的粘合晶片的大小改变。
夹具主体的形状没有限制。例如圆板状、筒状都可以。
局部突出部的外观形状可根据例如覆盖凹口或取向面部的大小的半月形状等、粘合晶片的外周部中想要除去的部分的形状而适当地改变。
粘合晶片利用比局部突出部靠内侧的夹具主体的区域，不仅对粘合晶片的中央部、而且对该晶片的外周部分中想要除去的部分之外的部分加压。粘合晶片的中央部也可以利用研磨头的晶片保持侧的平面来加压。晶片局部除去加压夹具对粘合晶片的保持，可以采用例如真空吸附或模板保持。
局部突出部的前端面可以做成向夹具主体的中心部高度逐渐变低的倾斜面。倾斜面的倾斜角度可以根据粘合晶片的外周部的研磨量而在0.1度～90度的范围内适当地改变。在增加晶片外周部的研磨量的情况下，增大该倾斜角度。该倾斜面也可以不是剖面为直线状、而是晶片的导角形状那样的曲面。
根据第17发明，预先通过晶片局部除去加压夹具的局部突出部仅使外周除去研磨后的粘合晶片的外周部中想要除去的部分向研磨面一侧突出变形，仅将该突出部分推压在研磨布上来进行外周局部除去研磨。由此，在晶片外周部的周向的一部分、例如取向面部或凹口部等上，活性层的外周部的一部分被较大地除去而出现倾斜面的宽度较宽的部分。从而，在宽度较宽的部分上即使实施印激光标识，照射的激光的影响也很难达到活性层。结果，能够抑制印激光标识时从活性层产生的发尘。
第18发明，是上述夹具主体以及/或者局部突出部中至少与研磨布接触的部分由比其它部分更难于研磨的材质形成的晶片局部除去加压夹具。
难于研磨材质的种类没有限制。可以采用例如ジユラコン、PEEK、聚碳酸酯等的硬树脂或陶瓷等。
使用难于研磨材质的部分也可以只是夹具主体、或只是局部突出部。此外，也可以是夹具主体和局部突出部两者。局部突出部可以与夹具主体一体形成。此外也可以分体地设置。
根据第18发明，在研磨过程中即使夹具主体以及/或者局部突出部的一部分接触到研磨布，由于该接触部分由难于研磨的材质形成，所以夹具主体以及/或者局部突出部也很难被研磨布损伤。
附图说明
图1是表示有关本发明的第1实施例的粘合基片的制造方法的流程图。
图2是表示有关本发明的第1实施例的粘合基片的制造方法中的外周除去研磨工序的使用状态的纵剖视图。
图3是表示向适用于有关本发明的第1实施例的粘合基片的制造方法的晶片外周加压夹具安装粘合晶片的工序的立体图。
图4是表示有关本发明的其它一方式的带有取向面的晶片用的晶片外周加压夹具的使用状态的剖视图。
图5是表示向有关该其它一方式的晶片外周加压夹具安装晶片的工序的立体图。
图6是表示有关本发明的其它二方式的带有取向面的晶片用的晶片外周加压夹具的使用状态的剖视图。
图7是表示向有关该其它二方式的晶片外周加压夹具安装晶片的工序的立体图。
图8是表示有关本发明的其它三方式的带有凹口的晶片用的晶片外周加压夹具的使用状态的剖视图。
图9是表示向有关该其它三方式的晶片外周加压夹具安装晶片的工序的立体图。
图10是表示有关本发明的其它四方式的带有取向面的晶片用的晶片外周加压夹具的使用状态的剖视图。
图11是表示向有关该其它四方式的晶片外周加压夹具安装晶片的工序的立体图。
图12是表示有关本发明的其它五方式的带有凹口的晶片用的晶片外周加压夹具的使用状态的剖视图。
图13是表示向有关该其它五方式的晶片外周加压夹具安装晶片的工序的立体图。
图14是表示有关本发明的其它六方式的晶片外周加压夹具的剖视图。
图15是表示适用于本发明的第1实施例的粘合基片的制造方法的晶片局部除去加压夹具的主要部分的剖视图。
图16是表示适用于本发明的第1实施例的粘合基片的制造方法的其它晶片局部除去加压夹具的主要部分的剖视图。
图17是表示向适用于有关本发明的第2实施例的粘合基片的制造方法的带有取向面用的晶片局部除去加压夹具安装粘合晶片的工序的剖视图。
图18是有关本发明的第2实施例的晶片局部除去加压夹具的仰视图。
图19是使用有关本发明的第2实施例的晶片局部除去加压夹具制成的粘合晶片的俯视图。
图20是表示向适用于有关本发明的另一个方式的粘合基片的制造方法的晶片局部除去加压夹具安装粘合晶片的工序的剖视图。
图21是适用于有关本发明的另一个方式的粘合基片的制造方法的晶片局部除去加压夹具的俯视图。
图22使用有关本发明的另一个方式的晶片局部除去加压夹具制成的粘合晶片的俯视图。
图23是表示有关以前方法的粘合基片的制造方法的流程图。
图24是在有关以前方法的支承基片用晶片的外周端面上发生的腐蚀麻点的放大正视图。
图25是在有关以前方法的支承基片用晶片的台部分上发生的腐蚀麻点的放大俯视图。
图26是在有关以前方法的支承基片用晶片的外周部上发生的氧化硅薄膜的切削余留部分的放大正视图。
图27是在有关以前方法的支承基片用晶片的外周缘面的一部分上发生的锯齿的放大俯视图。
具体实施方式
下面参照附图说明本发明的实施例。此外，本发明当然不限于该实施例。首先，基于图1～图16说明第1实施例。
如图1所示，首先通过CZ法提拉单晶硅晶块，然后，通过对该得到的单晶硅晶块实施块切割、凹口加工、切片、导角、抛光、腐蚀、镜面研磨等，得到厚度725μm、直径200mm的镜面精加工的具有凹口的活性层用晶片10备用。另一方面，通过与该活性层用晶片10相同的制造方法，得到同样厚度、同样口径的镜面精加工的具有凹口的支承基片用晶片20备用(图1(a))。但活性层用晶片10与支承基片用晶片20也可以不是相同的厚度。其中，活性层用晶片10被插入到热氧化炉中进行热氧化处理，其整个露出面被绝缘性的氧化硅薄膜10a覆盖。此外，也可以只将支承基片用晶片20氧化，也可以将两晶片10、20氧化。
然后，将两晶片10、20的镜面彼此在无尘室的室温下叠合(图1(b))。由此，形成粘合晶片30。通过该粘合，介于活性层用晶片10和支承基片用晶片20之间的氧化硅薄膜10a部分成为埋入氧化硅薄膜10b。
接着，根据需要，将粘合晶片30插入到粘合用的热氧化炉的炉内，在氧化性气氛中进行粘合处理。粘合温度为1100℃，热处理时间为2。小时(同样是图1(b))。由此，粘合晶片30的整个露出面被氧化硅薄膜30a覆盖。结果，活性层用晶片10的露出的氧化膜变厚。这样，在形成粘合晶片30时不必进行粘合热处理，是由于后面对活性层用晶片10实施表面磨削，并且只对SOI层10A实施外周除去研磨。由于不进行外周部的磨削和腐蚀，故即使是在室温下的接合状态也能充分确保接合强度。
接着，通过红外线进行空穴检查。所谓空穴，是指在活性层用晶片10与支承基片用晶片20的粘合界面之间因粘合不良而发生的空隙缺陷。对于合格品的粘合晶片30，通过#300～#2000树脂结合剂磨削磨具从其表面侧对活性层用晶片10进行表面磨削(图1(c))。此时，表面磨削量为700μm左右，通过加工厚度被减薄的活性层用晶片10的厚度为20μm左右。粘合晶片30的TTV为1μm以下。
然后，使用晶片外周加压夹具50，在厚度被减薄的活性层用晶片10的磨削面上，实施将粘合时产生的外周部的粘合不良部分除去、留下中央部而制成SOI层10A的外周除去研磨(图1(d))。
首先，参照图2及图3，详细地说明晶片外周加压夹具50。
晶片外周加压夹具50备有：夹具主体51，一体形成于夹具主体51的外周部的下面侧、使表面磨削后的活性层用晶片10的外周部比中央部更向研磨面一侧突出变形的环状的突条部51a，和粘贴在夹具主体51的上表面的双面胶带52。
夹具主体51为PEEK等的硬树脂制，具有厚壁的圆盘形状。将双面胶带52的一个面粘贴在该夹具主体51的上表面上。夹具主体51的比突条部51a靠内侧的区域形成从背面对粘合晶片30的中央部一带加压的晶片加压部分。该区域的大小即粘合晶片30的加压面51b的大小，相对于直径200mm的粘合晶片30，以1.0mm左右对晶片外周部、以3.0mm左右对凹口部进行外周除去研磨的情况下，凹口部分的直径约为197mm，其它部分约为199mm。粘合晶片30通过真空吸附被保持在加压面51b上。
在突条部51a的内周面的一部分上，经由支承基片用晶片20的凹口部，形成使活性层用晶片10的凹口部比活性层用晶片10的中央部更向研磨面一侧突出变形的凹口加压部51c。
突条部51a的前端面的内周部分为向夹具主体51的中心部高度逐渐变低的锥面51d。锥面51d的倾斜角度θ为30°。其中，倾斜角度可以在0.1°～90°内适当地设定。
晶片外周加压夹具50通过双面胶带52粘贴在单片式研磨装置40的研磨头41的下表面上。然后，经由晶片外周加压夹具50保持表面磨削后的粘合晶片30，并使活性层用晶片10一侧向下。接着，将活性层用晶片10的磨削面推压到经由海绵橡胶贴附在研磨平台42的上表面上的研磨布43上，将晶片外周部除去。由此，去除了活性层用晶片10的粘合不良部分。研磨布43为ロデ-ル社制的软质无纺布衬垫、Suba600(Asker硬度80°)。
在进行外周除去研磨时，研磨头41的旋转速度为60rpm，研磨平台42的旋转速度为120rpm。此时，活性层用晶片10经由晶片外周加压夹具50而相对于研磨布43的中央部的研磨压力为0kg/cm2左右，活性层用晶片10的外周部的研磨压力为500kg/cm2左右。由此，晶片外周部的研磨速率为5～10μm/分左右，晶片中央部的研磨速率为0μm/分左右。研磨量在活性层用晶片10的中央部为0μm左右，在晶片外周部为使该部分的活性层用晶片10消失的20μm左右。含有研磨磨粒的研磨剂(胶态硅石)的供给量为1800ml/分。
这样，由于没有在粘合热处理后的粘合晶片30的活性层用晶片10一侧进行外周磨削，而是直接进行表面磨削将活性层周晶片10减薄、然后对活性层用晶片10实施除去粘合时产生的外周部的粘合不良部分而留下中央部来制成SOI层10A的外周除去研磨，所以能够省略以前所需要的外周磨削以及外周腐蚀。结果，削减了粘合SOI基片的制造工序数，随之也缩短了粘合SOI基片的制造时间。得到的SOI层10A的厚度为15～20μm左右，其TTV也为1～5μm左右。
此外，通过实施这种外周除去研磨，能够消除现有技术中的提高晶片质量的课题，即，起因于SOI层的外周腐蚀而发生的向支承基片用晶片的外周面的腐蚀麻点，以及在外周腐蚀后起因于从SOI层外周部飞散的氧化硅薄膜的胡须状的切削余留部分而发生的SOI层的污染或损伤等。由此提高了粘合SOI基片的成品率。结果，能够降低粘合SOI基片的制造成本。进而，能够简单地制成以前方法难以制成的形成有具有凹口的SOI层的粘合SOI基片。由此，与具有取向面的SOI层的情况相比，能够扩大SOI层10A的器件形成面积。
进而，由于SOI层10A的外周部不是以前那样通过碱性腐蚀、而是通过机械的研磨(外周除去研磨)除去的，所以即使在SOI层10A的外周缘面中的、以凹口为基准向周向90度的倍数以外的区域、即结晶方位不均匀的区域，也不会发生起因于各向异性腐蚀的锯齿。因此，能够遍及其全周而光滑地形成SOI层10A的外周缘面。
这样得到的粘合SOI基片，如图1(e)、图1(e1)所示，SOI层10A的外周面，成为从SOI层10A的表面的外周缘到除去了支承基片用晶片20的粘合不良部分的粘合界面的外周缘得到了研磨的锥面。并且，在SOI层10A的外周部的一部分上形成有凹口。此外，如图1(e2)所示，也有将支承基片用晶片20的周边的氧化硅薄膜30a研磨的情况。
进而，由于这样利用晶片外周加压夹具50，使厚度被减薄的活性层用晶片10的外周部比中央部更向研磨面一侧突出变形，所以只要将晶片外周加压夹具50固定在已有的研磨装置40的研磨头41的下表面上，就能够进行作为第1实施例的特征的外周除去研磨。
接下来为了使SOI层10A的TTV成为1μm以下，对这样制成的粘合SOI基片，实施高精度低伤害的平面磨削或者利用未图示的两面研磨装置进行的高精度研磨，并进行规定的加工直到SOI层10A的层厚为5～10μm左右。接着，通过未图示的单片式研磨装置，将SOI层10A的层厚精加工为最终目标值3μm。
根据需要，实施增强粘合晶片30的粘合强度并从SOI层10A的表面除去COP、氧析出物、OSP等的结晶缺陷的热处理(以下称为无缺陷热处理)。具体而言，在1200℃、H2气体气氛中进行1小时热处理。这样，由于在对SOI层10A的中央部进行研磨后实施热处理，所以能够实际上使SOI层10A的表面成为不存在结晶缺陷的无缺陷表面。并且，也增强了粘合晶片30的粘合强度。
然后，将得到的粘合SOI基片洗净，打包到晶片箱等中以后，向器件厂商出货。
在此，参照图4～图13，例示与该第1实施例的晶片外周加压夹具50不同构造的晶片外周加压夹具。
图4及图5所示的晶片外周加压夹具50A，是能够对具有取向面的粘合晶片30进行外周除去研磨的构成的例子。在突条部51a的锥面51d的一部分上，朝着加压面51b的中心部突设有取向面加压部51e，该取向面加压部51e经由支承基片用晶片20使活性层用晶片10的取向面部比活性层用晶片10的中央部更向研磨面一侧突出变形。其它的构成、作用及效果与上述第1实施例的晶片外周加压夹具50大致相同。
此外，图6及图7所示的晶片外周加压夹具50B，是在锥面51d的一部分上形成有取向面加压部51e，对具有取向面的粘合晶片30进行外周除去研磨的夹具，并且使突条部51a的锥面51d成为从突条部51a的前端部的外周缘一直到达突条部51a的根部的内周缘的宽度较宽的锥面。其它的构成、作用及效果与上述第1实施例的晶片外周加压夹具50大致相同。
接着，图8及图9所示的晶片外周加压夹具50C，是将夹具主体51厚壁化、而用双面胶带52将夹具主体51粘接在研磨头41上，并且在突条部51a的外周侧设有将具有凹口的支承基片用晶片20存放、保持的环状的模板51f的例子。夹具主体51、突条部51a和模板51f用相同材料一体地形成。通过设置模板51f，能够提高外周除去研磨时的粘合晶片30的保持力。此时，优选为使粘合晶片30在模板51f内的游隙量尽可能小。这样，就能够在粘合晶片30的外周部的整个区域中使晶片半径方向的除去宽度均匀。
其它的构成、作用及效果，是可以从上述第1实施例的晶片外周加压夹具50推测的范围，省略详细说明。
进而，图10及图11所示的晶片外周加压夹具50B，是具有取向面的粘合晶片30用的夹具、并在其上设有上述模板51f的例子。其它构成、作用及效果与上述晶片外周加压夹具50的大致相同。
再者，图12及图13所示的晶片外周加压夹具50E，是使突条部51a的锥面51d成为从突条部51a的前端部的外周缘一直达到突条部51a的根部的内周缘的宽度较宽的锥面、并且设置有模板51f的例子。在锥面51d的一部分上形成有凹口加压部51c。其它的构成、作用及效果与上述晶片外周加压夹具50的情况大致相同。
图14所示的晶片外周加压夹具50F，是将夹具主体51与外嵌于形成在研磨头41的下部的环状槽41a中的模板51f共同使用的例子。模板51f与上述晶片加压夹具50C的模板同样，是将具有凹口的支承基片用晶片20存放、保持的型式。突条部51a与模板51f用相同的材料一体地形成。图中，θ是突条部51a的锥面51d的倾斜角度。
由于夹具主体51为环状，所以研磨头41的下部成为晶片加压部分。粘合晶片30被直接真空吸附在该研磨头41的下表面上。
其它的构成、作用及效果，是可以从上述第1实施例的晶片外周加压夹具50推测的范围，省略说明。
图15及图16表示晶片外周加压夹具50、50A～50E中的突条部51a的锥面51d的倾斜角度θ。其中，图15表示与晶片外周加压夹具50、50A、50C、50D同型式的锥面51d的倾斜角度θ。此外，图16表示与晶片外周加压夹具50B、50E同型式的锥面51d的倾斜角度θ。
接着，参照图17～图22说明本发明的第2实施例。
第2实施例的特征点是：在第1实施例的外周除去研磨后，仅对粘合晶片30的外周部中的周向的一部分进行再研磨(第2次研磨)，实施将该部分的活性层10A除去的外周局部除去研磨。
进行再研磨的粘合晶片30的具体的部分是取向面附近。通过实施这种外周局部除去研磨，支承基片用晶片20的取向面附近的台部的宽度d变宽，在此印刻硬激光标识M(图19)。在外周局部除去研磨中使用晶片局部除去加压夹具60。
在此，详细地说明晶片局部除去加压夹具60。
晶片局部除去加压夹具60备有：夹具主体61，和一体地形成在夹具主体61的保持粘合晶片30一侧的面上、仅使活性层10A的外周部中想要除去的部分向研磨面一侧突出变形的局部突出部62。
夹具主体61为PEEK等的硬树脂制，具有厚壁的圆盘形状。将双面胶带52的一个面粘贴在夹具主体61的上表面上。在夹具主体61的外周部的下表面上遍及全周一体地形成环状的突条部61a。其中，在夹具主体61的外周部的下表面的除了取向面附近以外的部分上，固接着具有大致C字形状的陶瓷制的防磨损框61b。此外，在突条部61a的取向面部分上，通过将该部分厚壁化，一体地形成将粘合晶片30的取向面部从外侧导引的取向面导向装置61c。此外，比突条部61a靠内侧的区域成为从背面对粘合晶片30的中央部一带加压的加压部分。该区域的大小、即粘合晶片30的加压面61d的大小，为相对于直径200mm的粘合晶片30、可将其取向面部分进行外周局部除去研磨4mm左右的大小。在加压面61d的取向面部分上，一体形成了将支承基片用晶片20的台部分的宽度d扩大到4mm的局部突出部62。局部突出部62是邻接于取向面导向装置61c而形成的高度0.2mm的平坦的隆起部。如果将粘合晶片30真空吸附在加压面61d上，则通过局部突出部62，使粘合晶片30的取向面部比活性层用晶片10的中央部更向研磨面一侧突出变形，从突条部61a的下端面突出一些。在加压面61d的中央部上形成有与负压力发生装置(未图示)的给气部连通的5个分开配置的吸引口61e......。
在进行外周局部除去研磨时，使研磨头41以60rpm旋转，使研磨平台42以60rpm旋转。此时，经由晶片局部除去加压夹具60的对研磨布43的活性层用晶片10的中央部的研磨压力为0kg/cm2左右，活性层用晶片10的取向面部分的研磨压力为500kg/cm2左右。由此，取向面部分的研磨速率为5～10μm/分，晶片中央部的研磨速率为0μm/分。研磨量在活性层用晶片10的中央部为0μm左右，在晶片外周部为仅使取向面部分的活性层用晶片10消失宽度d(4mm)的20μm左右。含有研磨磨粒的研磨剂(胶态硅石)的供给量为1800ml/分。
这样，由于实施了外周局部除去研磨，所以在晶片外周部中的取向面附近将活性层10A的一部分较大地除去，在晶片外周部的倾斜面上形成宽度较宽的部分。因此，即使在该宽度较宽的部分上刻设激光标识M，照射的激光的影响也难以达到活性层10A。结果，能够抑制印激光标识时从活性层10A的发尘。
其它的构成、作用及效果与上述第1实施例的晶片外周加压夹具50大致相同，所以省略说明。
图20～图22所示的晶片局部除去加压夹具60A，是构成为能够对具有凹口的粘合晶片30进行外周局部除去研磨的例子。在突条部61a的凹口部分上，通过将该部分厚壁化为仰视半圆形状，一体地形成了将粘合晶片30的凹口部从外侧进行导引的凹口导向装置61f。此外，在加压面61d的凹口部分上，一体地形成将支承基片用晶片20的台部的宽度d1扩大到4mm的局部突出部62A。局部突出部62A为邻接于凹口导引装置61f而形成的高度0.2mm的平坦的隆起部。其它的构成、作用及效果与上述第1实施例的晶片外周加压夹具50大致相同。
虽然在图中未作说明，但为了分别减小粘合晶片在晶片外周加压夹具或在晶片局部除去加压夹具的内部中的游隙量，也可以将粘合晶片在晶片外周加压夹具内分别夹紧。
此外，在这些实施例中，以将活性层用晶片与支承基片用晶片粘合、然后通过表面磨削等将活性层用晶片厚度减薄而制成活性层的粘合SOI基片为例进行了说明。但是，本发明并不限定于此，也可以适用于例如通过智能剥离法制作的粘合基片。此外，也可以适用于通过ELTRAN法或SiGen法制作的粘合基片。
在这种情况下，在通过智能剥离法、ELTRAN法或SiGen法制作粘合基片时，在将活性层用晶片与支承基片用晶片粘合后，将粘合侧的部分留在支承基片用晶片上而将活性层用晶片除去，在支承基片用晶片的一个面上形成活性层。接着，从该活性层用晶片的除去面一侧对活性层进行除去外周部并留下中央部的研磨(外周除去研磨)。而且，不仅适用于粘合晶片，也能够适用于将各种基片的周边部分进行研磨的情况。
如以上那样，根据本发明，由于采用了将活性层用晶片的外周部的粘合不良部分除去而留下中央部的外周除去研磨作为表面磨削后的研磨，所以可以省略以前的活性层用晶片的外周磨削、活性层的外周腐蚀。由此，能够削减粘合基片的制造工序数，能够缩短粘合基片的制造时间。
此外，由于实施外周除去研磨，所以能够消除因外周腐蚀而在支承基片用晶片的外周面上产生的腐蚀麻点、以及因活性层的外周部的氧化硅薄膜的切削余留部分而发生的活性层的污染或损伤等，结果，能够提高粘合基片的成品率。从而能够降低粘合基片的制造成本。并且能够简单地制成用以前的方法难以制成的、形成有具有凹口的形状活性层的粘合基片。
进而，由于没有使用碱性腐蚀液，所以即使在活性层的外周缘面中的结晶方位不均匀的区域，也不会发生起因于各向异性腐蚀的锯齿。因此，能够使活性层的外周缘面遍及其全周地光滑。
并且，由于利用晶片外周加压夹具来实施外周除去研磨，所以即使是已有的研磨装置，也能够容易地实施本发明的外周除去研磨。
此外，在外周除去研磨后，如果使用晶片局部除去加压夹具来实施外周局部除去研磨，则在晶片外周部中的其周向的一部分、例如取向面部或凹口部等上，将活性层的一部分较大地除去而在倾斜面上形成宽度较宽的部分。因此，在该宽度较宽的部分上即使实施激光标记，照射的激光的影响也难以达到活性层。结果，能够抑制作激光标记时从活性层产生发尘。
进而，通过在对活性层用晶片实施表面磨削，并且对活性层的外周部实施外周除去研磨，在室温下将活性层用晶片与支承基片用晶片粘合后，即使不进行粘合强化热处理，也能够不使晶片周边部分剥落而形成粘合晶片。结果，通过在对活性层的中央部进行研磨后实施还原性气氛或惰性气氛下的热处理，即使不在粘合热处理之外另外实施这些气氛中的热处理，也能够将结晶缺陷从活性层的表面除去。即、能够使活性层的表面成为无缺陷表面。
工业实用性
如以上那样，有关本发明的粘合基片及其制造方法、以及其中使用的晶片外周加压夹具类，作为将活性层与支承基片用晶片粘合的粘合基片用，或者作为具有SOI构造的粘合基片用，再者作为通过智能剥离法、ELTRAN法或SiGen法制作的粘合基片是有用的。

Claims (14)

1.一种粘合基片的制造方法，其特征在于，备有：
将活性层用晶片与支承基片用晶片粘合的粘合工序，
增强该通过粘合所制作的粘合晶片的粘合强度的热处理工序，
对该粘合晶片的活性层用晶片一侧进行表面磨削，并将该活性层用晶片厚度减薄做成活性层的表面磨削工序，
和在该活性层上进行从其表面磨削面一侧将外周部的粘合不良部分除去、留下中央部的研磨的外周除去研磨工序，
在上述外周除去研磨工序中，上述活性层的外周部的研磨速率比其中央部的研磨速率大。
2.一种粘合基片的制造方法，其特征在于，备有：
将活性层用晶片与支承基片用晶片粘合的粘合工序，
增强该通过粘合所制作的粘合晶片的粘合强度的热处理工序，
对该粘合晶片的活性层用晶片一侧进行表面磨削，并将该活性层用晶片厚度减薄做成活性层的表面磨削工序，
在该活性层上进行从其表面磨削面一侧将外周部的粘合不良部分除去、留下中央部的研磨的外周除去研磨工序，
和在进行了上述外周除去研磨之后，仅对上述粘合晶片的外周部中的周向的一部分进行再研磨、并将该部分的活性层除去的外周局部除去研磨工序。
3.如权利要求1或2所述的粘合基片的制造方法，其特征在于，取代上述粘合后的热处理，而在上述外周除去研磨后实施：
研磨上述活性层的中央部的中央研磨工序，
和在该中央部的研磨后，在还原性气氛或惰性气氛中的热处理，
以增强上述粘合晶片的粘合强度，并将结晶缺陷从上述活性层的表面除去。
4.一种粘合基片的制造方法，是利用智能剥离法(smart cut)、或ELTRAN法、或SiGen法所形成的粘合基片的制造方法，其特征在于，备有：
将活性层用晶片与支承基片用晶片粘合的粘合工序，
在该粘合后、将粘合侧的部分留在支承基片用晶片上而将活性层用晶片除去、并在上述支承基片用晶片的一个面上形成活性层的活性层用晶片除去工序，
和在该活性层上进行从该活性层用晶片的除去面一侧将外周部除去、留下中央部的研磨的外周除去研磨工序。
5.如权利要求4所述的粘合基片的制造方法，其特征在于，
在上述外周除去研磨工序中，上述活性层的外周部的研磨速率比其中央部的研磨速率大。
6.如权利要求5所述的粘合基片的制造方法，其特征在于，
上述活性层的外周部的研磨压力比其中央部的研磨压力大。
7.如权利要求6所述的粘合基片的制造方法，其特征在于，
使用使上述活性层的外周部比其中央部更向研磨面一侧突出变形的晶片外周加压夹具来进行上述外周除去研磨工序。
8.如权利要求4～7中任一项所述的粘合基片的制造方法，其特征在于，具有：在进行了上述外周除去研磨之后，仅对上述粘合晶片的外周部中的周向的一部分进行再研磨、并将该部分的活性层除去的外周局部除去研磨工序。
9.如权利要求8所述的粘合基片的制造方法，其特征在于，
使用仅使上述活性层外周部中的、想要除去的部分向研磨面一侧突出变形的晶片局部除去加压夹具来进行上述外周部分除去研磨工序。
10.一种晶片外周加压夹具，是介于在与研磨布的对置面上保持有半导体晶片的研磨头与上述半导体晶片之间的晶片外周加压夹具，其特征在于，备有：
夹具主体，
和形成在该夹具主体的保持半导体晶片的一侧的面上、使上述半导体晶片的外周部比中央部更向研磨面一侧突出变形的环状突条部。
11.如权利要求10所述的晶片外周加压夹具，其特征在于，在上述突条部上形成有：使形成在上述半导体晶片的外周部上的凹口部比上述半导体晶片的中央部更向研磨面一侧突出变形的凹口加压部。
12.如权利要求10所述的晶片外周加压夹具，其特征在于，在上述突条部上形成有：使形成在上述半导体晶片的外周部上的取向面部比上述半导体晶片的中央部更向研磨面一侧突出变形的取向面加压部。
13.一种晶片局部除去加压夹具，是介于使上述活性层一侧向着研磨布而保持有粘合了活性层与支承基片用晶片的粘合晶片的研磨头、与上述粘合晶片之间的晶片局部除去加压夹具，其特征在于，备有：
夹具主体，
和形成在该夹具主体的保持粘合晶片的一侧的面上、仅使上述活性层的外周部中想要除去的部分向研磨面一侧突出变形的局部突出部。
14.如权利要求13所述的晶片局部除去加压夹具，其特征在于，上述夹具主体以及/或者局部突出部中的至少与研磨布接触的部分由比其它部分更难研磨的材质形成。
CN03804904XA 2002-05-20 2003-05-02 粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类 Expired - Lifetime CN1639869B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002145327 2002-05-20
JP145327/2002 2002-05-20
PCT/JP2003/005652 WO2003098695A1 (fr) 2002-05-20 2003-05-02 Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede

Publications (2)

Publication Number Publication Date
CN1639869A CN1639869A (zh) 2005-07-13
CN1639869B true CN1639869B (zh) 2010-05-26

Family

ID=29545083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03804904XA Expired - Lifetime CN1639869B (zh) 2002-05-20 2003-05-02 粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类

Country Status (7)

Country Link
US (1) US7378332B2 (zh)
EP (1) EP1507292B1 (zh)
JP (1) JP4281685B2 (zh)
KR (1) KR100577627B1 (zh)
CN (1) CN1639869B (zh)
TW (1) TWI224356B (zh)
WO (1) WO2003098695A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103009236A (zh) * 2011-09-22 2013-04-03 台湾积体电路制造股份有限公司 用于在半导体制造中实施抛光工艺的方法和装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US7919815B1 (en) * 2005-02-24 2011-04-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel wafers and methods of preparation
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
FR2899594A1 (fr) 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
JP2009176918A (ja) * 2008-01-24 2009-08-06 Sumco Corp Ｓｏｉ基板の製造方法
CN101925996B (zh) * 2008-01-24 2013-03-20 布鲁尔科技公司 将器件晶片可逆地安装在载体基片上的方法
JP5564785B2 (ja) * 2008-12-08 2014-08-06 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
JP2011210821A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置とその製造方法
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US9263314B2 (en) 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
US9296193B2 (en) 2011-04-11 2016-03-29 Ev Group E. Thallner Gmbh Bendable carrier mount, device and method for releasing a carrier substrate
JP5725430B2 (ja) * 2011-10-18 2015-05-27 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP5792829B2 (ja) * 2011-11-22 2015-10-14 タツモ株式会社 加圧円板、貼り合せ装置および貼り合せ方法
US10643853B2 (en) 2012-02-10 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer thinning apparatus having feedback control and method of using
US8580655B2 (en) 2012-03-02 2013-11-12 Disco Corporation Processing method for bump-included device wafer
JP5978764B2 (ja) * 2012-05-24 2016-08-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US20140054748A1 (en) * 2012-08-21 2014-02-27 Genmao Liu Edge trimming method for semiconductor wafer and semiconductor wafer having trimmed edge
TWI470730B (zh) * 2012-09-18 2015-01-21 Asia Pacific Microsystems Inc Wafer holding device
KR102061695B1 (ko) 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US9028628B2 (en) 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US9058974B2 (en) 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
KR20230087612A (ko) * 2016-09-29 2023-06-16 에베 그룹 에. 탈너 게엠베하 2개의 기판을 접합하기 위한 장치 및 방법
US10553474B1 (en) 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate
JP7339056B2 (ja) * 2019-07-31 2023-09-05 グローバルウェーハズ・ジャパン株式会社 貼り合わせウェーハ及びそれを用いた積層ウェーハの製造方法
CN113211306A (zh) * 2021-05-28 2021-08-06 福建晶安光电有限公司 一种用于半导体晶片抛光的陶瓷载盘
CN113510609B (zh) * 2021-07-12 2023-09-08 长鑫存储技术有限公司 晶圆以及晶圆的处理方法
CN115464484B (zh) * 2022-10-14 2024-06-07 杭州乾晶半导体有限公司 一种碳化硅晶片双面加工方法以及相应的装置
WO2024103220A1 (zh) * 2022-11-14 2024-05-23 上海显耀显示科技有限公司 一种补偿键合形变量的键合治具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174222B1 (en) * 1995-06-09 2001-01-16 Hitachi, Ltd. Process for fabrication of semiconductor device, semiconductor wafer for use in the process and process for the preparation of the wafer
EP1189266A1 (en) * 2000-03-29 2002-03-20 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and soi wafer, and soi wafer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181469A (ja) 1989-01-05 1990-07-16 Fujitsu Ltd 半導体基板の製造方法
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JP3618105B2 (ja) * 1991-03-07 2005-02-09 株式会社日本自動車部品総合研究所 半導体基板の製造方法
JPH05109678A (ja) 1991-10-18 1993-04-30 Sony Corp Ｓｏｉ基板の製造方法
JPH05226305A (ja) 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
US6417108B1 (en) * 1998-02-04 2002-07-09 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6722964B2 (en) * 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
JP2003142439A (ja) 2001-11-08 2003-05-16 Nikon Corp ウェハの研磨方法及びマスク

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174222B1 (en) * 1995-06-09 2001-01-16 Hitachi, Ltd. Process for fabrication of semiconductor device, semiconductor wafer for use in the process and process for the preparation of the wafer
EP1189266A1 (en) * 2000-03-29 2002-03-20 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and soi wafer, and soi wafer

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开平5-109678A 1993.04.30
JP特开平5-226305A 1993.09.03
JP特开平5-235007A 1993.09.10
全文.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103009236A (zh) * 2011-09-22 2013-04-03 台湾积体电路制造股份有限公司 用于在半导体制造中实施抛光工艺的方法和装置

Also Published As

Publication number Publication date
WO2003098695A1 (fr) 2003-11-27
TW200425222A (en) 2004-11-16
US7378332B2 (en) 2008-05-27
US20050014347A1 (en) 2005-01-20
CN1639869A (zh) 2005-07-13
KR100577627B1 (ko) 2006-05-10
EP1507292A1 (en) 2005-02-16
TWI224356B (en) 2004-11-21
EP1507292B1 (en) 2012-05-02
JPWO2003098695A1 (ja) 2005-09-22
JP4281685B2 (ja) 2009-06-17
KR20040028757A (ko) 2004-04-03
EP1507292A4 (en) 2007-03-28

Similar Documents

Publication Publication Date Title
CN1639869B (zh) 粘合基片的制造方法、以及其中使用的晶片外周加压用夹具类
EP1189266B1 (en) Production method for silicon wafer and soi wafer, and soi wafer
US6583029B2 (en) Production method for silicon wafer and SOI wafer, and SOI wafer
CN101331585B (zh) 贴合基板的制造方法
EP1662560B1 (en) Edge removal of silicon-on-insulator transfer wafer
US6110391A (en) Method of manufacturing a bonding substrate
WO2003094215A1 (fr) Procede de fabrication de plaquettes semi-conductrices et plaquette
JP2001205555A (ja) メカノケミカル研磨方法及びメカノケミカル研磨装置
US20070148917A1 (en) Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
KR20120109536A (ko) 화학적 기계적 연마를 이용하여 반도체 웨이퍼의 가장자리 면취 방법 및 장치
JP5028845B2 (ja) 貼り合わせウェーハ及びその製造方法
WO2002011947A2 (en) Method for processing a semiconductor wafer using double-side polishing
JP3904943B2 (ja) サファイアウエハーの加工方法及び電子装置の製造方法
JPH06176993A (ja) 半導体基板の製造方法
JP3978780B2 (ja) ウエーハの研磨方法及び装置
JP3885518B2 (ja) スタンパ用基板の製造方法及びＮｉ圧延板の研磨方法
JP4232148B2 (ja) 貼り合わせ基板の製造方法
CN1912996B (zh) 磁头制造装置及其制造方法
JP2007075948A (ja) 研磨板及びその製造方法ならびにラッピング装置及びラッピング方法
JP2002353176A (ja) シリコンエピタキシャルウェーハの製造方法
JP2005033139A (ja) 半導体ウェーハ研磨用のウェーハ保持板
JPH02267939A (ja) 研磨方法
JPH1131640A (ja) 貼り合わせｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20100526

CX01 Expiry of patent term