JPH06176993A

JPH06176993A - 半導体基板の製造方法

Info

Publication number: JPH06176993A
Application number: JP32553392A
Authority: JP
Inventors: Sukemune Udou; 働祐宗有; Kazuyoshi Furukawa; 川和由古
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-12-04
Filing date: 1992-12-04
Publication date: 1994-06-24
Anticipated expiration: 2017-12-03
Also published as: JP3352129B2

Abstract

(57)【要約】【目的】接着ウェーハとしての直径を減じることなく
大口径化が容易で、しかも素子形成領域とその外周部と
の間に生じる段差を極力小さくして素子形成工程での発
塵やパターンボケの発生を防止し、かつ前記外周部のミ
ラー加工が容易なものを提供する。【構成】第１のシリコンウェーハ１１と第２のシリコ
ンウェーハ１２とを誘電体層１５を介在させつつ接着さ
せて接着ウェーハ１３を形成した後、第１のシリコンウ
ェーハ１１の肉厚を所定の厚さまで減らすようにした半
導体基板の製造方法において、第１のシリコンウェーハ
１１の周縁部の第２のシリコンウェーハ１２と未接着と
なる部分１１ａを含む領域を厚さ方向に接着面の反対側
の表面より接着界面１７の直前まで研削する工程と、こ
の研削後に研削部１８のシリコンウェーハ１１を接着界
面１７までエッチングする工程とを経ることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、シリコンウェーハ上
に酸化膜等の誘電体層を介在させつつ半導体単結晶膜を
形成する誘電体分離型半導体基板の製造方法、特に２枚
のシリコンウェーハを誘電体膜を介在させて貼り合わ
せ、一方のシリコンウェーハを規定の厚さまで減らして
これで半導体単結晶膜を形成するようにした半導体基板
の製造方法に関する。

【０００２】

【従来の技術】シリコンウェーハ上に酸化膜などの誘電
体層を介在させつつ半導体単結晶層を形成した誘電体分
離型半導体基板は、同質の材料のみでできているため
に、反りやストレスなどの問題が生ぜず、誘電体層の界
面特性が良好になるなどの優れた特性を有する。

【０００３】このような半導体基板の製造方法として
は、酸化させたシリコンウェーハ上に無定形シリコンや
多結晶シリコンなどのシリコン層を蒸着などの手段で形
成し、レーザ、電子線または加熱炉などを用いて前記シ
リコン層を再結晶させる方法が知られている。しかしな
がら、この方法では、転位などが形成されてしまい、良
好な単結晶を得ることが難しいとうい問題があった。

【０００４】また、単結晶シリコンウェーハに酸素イオ
ンを注入し、熱処理してＳｉＯ₂膜を形成する方法も知
られているが、この方法の場合は、形成されるＳｉＯ₂
膜（酸化膜）の厚さに限界があるので、耐電圧などの問
題がある。

【０００５】更に、陽極酸化により、単結晶層下部に多
孔質シリコンを形成し、熱酸化させて誘電体分離型半導
体基板を形成する方法も知られているが、この方法の場
合、工程が複雑で適正な条件を維持するのに高度の技術
を必要とするばかりでなく、広い単結晶層を形成するこ
とがかなり困難であった。

【０００６】そこで、２枚のシリコンウェーハ同志を熱
酸化膜等の誘電体層を介在させつつ直接接着させて接着
ウェーハを形成し、この一方のシリコンウェーハをラッ
ピングして目的の厚さの単結晶層とする方法が知られて
いる。この方法は、結晶の質が良好で絶縁体層の厚さも
大きく取れ、しかも工程が比較的簡単であるという利点
がある。

【０００７】この方法の場合、図４（ａ）に示すよう
に、鏡面仕上げをした２枚のシリコンウェーハ１，２の
うち、少なくとも一方の外周面に誘電体層となるＳｉＯ
₂膜（酸化膜）を形成しておき、両者１，２をその鏡面
同志を互いに接合させつつ接着して接着ウェーハ３を形
成する。この時、互いに鏡面仕上げを施したシリコンウ
ェーハ１，２同志を接着させると、鏡面加工時に発生す
るダレによって、その周縁部における両者１，２間に隙
間４が発生して、幅Ｗ1 の未接着部１ａ，２ｂが発生し
てしまう。この未接着部１ａ，２ａの幅Ｗ1 は、例えば
２〜５mm程度である。

【０００８】すると、この隙間４にごみが溜まり、また
一方のシリコンウェーハ１を作製する半導体装置に合わ
せて数μｍ以下に薄くする時に、このシリコンウェーハ
１の未接着部１ａが剥がれ落ちて発塵源となり、その残
骸が表面に付着して加工時に傷を付けたりパターン切れ
の原因となってしまうので、この未接着部１ａ，２ａを
予め除去しておく必要がある。

【０００９】そこで、接着後のシリコンウェーハ１，２
の周辺部を前記未接着部１ａ，２ａの幅Ｗ1 よりも大き
な幅Ｗ2 （Ｗ1 ＜Ｗ2 ）に亘って、即ち同図のＡ−Ａ線
に沿って、例えば砥石を用いて削り取り（同図
（ｂ））、しかる後、デバイス層研削、再ベベル加工、
仕上げ研磨等を行うようにしている。

【００１０】この場合、シリコンウェーハの直径を減ず
ることになるが、半導体基板は、一般に２５mm（１イン
チ）ステップで直径が決まっている（１５０mmΦ以上
は、５０mm（２インチ）ステップ）ので、例えば１２５
mmΦ（５″Φ）の半導体基板を得るためには、１５０mm
Φ（６″Φ）のシリコンウェーハ２枚を接着一体化した
後、外周を削って１２５mmΦに形成することが一般に行
われている。

【００１１】しかし、この方法で例えば１５０mmΦの接
着ウェーハ（半導体基板）を作製するには、２００mmΦ
のシリコンウェーハを接着させて、１５０mmΦに成形し
なくてはならず、しかも本来取り除かなければならない
未接着部は、周辺から３mm程度なので、接着部、即ち素
子形成が可能な領域をも大きく削り込んでいることにな
り、材料ロスが非常に大きい（約４４％を削り落とすこ
とになる）ばかりでなく、大口径化が行ないにくい。

【００１２】なお、接着に用いる２枚のシリコンウェー
ハの口径を最終加工外径より未接着部分だけ大きく（例
えば、＋６〜１０mm程度）、例えば１２５mmΦの接着ウ
ェーハ作製のために、１３１〜１３５mmΦ程度の鏡面シ
リコンウェーハを用意することにより、材料のロスを極
力少なくすることができる。しかし、このような２５mm
ステップから外れるウェーハは、一般に入手できず、特
注で作製しようとすると、治具等も専用のものを使い、
また数量的にも少ないので、ウェーハのコストが高く、
かつウェーハ入手までの納期も長い等、生産性が良くな
いといった問題が多く、実用化されていないのが現状で
ある。

【００１３】そこで、素子形成側のシリコンウェーハを
保持する台となるシリコンウェーハの外径を減ずること
なく、周辺の未接着部を取り除くため、図５に示す方法
が行われている。

【００１４】即ち、２枚のシリコンウェーハ１，２のう
ち、素子形成側となる第１のシリコンウェーハ１の外周
面に誘電体層となるＳｉＯ₂膜（酸化膜）５を形成して
おいて、両者１，２をその鏡面同志を接合させつつ直接
接着させて接着ウェーハ３を作製する（同図（ａ））。

【００１５】次に、前記第１のシリコンウェーハ１を保
持する台となる第２のシリコンウェーハ２の露出部表面
にも、ＳｉＯ₂膜６を形成し（同図（ｂ））、隙間４に
よって生じる第１のシリコンウェーハ１の未接着部１ａ
を除去すべく、第１のシリコンウェーハ１の周縁部の第
２のシリコンウェーハ２と未接着となる部分を含む領
域、即ち未接着部１ａの幅Ｗ1 （図４（ａ）参照）より
広い幅Ｗ3 （＞Ｗ1 ）に亘って研削して接着界面７の下
方に達する研削部８を形成する（同図（ｃ））。

【００１６】ここに、この研削を研削部８の下面が接着
界面７より下方に達するまで行なうのは、削り残しが出
ないようにするためには、研削機の研削厚精度分だけ下
まで削る必要があるからである。

【００１７】そして、前記研削部８の研削面の破砕層を
除去して、発塵や後工程で例えばエピタキシャル層を形
成した場合にそのエピタキシャル層のポリシリコン化等
の問題が生じることを防止するため、ここにエッチング
を施し（同図（ｄ））、しかる後、第１のシリコンウェ
ーハ１をこの表面側からグラインダ等によって研磨し
（同図（ｅ））、裏面側のＳｉＯ₂膜６を剥離した後
（同図（ｆ））、素子自体の厚さ（サブμｍ〜数百μ
ｍ）に合わせるよう第１のシリコンウェーハ１にミラー
加工を施して（同図（ｇ））、半導体基板を完成させて
いる。

【００１８】このようにして、接着した２枚のシリコン
ウェーハ１，２のうち、支持側となる第２のシリコンウ
ェーハ２の外周部を残し、活性層側となる第１のシリコ
ンウェーハ１を未接着部まで削り取ることにより、実際
に素子を作る領域を最大限に維持しつつ、外径は前述の
２５mmステップの径に合わせるようにしている。

【００１９】

【発明が解決しようとする課題】しかしながら、接着ウ
ェーハにおいて、素子形成領域は、この外周部９に対し
て少なくとも素子自体の厚さ分だけ厚くなり、ここの段
差ができることになるが、上記従来例の場合、第１のシ
リコンウェーハ１の周縁部を幅Ｗ3 に亙って接着界面７
の下方まで研削し、更にここにエッチングを施している
ため、この段差がかなり大きくなってしまう。

【００２０】即ち、例えば加工精度が±５μｍの研削機
を使用して、＃５００の砥石で研削を行う場合、安全を
見て接着界面７の下約１０μｍ程度研削する必要があ
り、また＃５００の砥石の破砕層は約１０μｍ程度なの
で、これを完全に除去するエッチングを行うと、図６に
示すＳｉＯ₂膜６の上面と外周部９の上面との段差ｄ
は、約２０μｍにもなってしまう。

【００２１】そして、この段差が大きくなると、このコ
ーナ部にゴミ等が溜まりやすくなり、そのゴミが素子製
造工程中に剥がれ落ち、それがウェーハ表面に付いたり
して、ゴミの影響によるパターンの欠けに繋がってしま
う。

【００２２】なお、段差の発生を少なくするためには、
研削装置の加工精度を上げる必要があるが、これには一
定の限界がある。

【００２３】また、研削面は凸凹しており、その凸凹
は、研削に用いた砥石における砥石の大小に左右され、
一般に細かい砥石ほど凸凹は小さくなるが、研削量が大
きくとれなくなる傾向があるので、数回に分けて削る必
要が出てくる。しかも、この凹凸は、例えばレジスト等
の塗布の時、膜厚の不均一の原因となるので、なるべく
小さく、理想的には素子形成領域と同じくミラー面であ
ることが望ましい。

【００２４】ここに、例えば上記＃５００の砥石で研削
した場合、研削部８の表面粗さは最大約２μｍ程度にな
り、ここにエッチングを施しても、外周部９の表面粗さ
は、約１μｍ程度となって、２００オングストローム程
度のミラー面より大幅に粗くなってしまう。

【００２５】そこで、この要請に答えるべく、第１のシ
リコンウェーハの素子形成領域の外周部９を研磨しよう
としても、素子形成領域との段差が大きな場合、ここに
研磨布が当たらなくなって、段差外方の外周部９のみを
研磨することは困難であるといった問題点があった。

【００２６】なお、表面粗さを減ずるためには、細かい
砥石を用いれば良いが、細かい砥石は、目詰まりを起こ
しやすく、かつ磨耗も大きいため、例えば＃２０００の
砥石で前記切削部８を形成しようとしても、この形成は
かなり困難である。

【００２７】本発明は上記に鑑み、接着ウェーハとして
の直径を減じることなく大口径化が容易で、しかも素子
形成領域とその外周部との間に生じる段差を極力小さく
して素子形成工程での発塵やパターンボケの発生を防止
し、かつ前記外周部のミラー加工が容易な半導体基板の
製造方法を提供することを目的とする。

【００２８】

【課題を解決するための手段】上記目的を達成するため
本発明に係る半導体基板の製造方法は、第１のシリコン
ウェーハと第２のシリコンウェーハとを誘電体層を介在
させつつ接着させて接着ウェーハを形成した後、前記第
１のシリコンウェーハの肉厚を所定の厚さまで減らすよ
うにした半導体基板の製造方法において、第１のシリコ
ンウェーハの周縁部の第２のシリコンウェーハと未接着
となる部分を含む領域を厚さ方向に接着面の反対側の表
面より接着界面の直前まで研削する工程と、この研削後
に研削部のシリコンウェーハを接着界面までエッチング
する工程とを経ることを特徴とするものである。

【００２９】ここに、前記エッチングのエッチング液と
して、前記誘導体層に対するエッチング速度よりもシリ
コンに対するエッチング速度の方が速い選択性を持つも
のを使用したり、前記接着ウェーハの内部の両シリコン
ウェーハ間に介装される誘電体層をＳｉＯ₂膜で形成
し、前記エッチング液をアルカリ金属の水酸化物の水溶
液とすることもできる。

【００３０】

【作用】上記のように構成した本発明によれば、第１の
シリコンウェーハの周縁部の第２のシリコンウェーハと
未接着となる部分を、接着界面の直前までの研削と接着
界面までのエッチングによって除去することができ、こ
れによって素子形成領域の外周部の表面を接着界面とほ
ぼ同一平面となるようにすることができる。しかも、第
２のシリコンウェーハに鏡面仕上げを施しておいて、前
記エッチング後にこの表面を露出させることにより、前
記外周部を容易に鏡面仕上げすることができる。

【００３１】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００３２】図１は第１の実施例を示すもので、この実
施例は、例えばＰ型、比抵抗２〜３Ωcm、厚さ６２５μ
ｍで２００mmのラウンド加工が施された直径６インチの
シリコンウェーハ１１と、同じくＰ型、比抵抗１〜１０
Ωcm、厚さ６２５μｍで２００mmのラウンド加工が施さ
れた直径６インチのシリコンウェーハ１２を使用して接
着ウェーハ１３を作製し半導体基板とする例を示すもの
である。

【００３３】先ず、両シリコンウェーハ１１，１２に鏡
面仕上げを施した後、素子形成側となる第１のシリコン
ウェーハ１１を洗浄し乾燥させた後、石英ボートにセッ
トし拡散炉中で酸化させて、その外周面に誘電体層をな
す約１μｍのＳｉＯ₂膜（酸化膜）１５を形成する。次
に、この酸化させた第１のシリコンウェーハ１１と洗浄
及び乾燥後の第２のシリコンウェーハ１２とを、清浄な
雰囲気下でその鏡面同士を接触させて密着させる。そし
て、例えば１１００℃で少量のＯ₂を含むＮ₂雰囲気中
で１時間に亙る熱処理を施すことにより、両ウェーハ１
１，１２を直接接着させて一体化した接着ウェーハ１３
を作製し（同図（ａ））、次いで裏面保護用のＳｉＯ₂
膜１６を５０００オングストローム付ける（同図
（ｂ））。

【００３４】ここに、前記各接着ウェーハ１３を赤外線
透過法により観察したところ、第１のシリコンウェーハ
１１の周辺部の未接着部１１ａの幅Ｗ4 は、約２〜３mm
程度であった。

【００３５】次に、第１シリコンウェーハ１１の周辺部
を幅約５mm（Ｗ5 ＝５mm）に亙り接着界面１７の上２０
μｍ程度まで、例えば＃５００の砥石で研削して研削部
１８を形成する（同図（ｃ））。

【００３６】ここに、この切削幅Ｗ5 （＝５mm）は、前
記未接着部１１ａを完全に含むようこの幅Ｗ4 （＝２〜
３mm）よりもやや大きめに設定したものである。また、
研削機として加工精度が±５μｍのものを使用すれば、
研削部１８の最も低いところで接着界面１７の上１５μ
ｍとなり、＃５００の砥石の破砕層は１０μｍ程度なの
で、接着界面直上及び直下のシリコンに破砕層が達して
しまうことはない。

【００３７】この研削によって、第１のシリコンウェー
ハ１１の外周部のかなり薄くなった未接着部１１ａを殆
どが剥がすことができるが、一部残ることが確かめられ
ている。

【００３８】次に、例えば、酸化膜とシリコンとのエッ
チング速度の比が少なくとも１：５以上の１７ Mol／ｌ
の濃度のＫＯＨ水溶液（温度８０℃）に３０分漬けてエ
ッチングすることにより、研削部１８の下方に残ったシ
リコンを全てエッチングして、この下面を接着界面１７
と略同一面とする（同図（ｄ））。これによって、未接
着部１１ａの残りを全て除去することができ、また、周
辺部１９の表面粗を測定したところ、通常の鏡面ウェー
ハの表面とほぼ同じであった。

【００３９】次に、接着界面１７より３０μｍ上まで第
１のシリコンウェーハ１１の表面をグラインダ等により
研磨し（同図（ｅ））、外周部及び裏面のＳｉＯ₂膜１
５，１６をフッ化水素水により剥離した後（同図
（ｆ））、ミラー加工を行って（同図（ｇ））半導体基
板を完成させる。

【００４０】この実施例の場合、図６に示す素子形成領
域の外周部９（１９）の表面とＳｉＯ₂膜５（１５）の
上面との段差ｄを１μｍ程度で済ますことができるとと
もに、この外周部９（１９）の表面の面粗さを鏡面ウェ
ーハと同等の２００オングストロームにすることができ
ることが確かめられている。

【００４１】図２は、上記実施例の変形例を示すもの
で、この変形例は、接着界面１７より３０μｍ上まで第
１のシリコンウェーハ１１の表面をグラインダ等により
研磨した後（同図（ｅ））、先ずミラー加工を行い（同
図（ｆ））、このミラー加工後に、外周部及び裏面のＳ
ｉＯ₂膜１５，１６をフッ化水素水により剥離して（同
図（ｇ））、半導体基板を完成させるようにしたもので
ある。

【００４２】なお、エッチングに対する保護膜はＳｉＯ
₂膜に限定されることなく、またエッチング液もアルカ
リエッチング液に限らず、例えばＨＦ−ＨＮＯ₃系のエ
ッチング液でもかまわないことは勿論である。

【００４３】図３は、第２の実施例を示すもので、鏡面
加工を施した２枚のシリコンウェーハ２１，２２の外周
面にＳｉＯ₂膜（酸化膜）２５，２６を形成しておき、
これを直接接着させて一体化した接着ウェーハ２３を作
製する（同図（ａ））。そして、第１のシリコンウェー
ハ２２の外周縁に所定の幅に亙る研削を行って研削部２
８を形成する（同図（ｂ））。次いで、第１のシリコン
ウェーハ２１の主面２１ｂをグラインダー等で研削して
この厚みを減らし（同図（ｃ））、しかる後、全体にエ
ッチングを施して第１のシリコンウェーハ２１の外周未
接着部２１ａを除去する（同図（ｄ））。その後、図示
されていないが、主面２１ｂをミラー研磨するようにし
たものである。

【００４４】この実施例の場合、第１のシリコンウェー
ハ２１の外周の未接着部２１ａの除去と研削で発生した
主面２１ｂの破砕層の除去とを同時に行うことができる
とともに、接着ウェーハ以外の通常のウェーハの製造方
法との共通性が高い。

【００４５】即ち、通常のウェーハの一般的な処理は、
基板の主面をグラインダー等で研削したり、或いは両面
をラッピングしたりして、基板の厚さをある一定量にし
た後、ケミカルポリッシグ（ＣＰ）と呼ばれるエッチン
グを行って、研削面に発生した破砕層を取り除き、その
後ミラー研磨するようにしている。

【００４６】この実施例は、研削部２８の研削後の残し
厚をＣＰ時のエッチング量より少なくすることで、第１
のシリコンウェーハ２１の外周の未接着部２１ａの除去
と主面２１ｂの破砕層除去を同時に行うことができ、同
時に第２のシリコンウェーハ２２に付けられたＳｉＯ₂
膜２６は、ＣＰエッチング時に第２のシリコンウェーハ
２２を保護する役割を果たす。即ち、通常、ＣＰは弗硝
酸系のエッチングで行うが、ＳｉＯ₂膜のエッチング速
度はシリコンのそれよりも遅く、これによって第２のシ
リコンウェーハ２２を保護することができる。

【００４７】なお、前記第２の実施例においては、第１
及び第２のシリコンウェーハ２１，２２を共に酸化させ
てから接着した例を示しているが、前記第１の実施例の
ように、第１のシリコンウェーハ２１のみを酸化させて
おき、接着後に第２のシリコンウェーハ２２の表面に酸
化膜を付けるようにしたり、第２のシリコンウェーハ２
２のみを酸化させるようにしても良い。

【００４８】

【発明の効果】以上詳細に述べたように、本発明によれ
ば、接着ウェーハとしての直径を減じることなく大口径
化が容易で、しかも素子形成領域とその外周部との間に
生じる段差を極力小さくして素子形成工程での発塵やパ
ターンボケの発生を防止することができる。更に、前記
外周部のミラー加工が容易で、例え粗い砥石を用いて研
削したとしても、この表面の粗さが影響を受けたり破砕
層が残ってしまうことがないばかりでなく、ここの厚さ
精度は、用いる研削装置の精度に影響を受けることがな
く、これによって、従来の鏡面ウェーハとほぼ同様に取
り扱うことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を工程順に示す図。

【図２】同じく、変形例を工程順に示す図。

【図３】第２の実施例を工程順に示す図。

【図４】従来例を工程順に示す図。

【図５】他の従来例を工程順に示す図。

【図６】図５の一部拡大図。

【符号の説明】

１１，１２，２１，２２シリコンウェーハ１１ａ，１２ａ，２１ａ未接着部１３，２３接着ウェーハ１４隙間１５，１６，２５，２６ＳｉＯ₂膜（誘電体層）１７接着界面１８，２８研削部１９外周部

Claims

【特許請求の範囲】

【請求項１】第１のシリコンウェーハと第２のシリコン
ウェーハとを誘電体層を介在させつつ接着させて接着ウ
ェーハを形成した後、前記第１のシリコンウェーハの肉
厚を所定の厚さまで減らすようにした半導体基板の製造
方法において、第１のシリコンウェーハの周縁部の第２
のシリコンウェーハと未接着となる部分を含む領域を厚
さ方向に接着面の反対側の表面より接着界面の直前まで
研削する工程と、この研削後に研削部のシリコンウェー
ハを接着界面までエッチングする工程とを経ることを特
徴とする半導体基板の製造方法。
【請求項２】前記エッチングのエッチング液として、前
記誘導体層に対するエッチング速度よりもシリコンに対
するエッチング速度の方が速い選択性を持つものを使用
することを特徴とする請求項１記載の半導体基板の製造
方法。
【請求項３】前記接着ウェーハの両シリコンウェーハ間
に介装される誘電体層がＳｉＯ₂膜であり、前記エッチ
ングに使用するエッチング液がアルカリ金属の水酸化物
の水溶液であることを特徴とする請求項１記載の半導体
基板の製造方法。