JP2004281878A

JP2004281878A - 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器

Info

Publication number: JP2004281878A
Application number: JP2003073725A
Authority: JP
Inventors: Junichi Masui; 淳一増井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-03-18
Filing date: 2003-03-18
Publication date: 2004-10-07

Abstract

【課題】ＳＯＩ技術を採用した半導体基板の製造方法において、単結晶シリコン層への欠陥発生を一層確実に防止できる手法を提供する。
【解決手段】本発明の半導体基板の製造方法は、基材２１０上に絶縁層２１２を形成して支持基板を作成する工程と、単結晶シリコン層２０６上に絶縁層２１６を具備した構成の単結晶シリコン基板を作成する工程と、支持基板と単結晶シリコン基板とを各絶縁層２１２，２１６を介して貼り合わせる工程と、貼り合わせの後に単結晶シリコン層２０６を薄膜化する工程と、薄膜化工程の後に単結晶シリコン層２０６の周辺部２１７を除去する工程と、周辺除去工程の後に熱処理を行う工程とを含むことを特徴とする。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の製造方法に関し、特にＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ（以下、「ＳＯＩ」と略記する）技術を適用した半導体基板の製造方法に関するものである。
【０００２】
【従来の技術】
絶縁体層上に設けられたシリコン層を半導体装置の形成に利用するＳＯＩ（ｓｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）技術は、α線耐性、ラッチアップ特性、あるいはショートチャネルの抑制効果など、通常の単結晶シリコン基板では達成し得ない優れた特性を示すため、半導体装置の高集積化を目的として開発が進められている。
【０００３】
最近では、１００ｎｍ以下の厚さにまで薄膜化されたＳＯＩ層にデバイスを形成したものによって、優れたショートチャネル抑制効果が見いだされている。また、このようにして形成されたＳＯＩデバイスは、放射線耐性に優れるため高信頼性を備えるとともに、寄生容量の低減による素子の高速化や低消費電力化を図れるなどの優れた点を備えている。
【０００４】
このようなＳＯＩ構造を形成する方法として、単結晶シリコン基板の貼り合わせによるＳＯＩ基板の製造方法がある。一般に貼合せ法と呼ばれるこの方法は、例えば特許文献１又は特許文献２に記載されているように、単結晶シリコン基板と支持基板とを貼り合わせた後、熱処理を行うことによって貼合せ強度を強化し、次に単結晶シリコン基板を研削や研磨、またはエッチングによって薄膜化することにより、単結晶シリコン層を支持基板上に形成するものである。
【０００５】
【特許文献１】
特開２０００−２４３９４２号公報
【特許文献２】
特開平６−６１４６１号公報
【０００６】
【発明が解決しようとする課題】
このような貼合せ法においては、単結晶シリコン層を研削等により薄膜化する工程を採用しているため、該単結晶シリコン層の周辺部がダメージを受ける場合がある。このようなダメージを受けた状態で熱処理を施すと、周辺部のダメージに起因して単結晶シリコン層に転移等の欠陥が生じる場合がある。そこで、上記特許文献では、熱処理後、単結晶シリコン層の周辺部を除去するものとしているが、この場合、周辺部のダメージ箇所の除去は可能であるが、単結晶シリコン層に生じた欠陥等を取り除くことはできない。
【０００７】
本発明は、上記の問題に鑑みてなされたものであって、ＳＯＩ技術を採用した半導体基板の製造方法において、単結晶シリコン層への欠陥発生を一層確実に防止できる手法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体基板の製造方法は、支持基板上に半導体層が配設されてなる半導体基板の製造方法であって、単結晶半導体層を具備する半導体基板と前記支持基板とを貼り合わせて貼合せ基板を形成する工程と、前記貼合せ基板を熱処理する熱処理工程とを具備し、前記貼合せ基板を形成する工程と前記熱処理工程との間に前記単結晶半導体層の周辺部を除去する周辺除去工程を有することを特徴とする。
【０００９】
このような製造方法によると、熱処理前に単結晶半導体層の周辺部を除去するものとしているため、単結晶半導体層の薄膜化工程において周辺部に生じたダメージは熱処理時には除去され、該ダメージを熱処理することに起因する単結晶半導体層への欠陥発生を一層確実に防止することが可能となる。なお、本発明における熱処理は、少なくとも貼合せの密着強度を向上させるために行うものとしている。
【００１０】
また、本発明の半導体基板の製造方法は、その異なる態様として、支持基板上に半導体層が配設されてなる半導体基板の製造方法であって、単結晶半導体層上に絶縁層を具備した構成の単結晶半導体基板を作成する単結晶半導体基板作成工程と、前記支持基板と前記単結晶半導体基板とを貼り合わせて貼合せ基板を作成する貼合せ工程と、前記貼合せ工程の後に、前記貼合せ基板の前記単結晶半導体層を薄膜化する薄膜化工程と、前記薄膜化工程の後に、前記単結晶半導体層の周辺部を除去する周辺除去工程と、前記周辺除去工程の後に、熱処理を行う熱処理工程と、を含むことを特徴とする。
【００１１】
この場合も、熱処理前に単結晶半導体層の周辺部を除去するものとしているため、単結晶半導体層の薄膜化工程において周辺部に生じたダメージは熱処理時には除去され、該ダメージを熱処理することに起因する単結晶半導体層への欠陥発生を一層確実に防止することが可能となる。なお、本発明における熱処理は、少なくとも貼合せの密着強度を向上させるために行うものとしている。
【００１２】
本発明の半導体基板の製造方法において、前記熱処理工程を酸化雰囲気中で行うことにより、当該熱処理と、前記貼合せ基板の前記単結晶半導体層の層厚を領域毎に異ならせるための酸化処理とを同一工程にて行うことができる。この場合、膜厚調整のための酸化処理と、貼合せ密着強度向上のための熱処理とを同時に行うことで、製造プロセスが削減されるばかりでなく、熱処理前に単結晶半導体層の周辺部を除去することで、欠陥の少ない良好な単結晶半導体層を得ることができるようになる。また、周辺部の除去と同時に、単結晶半導体層のパターニングを行うことで更に工程数を削減することも可能である。なお、酸化処理は前記単結晶半導体層の所定領域に対して行うものとし、この場合、該酸化処理された領域の単結晶半導体層厚が薄膜化されることとなる。
【００１３】
また、本発明の半導体基板の製造方法において、前記熱処理工程を酸化雰囲気中で行うことにより、当該熱処理と、前記貼合せ基板の前記単結晶半導体層上にゲート酸化膜を形成するための酸化処理とを同一工程にて行うことができる。この場合、ゲート酸化膜を形成するための酸化処理と、貼合せ密着強度向上のための熱処理とを同時に行うことで、製造プロセスが削減されるばかりでなく、熱処理前に単結晶半導体層の周辺部を除去することで、欠陥の少ない良好な単結晶半導体層を得ることができるようになる。また、周辺部の除去と同時に、単結晶半導体層のパターニングを行うことで更に工程数を削減することも可能である。
【００１４】
本発明において前記薄膜化工程は、スマートカット法又はＳＩＭＯＸ法を用いて行うことができる。単結晶半導体層の薄膜化工程は、例えば研削や研磨の他、上記のようなスマートカット法又はＳＩＭＯＸ法を用いて行うことも可能で、この場合、一層平坦な薄膜を形成することができる。
【００１５】
また、本発明の周辺除去工程においては、前記単結晶半導体層の周辺部分を貼り合わされた単結晶半導体層の端部から幅５００μｍ〜２０００μｍ程度を除去することが好ましく、この際に前記貼り合わせ端部の単結晶半導体層は完全に除去することが好ましい。
【００１６】
また、前記周辺除去工程は、ドライエッチングにより行うことができる。本発明の周辺除去工程では、ウェットエッチングを採用した場合、貼合せ界面にウェット液が浸入する可能性があるため、ドライエッチングにて行うことが好ましい。そして、本発明の製造方法では、貼合せ界面の若干内側までエッチングを行えばサイドエッチングによる貼合せの剥がれや、単結晶半導体層がオーバーハングすることなく接着強度の弱い部分を除くことが可能である。
【００１７】
また、支持基板として例えば石英ガラスのような支持基板を用いることができる。通常、貼り合わせの際に支持基板に絶縁性材料を用いた場合、その熱膨張係数が単結晶半導体層（例えば単結晶シリコン層）とは大きく異なることが一般的であるため、熱処理時の熱ストレスにより周辺のダメージ領域を起因とした単結晶シリコン層への欠陥の発生が顕著になる。本発明においては熱処理前に貼り合わせ周辺のダメージ領域を除去することにより、熱ストレスにより発生する貼り合わせ周辺のダメージ領域を起因とした単結晶シリコン層への欠陥を効果的に抑制することができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。なお、以下の図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【００１９】
（半導体基板）
まず、本発明の製造方法により提供される半導体基板の構成について説明する。図１は、本発明の製造方法により製造された半導体基板の断面構成図である。この図１に示す半導体基板２００は、支持基板２１０と、この支持基板２１０上に形成され、所定の形状にパターニングされた遮光層２１１と、この遮光層２１１を覆うように形成された酸化シリコン膜からなる接着層２１４と、接着層２１４上に形成された窒化シリコン膜又は窒化酸化シリコン膜からなる保護層２１５と、さらに保護層２１５上に形成された絶縁体層２１２と、この絶縁体層２１２上に、貼合せ絶縁層２１６を介して形成された単結晶シリコン層（半導体層）２０６ａ及び単結晶シリコン層（半導体層）２０６ｂとを備えて構成されている。
【００２０】
ここでは、例えば遮光層２１１に下側から覆われる位置の単結晶シリコン層２０６ａ，２０６ｂに、トランジスタ素子等の各種スイッチング素子が形成されるようになっている。そして、特に画像表示領域で画素スイッチング用トランジスタを構成する単結晶シリコン層２０６ｂは、光リーク電流を抑制するために極めて薄くすることが好ましい。これに対して、駆動回路用トランジスタを構成するには高速動作が求められることから、該駆動回路用トランジスタを構成する単結晶シリコン層２０６ａについてはシート抵抗を小さくしておくことが好ましいので、画像表示領域周辺の単結晶シリコン層２０６ａは厚く形成しておくことが好ましい。
【００２１】
次に、図１に示す半導体基板２００の製造方法について、図２及び図３を参照して説明する。図２及び図３は、図１に示す半導体基板の製造工程を示す工程図であり、図２及び図３はそれぞれ各工程における断面図を示している。また、以下に示す製造方法は、一例であって、本発明は以下に記載のものに限定されるものではない。
【００２２】
まず、図２（ａ）に示すように、支持基板２１０上の全面に遮光層２１１を形成する。支持基板２１０としては、例えば厚さ１．２ｍｍの石英基板を用いることができる。遮光層２１１は、例えばタングステンシリサイドをスパッタ法により１００〜２５０ｎｍ程度の厚さ、より好ましくは２００ｎｍの厚さに堆積することにより得る。なお、この遮光層２１１の材料は本実施形態に限定されるものではなく、製造するデバイスの熱プロセス最高温度に対して安定な材料であればどのような材料を用いても問題はない。例えば他にもモリブデン、タンタルなどの高融点金属や多結晶シリコン、さらにはモリブデンシリサイド等のシリサイドが好ましい材料として用いられ、形成法もスパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法などを用いることができる。
【００２３】
次に、図２（ａ）に示す遮光層２１１上に、所定の平面形状にフォトレジストを塗布し、このフォトレジストをマスクとして遮光層２１１のエッチングを行い、その後フォトレジストを剥離して図２（ｂ）に示すように所定のパターンの遮光層２１１が形成された支持基板を得る。
【００２４】
次に、図２（ｃ）に示すように、例えば酸化シリコン膜からなる接着層２１４、及び窒化シリコン膜又は窒化酸化シリコン膜のいずれかからなる保護層２１５を、パターニングされた遮光層２１１を覆うように、例えばスパッタ法等により形成する。さらに、その保護層２１５上に例えば酸化シリコン膜からなる絶縁体層２１２を堆積する。このような酸化シリコン膜は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法により堆積させる。なお、絶縁体層２１２の材料としては、上記の酸化シリコン膜の他に、例えばＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を用いることができる。
【００２５】
次に、図２（ｄ）に示すように、絶縁体層２１２の表面を、遮光層２１１上に所定の膜厚を残す条件で、例えば研磨後の遮光層２１１上の層厚が０．４μｍ程度となるようにグローバルに研磨して平坦化する。なお、研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。
【００２６】
次に、図３（ａ）に示すように、図２（ｄ）に示した絶縁体層付き支持基板２１０と、単結晶シリコン基板（単結晶半導体基板）２６０との貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２６０は、単結晶シリコン層２２６上に貼合せ絶縁層２１６が形成された構成をなし、貼合せ絶縁層２１６と、上記支持基板２１０の絶縁体層２１２とを貼り合わせるものとしている。
【００２７】
このような貼合せ工程後、単結晶シリコン層２２６の薄膜化処理を行うが、本実施の形態ではスマートカット法を用いて薄膜化処理を行っている。具体的には、図３（ａ）の単結晶シリコン層２２６に水素イオンを注入することにより、シリコンの結晶格子が部分的に切断される現象を利用して、図３（ｂ）に示すような薄膜の単結晶シリコン層２０６を作成する方法で、水素イオンの注入条件によって単結晶シリコン層２０６の膜厚を制御することが可能である。
【００２８】
次に、単結晶シリコン層２０６の周辺部２０７を除去する工程を行う。これは、図３（ｂ）に示した薄膜化工程の際に、単結晶シリコン層２０６の周辺部２１７において、すなわち単結晶シリコン層２０６の外側領域に形成された貼合せ絶縁層２１６において塵等が生じ、該貼合せ絶縁層２１６が不良化している惧れがあるため、その不良化部分を除去する工程である。このように単結晶シリコン層２０６のうち剥離工程においてダメージを受ける部分は、単結晶シリコンの膜厚に依らず、単結晶シリコン層２０６の周縁から幅５００μｍ〜２０００μｍ程度内側の部分が特に顕著である。
【００２９】
上記除去工程は、具体的にはドライエッチングにより単結晶シリコン層２０６の周辺部２１７を除去するものとしている。すなわち、図３（ｂ）に示すように、周辺部２１７の幅を考慮して、単結晶シリコン層２０６よりも小さいレジストマスク２１９を単結晶シリコン層２０６上に形成し、その後、プラズマ処理等することにより、図３（ｃ）に示すように単結晶シリコン層２０６のうち所定の周辺部が除去されることとなる。
【００３０】
このような除去工程を行った後、図４（ａ）に示すような熱処理を行う。これは、貼合せ絶縁層２１６と絶縁体層２１２の貼合せ界面を安定化し、その貼合せ強度を向上させるための処理であって、例えば窒素雰囲気下、７５０℃〜１０００℃程度の熱処理を施すものとしている。
【００３１】
熱処理工程の後、この単結晶シリコン層２０６の膜厚を領域毎に異ならしめる膜厚調整工程を行う。この膜厚調整工程は、薄膜化したい領域の単結晶シリコン層２０６の表面を酸化させて、単結晶シリコン層２０６上に酸化膜を形成し、これを選択的に除去することにより、酸化領域と非酸化領域の単結晶シリコン層の膜厚を異ならしめる工程である。具体的には、図４（ｂ）に示すように、薄膜化したい領域の単結晶シリコン層を選択的に酸化して、薄膜化単結晶シリコン層２０６ｂの表面を酸化膜２３６とし、一方、薄膜化しない領域の単結晶シリコン層はマスクにより酸化を防止し、膜厚の変化がない単結晶シリコン層２０６ａとする。
【００３２】
そして、形成した酸化膜２３６上に、所定の平面形状にフォトレジストを塗布し、このフォトレジストをマスクとして薄膜化単結晶シリコン層２０６ｂと酸化膜２３６のエッチングを行い、その後フォトレジストを剥離して図４（ｃ）に示すように所定のパターンの薄膜化単結晶シリコン層２０６ｂ及び酸化膜２３６の積層構造を得る。一方、相対的に厚膜の単結晶シリコン層２０６ａについても、図４（ｃ）に示すように同様のパターニングを行い、酸化膜２３６をドライエッチングにより除去することで、膜厚の異なる単結晶シリコン層２０６ａ，２０６ｂを得る。以上のような方法により、図１に示すような半導体層２０６を備えた半導体基板２００が得られる。
【００３３】
以上ような本実施形態の製造方法では、貼合せ界面の貼合せ強度を向上させるための熱処理前に、単結晶シリコン層２０６の周辺部２１７を除去するものとしているため、単結晶シリコン層２０６の薄膜化工程において周辺部２１７に生じたダメージは熱処理時には除去され、該ダメージを熱処理することに起因する単結晶シリコン層２０６への欠陥発生を一層確実に防止することが可能となる。
【００３４】
なお、本実施の形態では、熱処理工程の後に、膜厚調整工程を行うものとしているが、熱処理工程を酸素雰囲気中で行うことで、熱処理と、膜厚調整における酸化処理とを同一工程にて行うものとすることができる。この場合、膜厚調整のための酸化処理と、貼合せ密着強度向上のための熱処理とを同時に行うことで、製造プロセスが削減されるばかりでなく、熱処理前に単結晶シリコン層２０６の周辺部２１７を除去することで、欠陥の少ない良好な単結晶シリコン層２０６（２０６ａ，２０６ｂ）を得ることができるようになる。また、周辺部２１７の除去と同時に、単結晶シリコン層２０６のパターニングを行うことで更に工程数を削減することも可能である。
【００３５】
また、各単結晶シリコン層２０６ａ，２０６ｂをチャネル部としてトランジスタを構成する場合、該単結晶シリコン層２０６ａ，２０６ｂ上にゲート絶縁膜を形成することが必要であるが、上記熱処理工程を酸化雰囲気中で行うことにより、当該熱処理と、単結晶シリコン層２０６ａ，２０６ｂ上にゲート酸化膜を形成するための酸化処理とを同一工程にて行うことができる。この場合、ゲート酸化膜を形成するための酸化処理と、貼合せ密着強度向上のための熱処理とを同時に行うことで、製造プロセスが削減されるばかりでなく、熱処理前に単結晶シリコン層２０６の周辺部２１７を除去することで、欠陥の少ない良好な単結晶シリコン層２０６（２０６ａ，２０６ｂ）を得ることができるようになる。また、周辺部２１７の除去と同時に、単結晶シリコン層２０６のパターニングを行うことで更に工程数を削減することも可能である。
【００３６】
なお、本実施の形態において単結晶シリコン層２２６の薄膜化工程（図３（ａ）から図３（ｂ）の工程）は、スマートカット法を用いるものとしたが、本発明はこれに限定されるものではなく、例えばＳＩＭＯＸ法、機械的研削・研磨法等を用いて行うことも可能である。
【００３７】
以上、本発明に係る半導体基板の製造方法を示したが、本発明は、これに限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう半導体基板の製造方法もまた本発明の技術的範囲に含まれるものである。
【００３８】
（電気光学装置）
図５は本発明の電気光学装置の一実施形態であって、電気光学材料として液晶を用いた液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図６は図５のＨ−Ｈ’線に沿う断面図である。
【００３９】
図５及び図６に示すように、本実施形態の液晶表示装置１００は、ＴＦＴアレイ基板１０と対向基板２０とがシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２には、製造時においてＴＦＴアレイ基板１０と対向基板２０とを貼り合わせた後に液晶を注入するための液晶注入口５５が形成されており、該液晶注入口５５は液晶注入後に封止材５４により封止されている。
【００４０】
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
【００４１】
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。また、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード、ＳＴＮ（ＳｕｐｅｒＴｗｉｓｔｅｄＮｅｍａｔｉｃ）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。さらに、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
【００４２】
ここで、液晶表示装置１００のＴＦＴ３０を含むＴＦＴアレイ基板１０は、上述の半導体基板２００の構成を具備してなり、つまり上記半導体基板の製造工程を含む製造プロセスにて製造されることとなる。つまり、ＴＦＴ３０中のチャネル領域を上記半導体基板の単結晶シリコン層にて形成し、これを用いて画素電極のスイッチングを行うものとされいてる。
【００４３】
（電子機器）
次に、上記実施形態で示した液晶表示装置を備えた電子機器の具体例について説明する。図７は携帯電話の一例を示した斜視図である。図７において、符号１０００は携帯電話本体を示し、符号１００１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。このように、図７に示すそれぞれの電子機器は、上記実施形態の液晶表示装置のいずれかを備えたものであるので、表示特性に優れた、信頼性の高い電子機器となる。
【図面の簡単な説明】
【図１】本発明の製造方法により得られる半導体基板の断面構成図。
【図２】図１に示す半導体基板の製造工程を示す断面工程図。
【図３】図２に続く、半導体基板の製造工程を示す断面工程図。
【図４】図３に続く、半導体基板の製造工程を示す断面工程図。
【図５】本発明の電気光学装置の一実施の形態を示す平面図。
【図６】図５のＨ−Ｈ’線に沿う断面図。
【図７】本発明の電子機器の一実施の形態を示す斜視図。
【符号の説明】
２０６…単結晶シリコン層（半導体層）、２１０…支持基板（基材）、２１１…遮光層、２１２…絶縁体層（絶縁層）、２１４…接着層、２１５…保護層、２１６…貼合せ絶縁層（絶縁層）

Claims

支持基板上に半導体層が配設されてなる半導体基板の製造方法であって、
単結晶半導体層を具備する半導体基板と前記支持基板とを貼り合わせて貼合せ基板を形成する工程と、
前記貼合せ基板を熱処理する熱処理工程とを具備し、
前記貼合せ基板を形成する工程と前記熱処理工程との間に前記単結晶半導体層の周辺部を除去する周辺除去工程を有することを特徴とする半導体基板の製造方法。
支持基板上に半導体層が配設されてなる半導体基板の製造方法であって、
単結晶半導体層上に絶縁層を具備した構成の単結晶半導体基板を作成する単結晶半導体基板作成工程と、
前記支持基板と前記単結晶半導体基板とを貼り合わせて貼合せ基板を作成する貼合せ工程と、
前記貼合せ工程の後に、前記貼合せ基板の前記単結晶半導体層を薄膜化する薄膜化工程と、
前記薄膜化工程の後に、前記単結晶半導体層の周辺部を除去する周辺除去工程と、
前記周辺除去工程の後に、熱処理を行う熱処理工程と、
を含むことを特徴とする半導体基板の製造方法。
前記熱処理工程を酸化雰囲気中で行うことにより、当該熱処理と、前記貼合せ基板の前記単結晶半導体層の層厚を領域毎に異ならせるための酸化処理とを同一工程にて行うことを特徴とする請求項１又は２に記載の半導体基板の製造方法。
前記酸化処理は、前記単結晶半導体層の所定領域に対して行い、該酸化処理された領域の単結晶半導体層厚が薄膜化されることを特徴とする請求項３に記載の半導体基板の製造方法。
前記熱処理工程を酸化雰囲気中で行うことにより、当該熱処理と、前記貼合せ基板の前記単結晶半導体層上にゲート酸化膜を形成するための酸化処理とを同一工程にて行うことを特徴とする請求項１ないし４のいずれか１項に記載の半導体基板の製造方法。
前記周辺除去工程は、ドライエッチングにより行われることを特徴とする請求項１ないし５のいずれか１項に記載の半導体基板の製造方法。
前記支持基板が絶縁性材料により構成されていることを特徴とする請求項１ないし６のいずれか１項に記載の半導体基板の製造方法。
前記絶縁性材料が石英ガラスであることを特徴とする請求項７に記載の半導体基板の製造方法。
請求項１ないし８のいずれか１項に記載の半導体基板の製造方法によって形成されることを特徴とする半導体基板。
請求項９に記載の半導体基板を備えることを特徴とする電気光学装置。
請求項１０に記載の電気光学装置を備えることを特徴とする電子機器。