JPH05109678A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH05109678A JPH05109678A JP29762991A JP29762991A JPH05109678A JP H05109678 A JPH05109678 A JP H05109678A JP 29762991 A JP29762991 A JP 29762991A JP 29762991 A JP29762991 A JP 29762991A JP H05109678 A JPH05109678 A JP H05109678A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- manufacturing
- soi substrate
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 シリコン基板の貼り合わせ後の貼り合わせ強
度を高めるための熱処理の際に発生する所謂スリップ
（結晶欠陥の一種）を防止する。 【構成】 貼り合わせにかかるシリコン基板１，２を面
取り加工し、次いで薄膜化した後に、熱処理する。する
と熱処理の際には、一方のシリコン基板１が薄膜化した
シリコン薄膜４となっているために、熱ストレスが緩和
された状態となり、スリップの発生が防止されることに
なる。
度を高めるための熱処理の際に発生する所謂スリップ
（結晶欠陥の一種）を防止する。 【構成】 貼り合わせにかかるシリコン基板１，２を面
取り加工し、次いで薄膜化した後に、熱処理する。する
と熱処理の際には、一方のシリコン基板１が薄膜化した
シリコン薄膜４となっているために、熱ストレスが緩和
された状態となり、スリップの発生が防止されることに
なる。
Description
【０００１】
【産業上の利用分野】本発明はシリコン基板同士の貼り
合わせによってＳＯＩ（シリコン・オン・インシュレー
ター）基板を製造する方法に関する。
合わせによってＳＯＩ（シリコン・オン・インシュレー
ター）基板を製造する方法に関する。
【０００２】
【従来の技術】超ＬＳＩ製造技術の１つとして、ＳＯＩ
技術は高集積化や低消費電力の面で着目されている。絶
縁基板上に島状のシリコン層を形成するＳＯＩ基板の製
造方法としては、レーザー再結晶化法やシリコン層をポ
リシリコンとする方法などが知られるが、単結晶のシリ
コン基板同士を絶縁膜を介して貼り合わせる基板貼り合
わせ法も広く知られる。
技術は高集積化や低消費電力の面で着目されている。絶
縁基板上に島状のシリコン層を形成するＳＯＩ基板の製
造方法としては、レーザー再結晶化法やシリコン層をポ
リシリコンとする方法などが知られるが、単結晶のシリ
コン基板同士を絶縁膜を介して貼り合わせる基板貼り合
わせ法も広く知られる。
【０００３】この基板貼り合わせによるＳＯＩ基板の製
造方法では、水素結合力によってシリコン基板同士を貼
り合わせ、一方のシリコン基板の膜厚が研削工程等によ
って薄膜化されることが行われる。
造方法では、水素結合力によってシリコン基板同士を貼
り合わせ、一方のシリコン基板の膜厚が研削工程等によ
って薄膜化されることが行われる。
【０００４】図７〜図１１は従来の基板貼り合わせによ
るＳＯＩ基板の製造方法を示す図であり、これらの図を
参照して従来の基板貼り合わせ方法について簡単に説明
する。
るＳＯＩ基板の製造方法を示す図であり、これらの図を
参照して従来の基板貼り合わせ方法について簡単に説明
する。
【０００５】まず、図７に示すように、一対のシリコン
基板１１，１２（シリコンウェハー）を用意し、図８に
示すように、これらシリコン基板１１，１２を界面１３
で水素結合力により貼り合わせる。
基板１１，１２（シリコンウェハー）を用意し、図８に
示すように、これらシリコン基板１１，１２を界面１３
で水素結合力により貼り合わせる。
【０００６】次いで、その貼り合わせ強度を強くするた
めに、例えば窒素雰囲気で１１００℃，１２０分程度の
熱処理を行う（図９）。そして、基板の外周部１４を研
削するための機械的な面取り加工（ベベリング）が行わ
れる（図１０）。その面取り加工の後、研削及び研磨加
工によって、図１１に示すように、シリコン基板１１の
厚みが薄くされ、単結晶シリコン薄膜１３が他方のシリ
コン基板１２上に形成され、ＳＯＩ基板が得られる。
めに、例えば窒素雰囲気で１１００℃，１２０分程度の
熱処理を行う（図９）。そして、基板の外周部１４を研
削するための機械的な面取り加工（ベベリング）が行わ
れる（図１０）。その面取り加工の後、研削及び研磨加
工によって、図１１に示すように、シリコン基板１１の
厚みが薄くされ、単結晶シリコン薄膜１３が他方のシリ
コン基板１２上に形成され、ＳＯＩ基板が得られる。
【０００７】
【発明が解決しようとする課題】ところが、従来のＳＯ
Ｉ基板の製造方法では、基板同士の貼り合わせ強度を強
くするための熱処理の際に、図１２に示すような所謂ス
リップ（ｓｌｉｐ）Ｓと称される結晶欠陥が発生する。
このようなスリップＳは貼り合わせによって体積が増大
し、特に中心部と周辺部における熱容量差に起因して熱
ストレスが増大して生ずるとものと考えられる。そし
て、結晶欠陥を有するシリコン薄膜にデバイスを形成し
ても、そのリーク電流が大きいために特性の良好なデバ
イスが得られないと言う問題が生ずる。
Ｉ基板の製造方法では、基板同士の貼り合わせ強度を強
くするための熱処理の際に、図１２に示すような所謂ス
リップ（ｓｌｉｐ）Ｓと称される結晶欠陥が発生する。
このようなスリップＳは貼り合わせによって体積が増大
し、特に中心部と周辺部における熱容量差に起因して熱
ストレスが増大して生ずるとものと考えられる。そし
て、結晶欠陥を有するシリコン薄膜にデバイスを形成し
ても、そのリーク電流が大きいために特性の良好なデバ
イスが得られないと言う問題が生ずる。
【０００８】そこで、本発明は上述の技術的な課題に鑑
み、熱処理時の所謂スリップの発生を抑制するようなＳ
ＯＩ基板の製造方法の提供を目的とする。
み、熱処理時の所謂スリップの発生を抑制するようなＳ
ＯＩ基板の製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明のＳＯＩ基板の製造方法は、貼り合わせら
れた一対のシリコン基板の外周部の面取り加工の後、一
方のシリコン基板を薄膜化し、次いで該シリコン基板の
熱処理をすることを特徴とする。
めに、本発明のＳＯＩ基板の製造方法は、貼り合わせら
れた一対のシリコン基板の外周部の面取り加工の後、一
方のシリコン基板を薄膜化し、次いで該シリコン基板の
熱処理をすることを特徴とする。
【００１０】ここで、シリコン基板は貼り合わせ面で絶
縁膜やポリシリコン層等を介在させて貼り合わせられる
ものとすることができ、絶縁膜に周囲が被覆されている
シリコン基板を貼り合わせても良い。また前記薄膜化
は、研削加工や研磨加工によって進められる。シリコン
基板の熱処理は、水素結合力による貼り合わせ強度を増
強するための工程であり、一例としては１０００〜１２
００℃、３０〜１２０分の条件で熱処理することができ
る。
縁膜やポリシリコン層等を介在させて貼り合わせられる
ものとすることができ、絶縁膜に周囲が被覆されている
シリコン基板を貼り合わせても良い。また前記薄膜化
は、研削加工や研磨加工によって進められる。シリコン
基板の熱処理は、水素結合力による貼り合わせ強度を増
強するための工程であり、一例としては１０００〜１２
００℃、３０〜１２０分の条件で熱処理することができ
る。
【００１１】
【作用】本発明のＳＯＩ基板の製造方法では、一方のシ
リコン基板の薄膜化の後にシリコン基板の熱処理が行わ
れる。このため熱処理時には、薄膜化によって発生する
熱ストレスが小さくなっており、スリップの発生を抑え
ることができる。
リコン基板の薄膜化の後にシリコン基板の熱処理が行わ
れる。このため熱処理時には、薄膜化によって発生する
熱ストレスが小さくなっており、スリップの発生を抑え
ることができる。
【００１２】
【実施例】本発明の好適な実施例を図１〜図６を参照し
ながら工程順に説明する。
ながら工程順に説明する。
【００１３】本実施例はシリコン基板同士の貼り合わせ
によりＳＯＩ基板を製造する方法であり、図１に示すよ
うに、一対のシリコン基板１，２の貼り合わせ面１ａ，
２ａを親水性処理する。親水性処理は、表面にＯＨ基を
残存させるための処理であり、研磨加工までに貼り合わ
せ状態を保つための処理である。シリコン基板１，２の
貼り合わせ面１ａ，２ａはＲａ＜１ｎｍに鏡面研磨され
た面である。シリコン基板１，２の貼り合わせ面１ａ，
２ａは、シリコン酸化膜等の絶縁膜やポリシリコン膜等
を介在させたものでも良い。
によりＳＯＩ基板を製造する方法であり、図１に示すよ
うに、一対のシリコン基板１，２の貼り合わせ面１ａ，
２ａを親水性処理する。親水性処理は、表面にＯＨ基を
残存させるための処理であり、研磨加工までに貼り合わ
せ状態を保つための処理である。シリコン基板１，２の
貼り合わせ面１ａ，２ａはＲａ＜１ｎｍに鏡面研磨され
た面である。シリコン基板１，２の貼り合わせ面１ａ，
２ａは、シリコン酸化膜等の絶縁膜やポリシリコン膜等
を介在させたものでも良い。
【００１４】次いで水素結合力を利用して、図２のよう
に、これらシリコン基板１，２の親水性に仕上げられた
貼り合わせ面１ａ，２ａ同士をパーティクル状のダスト
の付着していない状態で貼り合わせる。
に、これらシリコン基板１，２の親水性に仕上げられた
貼り合わせ面１ａ，２ａ同士をパーティクル状のダスト
の付着していない状態で貼り合わせる。
【００１５】シリコン基板１，２を貼り合わせた後、シ
リコン基板１，２の外周部の未接着部分を除去するため
に、面取り加工を行い、図３に示すように、シリコン基
板１，２の外周部に面取り部３を形成する。この面取り
加工は機械的な切削であり、その面取り部３の加工歪み
はフッ酸等によるエッチングによって除去することが好
ましい。
リコン基板１，２の外周部の未接着部分を除去するため
に、面取り加工を行い、図３に示すように、シリコン基
板１，２の外周部に面取り部３を形成する。この面取り
加工は機械的な切削であり、その面取り部３の加工歪み
はフッ酸等によるエッチングによって除去することが好
ましい。
【００１６】次いで、図６に示すように、貼り合わせら
れたシリコン基板１を研削加工及び研磨加工によって薄
膜化し、単結晶のシリコン薄膜４を基体側のシリコン基
板２上に形成する。この単結晶のシリコン薄膜４は、通
常０．０５μｍ〜１０μｍ程度の膜厚であり、その表面
は研磨により鏡面に仕上げられる。
れたシリコン基板１を研削加工及び研磨加工によって薄
膜化し、単結晶のシリコン薄膜４を基体側のシリコン基
板２上に形成する。この単結晶のシリコン薄膜４は、通
常０．０５μｍ〜１０μｍ程度の膜厚であり、その表面
は研磨により鏡面に仕上げられる。
【００１７】シリコン薄膜４を形成した後、シリコン薄
膜４のシリコン基板２に対する貼り合わせ強度を増強す
るために、貼り合わせたシリコン薄膜４とシリコン基板
２を熱処理する。この熱処理は、一例として１０００℃
〜１２００℃、３０〜１２０分、窒素雰囲気の条件で行
うことができる。このような熱処理によって、貼り合わ
せ強度が増強され、以後のデバイス作製工程においても
シリコン薄膜４が剥がれるような問題が生じなくなる。
膜４のシリコン基板２に対する貼り合わせ強度を増強す
るために、貼り合わせたシリコン薄膜４とシリコン基板
２を熱処理する。この熱処理は、一例として１０００℃
〜１２００℃、３０〜１２０分、窒素雰囲気の条件で行
うことができる。このような熱処理によって、貼り合わ
せ強度が増強され、以後のデバイス作製工程においても
シリコン薄膜４が剥がれるような問題が生じなくなる。
【００１８】そして、特に、この熱処理時には、シリコ
ン基板２に貼り合わせられているシリコンが薄膜化され
た単結晶のシリコン薄膜４であるため、中心部と周辺部
の熱容量の差は貼り合わせた基板よりは小さくなる。そ
の結果、図６に示すように、熱ストレスによる結晶欠陥
（スリップ）の発生は、通常の１枚のシリコン基板のも
のと同程度に抑えられ、図１２に示した従来の貼り合わ
せ基板に発生するスリップＳに比べて、殆どスリップの
発生が無い状態までシリコン基板Ａのスリップを抑制す
ることが可能となる。
ン基板２に貼り合わせられているシリコンが薄膜化され
た単結晶のシリコン薄膜４であるため、中心部と周辺部
の熱容量の差は貼り合わせた基板よりは小さくなる。そ
の結果、図６に示すように、熱ストレスによる結晶欠陥
（スリップ）の発生は、通常の１枚のシリコン基板のも
のと同程度に抑えられ、図１２に示した従来の貼り合わ
せ基板に発生するスリップＳに比べて、殆どスリップの
発生が無い状態までシリコン基板Ａのスリップを抑制す
ることが可能となる。
【００１９】この熱処理の後、形成されたＳＯＩ基板を
用いて、通常の半導体デバイスプロセスに従って、その
ＳＯＩ基板のシリコン薄膜４にＴＦＴ（薄膜トランジス
タ）等のデバイスが形成されることになる。
用いて、通常の半導体デバイスプロセスに従って、その
ＳＯＩ基板のシリコン薄膜４にＴＦＴ（薄膜トランジス
タ）等のデバイスが形成されることになる。
【００２０】以上のように、本実施例のＳＯＩ基板の製
造方法では、一方のシリコン基板の薄膜化の後にシリコ
ン基板の熱処理が行われる。このため熱処理時には、薄
膜化によって発生する熱ストレスが小さくなっており、
スリップの発生を抑えることができる。また、本実施例
は従来のＳＯＩ基板の製造方法に比較して、工程数の増
大を伴うものではなく、さらに設備の大幅な変更は不要
である。
造方法では、一方のシリコン基板の薄膜化の後にシリコ
ン基板の熱処理が行われる。このため熱処理時には、薄
膜化によって発生する熱ストレスが小さくなっており、
スリップの発生を抑えることができる。また、本実施例
は従来のＳＯＩ基板の製造方法に比較して、工程数の増
大を伴うものではなく、さらに設備の大幅な変更は不要
である。
【００２１】
【発明の効果】本発明のＳＯＩ基板の製造方法では、一
方のシリコン基板の薄膜化の後にシリコン基板の熱処理
が行われる。このため熱処理時には、薄膜化によって発
生する熱ストレスが極めて小さくなり、スリップの発生
を大幅に抑えることができる。このような結晶欠陥が抑
えられる結果、デバイスのリーク電流を低減することが
でき、素子の信頼性を高めることができ、同時にプロセ
スの再現性も高めることが可能である。
方のシリコン基板の薄膜化の後にシリコン基板の熱処理
が行われる。このため熱処理時には、薄膜化によって発
生する熱ストレスが極めて小さくなり、スリップの発生
を大幅に抑えることができる。このような結晶欠陥が抑
えられる結果、デバイスのリーク電流を低減することが
でき、素子の信頼性を高めることができ、同時にプロセ
スの再現性も高めることが可能である。
【００２２】また、本発明のＳＯＩ基板の製造方法は、
従来のプロセスと比較しても、その工程数は同じであ
り、加えて、その製造設備の大幅な変更を伴うものでは
ないため、本発明では既存の設備の有効な活用が図れ
る。
従来のプロセスと比較しても、その工程数は同じであ
り、加えて、その製造設備の大幅な変更を伴うものでは
ないため、本発明では既存の設備の有効な活用が図れ
る。
【図１】本発明のＳＯＩ基板の製造方法の一実施例にお
けるシリコン基板同士の貼り合わせ前の状態を示す工程
断面図である。
けるシリコン基板同士の貼り合わせ前の状態を示す工程
断面図である。
【図２】本発明のＳＯＩ基板の製造方法の一実施例にお
けるシリコン基板同士の貼り合わせ工程までの工程断面
図である。
けるシリコン基板同士の貼り合わせ工程までの工程断面
図である。
【図３】本発明のＳＯＩ基板の製造方法の一実施例にお
ける貼り合わせたシリコン基板の面取り加工工程までの
工程断面図である。
ける貼り合わせたシリコン基板の面取り加工工程までの
工程断面図である。
【図４】本発明のＳＯＩ基板の製造方法の一実施例にお
けるシリコン基板の薄膜化加工工程までの工程断面図で
ある。
けるシリコン基板の薄膜化加工工程までの工程断面図で
ある。
【図５】本発明のＳＯＩ基板の製造方法の一実施例にお
ける貼り合わせ強度を増強するための熱処理工程までの
工程断面図である。
ける貼り合わせ強度を増強するための熱処理工程までの
工程断面図である。
【図６】前記一実施例により形成される所謂スリップの
発生が抑えられたＳＯＩ基板を示す模式的な平面図であ
る。
発生が抑えられたＳＯＩ基板を示す模式的な平面図であ
る。
【図７】従来のＳＯＩ基板の製造方法の一例におけるシ
リコン基板同士の貼り合わせ前の状態を示す工程断面図
である。
リコン基板同士の貼り合わせ前の状態を示す工程断面図
である。
【図８】従来のＳＯＩ基板の製造方法の一例におけるシ
リコン基板同士の貼り合わせ工程までの工程断面図であ
る。
リコン基板同士の貼り合わせ工程までの工程断面図であ
る。
【図９】従来のＳＯＩ基板の製造方法の一例における貼
り合わせ強度を増強するための熱処理工程までの工程断
面図である。
り合わせ強度を増強するための熱処理工程までの工程断
面図である。
【図１０】従来のＳＯＩ基板の製造方法の一例における
貼り合わせたシリコン基板の面取り加工工程までの工程
断面図である。
貼り合わせたシリコン基板の面取り加工工程までの工程
断面図である。
【図１１】従来のＳＯＩ基板の製造方法の一例における
シリコン基板の薄膜化加工工程までの工程断面図であ
る。
シリコン基板の薄膜化加工工程までの工程断面図であ
る。
【図１２】従来の一例により形成され所謂スリップが発
生したＳＯＩ基板を示す模式的な平面図である。
生したＳＯＩ基板を示す模式的な平面図である。
１，２…シリコン基板 ３…面取り部 ４…シリコン薄膜 Ｓ…スリップ
Claims (1)
- 【請求項１】 貼り合わせられた一対のシリコン基板の
外周部の面取り加工の後、一方のシリコン基板を薄膜化
し、次いで該シリコン基板の熱処理をすることを特徴と
するＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29762991A JPH05109678A (ja) | 1991-10-18 | 1991-10-18 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29762991A JPH05109678A (ja) | 1991-10-18 | 1991-10-18 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109678A true JPH05109678A (ja) | 1993-04-30 |
Family
ID=17849049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29762991A Withdrawn JPH05109678A (ja) | 1991-10-18 | 1991-10-18 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109678A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003098695A1 (fr) * | 2002-05-20 | 2003-11-27 | Sumitomo Mitsubishi Silicon Corporation | Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede |
| JP2004281878A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器 |
| JP2005116614A (ja) * | 2003-10-03 | 2005-04-28 | Disco Abrasive Syst Ltd | 積層ウェーハの加工方法 |
| JP2006319292A (ja) * | 2005-05-13 | 2006-11-24 | M Tec Kk | 貼合せワークの外周エッジ部の段差加工方法及び装置 |
| JP2008277702A (ja) * | 2007-05-07 | 2008-11-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| JP2011071193A (ja) * | 2009-09-24 | 2011-04-07 | Sumco Corp | 貼合せｓｏｉウェーハ及びその製造方法 |
| US8592832B2 (en) | 2008-12-18 | 2013-11-26 | Samsung Display Co., Ltd. | Organic light emission diode display device and method of fabricating the same |
| JP2015050210A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
-
1991
- 1991-10-18 JP JP29762991A patent/JPH05109678A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003098695A1 (fr) * | 2002-05-20 | 2003-11-27 | Sumitomo Mitsubishi Silicon Corporation | Substrat stratifie, procede de fabrication de substrat, et gabarit de pressage de peripherie externe de plaquettes utilises dans ce procede |
| US7378332B2 (en) | 2002-05-20 | 2008-05-27 | Sumitomo Mitsubishi Silicon Corporation | Laminated substrate, method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method |
| JP2004281878A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体基板の製造方法及びこれにより製造される半導体基板、電気光学装置並びに電子機器 |
| JP2005116614A (ja) * | 2003-10-03 | 2005-04-28 | Disco Abrasive Syst Ltd | 積層ウェーハの加工方法 |
| JP4675559B2 (ja) * | 2003-10-03 | 2011-04-27 | 株式会社ディスコ | 積層ウェーハの加工方法 |
| JP2006319292A (ja) * | 2005-05-13 | 2006-11-24 | M Tec Kk | 貼合せワークの外周エッジ部の段差加工方法及び装置 |
| JP2008277702A (ja) * | 2007-05-07 | 2008-11-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| WO2008139684A1 (ja) * | 2007-05-07 | 2008-11-20 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| US8709911B2 (en) | 2007-05-07 | 2014-04-29 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
| US8592832B2 (en) | 2008-12-18 | 2013-11-26 | Samsung Display Co., Ltd. | Organic light emission diode display device and method of fabricating the same |
| JP2011071193A (ja) * | 2009-09-24 | 2011-04-07 | Sumco Corp | 貼合せｓｏｉウェーハ及びその製造方法 |
| JP2015050210A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| US5266824A (en) | SOI semiconductor substrate | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US5344524A (en) | SOI substrate fabrication | |
| US5659192A (en) | SOI substrate fabrication | |
| US8236667B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPWO2003049189A1 (ja) | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| KR20070055382A (ko) | 접합웨이퍼의 제조방법 | |
| JPWO2014178356A1 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
| JP3327180B2 (ja) | Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| KR101486779B1 (ko) | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| KR20080002485A (ko) | 본디드 ｓｏｉ 웨이퍼 제조방법 | |
| JP2001144274A (ja) | 半導体基板の製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH09246506A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11354761A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JPH10270298A (ja) | 張り合わせ基板の製造方法 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JPH05109677A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1126336A (ja) | 貼り合わせ半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |