JPH05109677A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH05109677A JPH05109677A JP29624291A JP29624291A JPH05109677A JP H05109677 A JPH05109677 A JP H05109677A JP 29624291 A JP29624291 A JP 29624291A JP 29624291 A JP29624291 A JP 29624291A JP H05109677 A JPH05109677 A JP H05109677A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- oxide film
- substrates
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ基板の製造において、基板同士の貼り
合わせ後の研削時における基準面のばらつきを小さくす
る。 【構成】 シリコン基板１，２の貼り合わせ後に行われ
る貼り合わせ強度の増強のための熱処理を酸化雰囲気と
し、シリコン基板１，２の周囲にシリコン酸化膜５を形
成する。このシリコン酸化膜５は研削時の基準面７を面
取り加工の加工歪み除去のためのエッチングから保護
し、基準面７のばらつきが小さくなり、研削面の表面均
一性が向上する。
合わせ後の研削時における基準面のばらつきを小さくす
る。 【構成】 シリコン基板１，２の貼り合わせ後に行われ
る貼り合わせ強度の増強のための熱処理を酸化雰囲気と
し、シリコン基板１，２の周囲にシリコン酸化膜５を形
成する。このシリコン酸化膜５は研削時の基準面７を面
取り加工の加工歪み除去のためのエッチングから保護
し、基準面７のばらつきが小さくなり、研削面の表面均
一性が向上する。
Description
【０００１】
【産業上の利用分野】本発明はシリコン基板同士の貼り
合わせによってＳＯＩ（シリコン・オン・インシュレー
ター）基板を製造する方法に関する。
合わせによってＳＯＩ（シリコン・オン・インシュレー
ター）基板を製造する方法に関する。
【０００２】
【従来の技術】超ＬＳＩ製造技術の１つとして、ＳＯＩ
技術は高集積化や低消費電力の面で着目されている。絶
縁基板上に島状のシリコン層を形成するＳＯＩ基板の製
造方法としては、レーザー再結晶化法やシリコン層をポ
リシリコンとする方法などが知られるが、単結晶のシリ
コン基板同士を絶縁膜を介して貼り合わせる基板貼り合
わせ法も広く知られる。
技術は高集積化や低消費電力の面で着目されている。絶
縁基板上に島状のシリコン層を形成するＳＯＩ基板の製
造方法としては、レーザー再結晶化法やシリコン層をポ
リシリコンとする方法などが知られるが、単結晶のシリ
コン基板同士を絶縁膜を介して貼り合わせる基板貼り合
わせ法も広く知られる。
【０００３】この基板貼り合わせによるＳＯＩ基板の製
造方法では、水素結合力によってシリコン基板同士を貼
り合わせ、一方のシリコン基板の膜厚が研削工程等によ
って減らされ、島状のシリコン層が他方の基板上に形成
される。
造方法では、水素結合力によってシリコン基板同士を貼
り合わせ、一方のシリコン基板の膜厚が研削工程等によ
って減らされ、島状のシリコン層が他方の基板上に形成
される。
【０００４】ところで、従来の基板貼り合わせによるＳ
ＯＩ基板の製造方法では、水素結合力によって基板同士
を貼り合わせた後、その貼り合わせ強度を強くするため
に、窒素雰囲気での例えば１１００℃，１２０分程度の
熱処理を行う。そして、機械的な面取り加工（ベベリン
グ）が行われ、基板の外周部が研削され、次いでその加
工歪みを除去するためのシリコンのエッチングが行われ
る。
ＯＩ基板の製造方法では、水素結合力によって基板同士
を貼り合わせた後、その貼り合わせ強度を強くするため
に、窒素雰囲気での例えば１１００℃，１２０分程度の
熱処理を行う。そして、機械的な面取り加工（ベベリン
グ）が行われ、基板の外周部が研削され、次いでその加
工歪みを除去するためのシリコンのエッチングが行われ
る。
【０００５】
【発明が解決しようとする課題】窒素雰囲気で基板の熱
処理を行った場合では、基板全体に反応膜としての窒化
膜が形成されることはなく、貼り合わせ面以外はシリコ
ンが露出したままとなる。このため面取り加工後のシリ
コンのエッチングによって、その露出したシリコン基板
の一部が削られてしまう。
処理を行った場合では、基板全体に反応膜としての窒化
膜が形成されることはなく、貼り合わせ面以外はシリコ
ンが露出したままとなる。このため面取り加工後のシリ
コンのエッチングによって、その露出したシリコン基板
の一部が削られてしまう。
【０００６】そして、貼り合わせにかかる一方のシリコ
ン基板を薄膜化する際には、研削が行われるが、この研
削の際には他方のシリコン基板の貼り合わせ面の裏面が
基準面とされる。ところが、前記面取り加工後のエッチ
ングによって、その基準面がエッチングされている場合
では、その基準面の均一性が失われ、研削の加工精度が
大きく劣化してしまうことになる。
ン基板を薄膜化する際には、研削が行われるが、この研
削の際には他方のシリコン基板の貼り合わせ面の裏面が
基準面とされる。ところが、前記面取り加工後のエッチ
ングによって、その基準面がエッチングされている場合
では、その基準面の均一性が失われ、研削の加工精度が
大きく劣化してしまうことになる。
【０００７】そこで、本発明は上述の技術的な課題に鑑
み、面取り加工後のエッチングによっても基準面の均一
性が劣化せずに、高精度のシリコン層の薄膜化が実現さ
れるＳＯＩ基板の製造方法の提供を目的とする。
み、面取り加工後のエッチングによっても基準面の均一
性が劣化せずに、高精度のシリコン層の薄膜化が実現さ
れるＳＯＩ基板の製造方法の提供を目的とする。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明のＳＯＩ基板の製造方法は、貼り合わせら
れた複数のシリコン基板を酸素雰囲気中で熱処理して基
板全体に酸化膜を形成した後、基板外周部の面取り加工
を行い、次いで前記酸化膜をマスクとするエッチングを
行った後、前記酸化膜を前記シリコン基板から除去する
ことを特徴とする。
めに、本発明のＳＯＩ基板の製造方法は、貼り合わせら
れた複数のシリコン基板を酸素雰囲気中で熱処理して基
板全体に酸化膜を形成した後、基板外周部の面取り加工
を行い、次いで前記酸化膜をマスクとするエッチングを
行った後、前記酸化膜を前記シリコン基板から除去する
ことを特徴とする。
【０００９】
【作用】貼り合わせ強度を増強するための熱処理を酸素
雰囲気中とすることで、シリコン基板の周囲は酸化膜に
覆われることになる。その結果、面取り加工後のエッチ
ングの際には、マスクとなる酸化膜によってシリコン基
板の研削加工の基準面を保護することができる。従っ
て、酸化膜の除去後の研削の際には、エッチングによっ
て削られていない基準面が使用されることになり、均一
性の高いシリコン層が得られることになる。
雰囲気中とすることで、シリコン基板の周囲は酸化膜に
覆われることになる。その結果、面取り加工後のエッチ
ングの際には、マスクとなる酸化膜によってシリコン基
板の研削加工の基準面を保護することができる。従っ
て、酸化膜の除去後の研削の際には、エッチングによっ
て削られていない基準面が使用されることになり、均一
性の高いシリコン層が得られることになる。
【００１０】
【実施例】本発明の好適な実施例を図１〜図６を参照し
ながら工程順に説明する。
ながら工程順に説明する。
【００１１】本実施例はシリコン基板同士の貼り合わせ
によりＳＯＩ基板を製造する方法であり、図１に示すよ
うに、一対のシリコン基板１，２の鏡面研磨した面同士
を親水性処理し、次いで水素結合力を利用して、図２の
ように、これらシリコン基板１，２の面３，４同士を貼
り合わせる。それらシリコン基板１，２の貼り合わせ面
３，４は、シリコン酸化膜等の絶縁膜やポリシリコン膜
等を介在させてから貼り合わせるようにしても良い。ま
た、シリコン基板１の面３には貼り合わせ前に絶縁膜の
凹凸パターンを形成しておくこともでき、その凹凸パタ
ーンによってシリコン薄膜の素子分離が可能となる。
によりＳＯＩ基板を製造する方法であり、図１に示すよ
うに、一対のシリコン基板１，２の鏡面研磨した面同士
を親水性処理し、次いで水素結合力を利用して、図２の
ように、これらシリコン基板１，２の面３，４同士を貼
り合わせる。それらシリコン基板１，２の貼り合わせ面
３，４は、シリコン酸化膜等の絶縁膜やポリシリコン膜
等を介在させてから貼り合わせるようにしても良い。ま
た、シリコン基板１の面３には貼り合わせ前に絶縁膜の
凹凸パターンを形成しておくこともでき、その凹凸パタ
ーンによってシリコン薄膜の素子分離が可能となる。
【００１２】次に、その貼り合わせ強度を増強するため
に、貼り合わせたシリコン基板１，２を酸素雰囲気で熱
処理する。この熱処理は、一例として１１００℃、１５
リットル毎分，１２０分の条件で行うことができ、従来
の如き窒素雰囲気の処理と比べて単にガスを交換するだ
けで、処理用の設備や時間や温度の条件はそのまま用い
ることができる。
に、貼り合わせたシリコン基板１，２を酸素雰囲気で熱
処理する。この熱処理は、一例として１１００℃、１５
リットル毎分，１２０分の条件で行うことができ、従来
の如き窒素雰囲気の処理と比べて単にガスを交換するだ
けで、処理用の設備や時間や温度の条件はそのまま用い
ることができる。
【００１３】このような酸素雰囲気による熱処理によっ
て、貼り合わせ強度が向上し、同時に、図３に示すよう
に、シリコンの露出していたシリコン基板１，２の全周
囲にシリコン酸化膜５が形成される。特にシリコン酸化
膜５はシリコン基板２の裏面である研削の基準面７も覆
い、この段階でシリコン基板２の裏面にはシリコンが露
出しなくなる。
て、貼り合わせ強度が向上し、同時に、図３に示すよう
に、シリコンの露出していたシリコン基板１，２の全周
囲にシリコン酸化膜５が形成される。特にシリコン酸化
膜５はシリコン基板２の裏面である研削の基準面７も覆
い、この段階でシリコン基板２の裏面にはシリコンが露
出しなくなる。
【００１４】シリコン基板１，２の周囲にシリコン酸化
膜５を形成した後、シリコン基板１，２の外周部の未接
着部分を除去するために、面取り加工を行い、図４に示
すように、シリコン基板１，２の外周部に面取り部６を
形成する。この面取り加工は、機械的な切削であり、こ
の面取り部６ではシリコン面が露出する。このシリコン
面には加工歪みが有り、シリコン基板１，２の面取り部
６以外の周囲はシリコン酸化膜５に被覆されたままであ
る。
膜５を形成した後、シリコン基板１，２の外周部の未接
着部分を除去するために、面取り加工を行い、図４に示
すように、シリコン基板１，２の外周部に面取り部６を
形成する。この面取り加工は、機械的な切削であり、こ
の面取り部６ではシリコン面が露出する。このシリコン
面には加工歪みが有り、シリコン基板１，２の面取り部
６以外の周囲はシリコン酸化膜５に被覆されたままであ
る。
【００１５】面取り加工の後、シリコン酸化膜５をマス
クとしたエッチングを行って、面取り部６の加工歪みを
有するシリコンを除去する。このエッチングは、例えば
フッ酸（ＨＦ）と硝酸（ＨＮＯ3 ）の混合液をエッチャ
ントとするエッチングであり、フッ酸と硝酸の混合比を
１対５とし、４５秒間漬けることで約２５μｍシリコン
がエッチングされ、加工歪みが除去される。この時、同
時に周囲のシリコン酸化膜５も多少エッチングされる
が、シリコンの方が酸化シリコンよりもエッチング速度
が速いため、シリコン酸化膜５自体は数百ｎｍ程度残存
することになる。従って、研削の基準面７もシリコン酸
化膜５によって保護されることになり、研削加工の高精
度化が可能となる。
クとしたエッチングを行って、面取り部６の加工歪みを
有するシリコンを除去する。このエッチングは、例えば
フッ酸（ＨＦ）と硝酸（ＨＮＯ3 ）の混合液をエッチャ
ントとするエッチングであり、フッ酸と硝酸の混合比を
１対５とし、４５秒間漬けることで約２５μｍシリコン
がエッチングされ、加工歪みが除去される。この時、同
時に周囲のシリコン酸化膜５も多少エッチングされる
が、シリコンの方が酸化シリコンよりもエッチング速度
が速いため、シリコン酸化膜５自体は数百ｎｍ程度残存
することになる。従って、研削の基準面７もシリコン酸
化膜５によって保護されることになり、研削加工の高精
度化が可能となる。
【００１６】このシリコン基板２の裏面側の基準面７を
保護したシリコン酸化膜５を他の周囲のシリコン酸化膜
５と共に、フッ酸により除去し、図５に示すように、シ
リコンからなる基準面７を露出させる。
保護したシリコン酸化膜５を他の周囲のシリコン酸化膜
５と共に、フッ酸により除去し、図５に示すように、シ
リコンからなる基準面７を露出させる。
【００１７】次いで、図６に示すように、貼り合わせら
れたシリコン基板１を研削して、単結晶のシリコン薄膜
８を基体側のシリコン基板２上に形成する。この時、面
取り加工後のエッチング時にシリコン酸化膜５によって
保護されていた基準面７が使用されるため、貼り合わせ
以前の精度の高い均一性を利用した研削が行われ、シリ
コン薄膜８の厚みの均一性は極めて高いものとなる。例
えば、従来のように、シリコン酸化膜５が形成されない
ＳＯＩ基板の製造方法では、研削面で３〜４μｍ程度の
ばらつきが発生していたが、本実施例のようにシリコン
酸化膜５によって基準面７を保護する方法ではシリコン
薄膜８を最大でも１μｍ程度のばらつきに抑えことが可
能となる。
れたシリコン基板１を研削して、単結晶のシリコン薄膜
８を基体側のシリコン基板２上に形成する。この時、面
取り加工後のエッチング時にシリコン酸化膜５によって
保護されていた基準面７が使用されるため、貼り合わせ
以前の精度の高い均一性を利用した研削が行われ、シリ
コン薄膜８の厚みの均一性は極めて高いものとなる。例
えば、従来のように、シリコン酸化膜５が形成されない
ＳＯＩ基板の製造方法では、研削面で３〜４μｍ程度の
ばらつきが発生していたが、本実施例のようにシリコン
酸化膜５によって基準面７を保護する方法ではシリコン
薄膜８を最大でも１μｍ程度のばらつきに抑えことが可
能となる。
【００１８】以上のように、本実施例のＳＯＩ基板の製
造方法では、面取り加工後の加工歪みを除去するための
エッチング時に、研削加工の基準面７がシリコン酸化膜
５からなる保護膜に保護されるため、貼り合わせ前の高
精度の面均一性を研削加工に反映させることができる。
また、そのシリコン酸化膜５の形成のためには、従来の
貼り合わせ強度の強化工程における窒素雰囲気を酸素雰
囲気に切替えれば良く、さらに窒素と略同一の温度や時
間条件で酸素を用いれば良いため、その製造設備の大幅
な変更を伴うものではない。
造方法では、面取り加工後の加工歪みを除去するための
エッチング時に、研削加工の基準面７がシリコン酸化膜
５からなる保護膜に保護されるため、貼り合わせ前の高
精度の面均一性を研削加工に反映させることができる。
また、そのシリコン酸化膜５の形成のためには、従来の
貼り合わせ強度の強化工程における窒素雰囲気を酸素雰
囲気に切替えれば良く、さらに窒素と略同一の温度や時
間条件で酸素を用いれば良いため、その製造設備の大幅
な変更を伴うものではない。
【００１９】
【発明の効果】本発明のＳＯＩ基板の製造方法では、面
取り加工後の加工歪みを除去するためのエッチングの際
に、酸化膜がシリコン基板の周囲を覆うため、研削加工
の基準面が荒らされずに保護されることになる。このた
め貼り合わせ前の高精度の面を反映した研削加工が可能
となり、研削後のシリコン薄膜の厚みの均一性を高める
ことができる。
取り加工後の加工歪みを除去するためのエッチングの際
に、酸化膜がシリコン基板の周囲を覆うため、研削加工
の基準面が荒らされずに保護されることになる。このた
め貼り合わせ前の高精度の面を反映した研削加工が可能
となり、研削後のシリコン薄膜の厚みの均一性を高める
ことができる。
【００２０】また、本発明のＳＯＩ基板の製造方法にお
いて、保護膜として機能する酸化膜の形成のためには、
従来のプロセスと比較して、ガスの切替えで済むため、
その製造設備の大幅な変更を伴うものではなく、既存設
備の有効活用ができることになる。
いて、保護膜として機能する酸化膜の形成のためには、
従来のプロセスと比較して、ガスの切替えで済むため、
その製造設備の大幅な変更を伴うものではなく、既存設
備の有効活用ができることになる。
【図１】本発明のＳＯＩ基板の製造方法の一実施例にお
けるシリコン基板同士の貼り合わせ前の状態を示す工程
断面図である。
けるシリコン基板同士の貼り合わせ前の状態を示す工程
断面図である。
【図２】本発明のＳＯＩ基板の製造方法の一実施例にお
けるシリコン基板同士の貼り合わせ工程までの工程断面
図である。
けるシリコン基板同士の貼り合わせ工程までの工程断面
図である。
【図３】本発明のＳＯＩ基板の製造方法の一実施例にお
ける貼り合わせたシリコン基板の周囲に酸化膜を形成す
る酸化工程までの工程断面図である。
ける貼り合わせたシリコン基板の周囲に酸化膜を形成す
る酸化工程までの工程断面図である。
【図４】本発明のＳＯＩ基板の製造方法の一実施例にお
ける貼り合わせたシリコン基板の面取り加工工程までの
工程断面図である。
ける貼り合わせたシリコン基板の面取り加工工程までの
工程断面図である。
【図５】本発明のＳＯＩ基板の製造方法の一実施例にお
ける酸化膜の除去工程までの工程断面図である。
ける酸化膜の除去工程までの工程断面図である。
【図６】本発明のＳＯＩ基板の製造方法の一実施例にお
けるシリコン基板の研削工程までの工程断面図である。
けるシリコン基板の研削工程までの工程断面図である。
１，２…シリコン基板 ３，４…面 ５…シリコン酸化膜 ６…面取り部 ７…基準面 ８…シリコン薄膜
Claims (1)
- 【請求項１】 貼り合わせられた複数のシリコン基板を
酸素雰囲気中で熱処理して基板全体に酸化膜を形成した
後、基板外周部の面取り加工を行い、次いで前記酸化膜
をマスクとするエッチングを行った後、前記酸化膜を前
記シリコン基板から除去することを特徴とするＳＯＩ基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29624291A JPH05109677A (ja) | 1991-10-16 | 1991-10-16 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29624291A JPH05109677A (ja) | 1991-10-16 | 1991-10-16 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109677A true JPH05109677A (ja) | 1993-04-30 |
Family
ID=17831030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29624291A Withdrawn JPH05109677A (ja) | 1991-10-16 | 1991-10-16 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109677A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096433A (en) * | 1997-02-20 | 2000-08-01 | Nec Corporation | Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof |
| JP2009071128A (ja) * | 2007-09-14 | 2009-04-02 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
| JP2010105141A (ja) * | 2008-10-31 | 2010-05-13 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
| US9299556B2 (en) | 2010-12-27 | 2016-03-29 | Shanghai Simgui Technology Co. Ltd. | Method for preparing semiconductor substrate with insulating buried layer gettering process |
| JP2019125731A (ja) * | 2018-01-18 | 2019-07-25 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
| JP2020092142A (ja) * | 2018-12-04 | 2020-06-11 | 株式会社ディスコ | ウェーハの加工方法 |
-
1991
- 1991-10-16 JP JP29624291A patent/JPH05109677A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096433A (en) * | 1997-02-20 | 2000-08-01 | Nec Corporation | Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof |
| US6346435B1 (en) | 1997-02-20 | 2002-02-12 | Nec Corporation | Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof |
| JP2009071128A (ja) * | 2007-09-14 | 2009-04-02 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
| JP2010105141A (ja) * | 2008-10-31 | 2010-05-13 | Naoetsu Electronics Co Ltd | 半導体接合ウエーハの製造方法 |
| US9299556B2 (en) | 2010-12-27 | 2016-03-29 | Shanghai Simgui Technology Co. Ltd. | Method for preparing semiconductor substrate with insulating buried layer gettering process |
| JP2019125731A (ja) * | 2018-01-18 | 2019-07-25 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
| CN110060959A (zh) * | 2018-01-18 | 2019-07-26 | 胜高股份有限公司 | 贴合晶片的制造方法 |
| CN110060959B (zh) * | 2018-01-18 | 2023-03-21 | 胜高股份有限公司 | 贴合晶片的制造方法 |
| JP2020092142A (ja) * | 2018-12-04 | 2020-06-11 | 株式会社ディスコ | ウェーハの加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| US5918139A (en) | Method of manufacturing a bonding substrate | |
| KR19980703246A (ko) | 실리콘 절연체 웨이퍼의 제조를 위한 싱글-에치 스톱 공정 | |
| US5953620A (en) | Method for fabricating a bonded SOI wafer | |
| JPH05109677A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3632531B2 (ja) | 半導体基板の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3119924B2 (ja) | 半導体基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002100596A (ja) | シリコンウェーハのエッジ部保護方法 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JP2779659B2 (ja) | 半導体装置の製造方法 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JPH1126336A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| JPH11163307A (ja) | 貼り合わせ基板の製造方法 | |
| JPS6278829A (ja) | 半導体装置の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPH03270209A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH07193203A (ja) | 半導体基体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |