JPH07193203A - 半導体基体の製造方法 - Google Patents
半導体基体の製造方法Info
- Publication number
- JPH07193203A JPH07193203A JP5331691A JP33169193A JPH07193203A JP H07193203 A JPH07193203 A JP H07193203A JP 5331691 A JP5331691 A JP 5331691A JP 33169193 A JP33169193 A JP 33169193A JP H07193203 A JPH07193203 A JP H07193203A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- semiconductor substrate
- manufacturing
- adhesive strength
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 未接着領域のない、強固な接着強度を得る。
またドーパントの再分布を最小限に抑える。 【構成】 少なくとも一つが半導体基体である複数の基
体１，３の一主面どうしを接触させ、接着強度を高める
熱処理を加えて貼り合わせを行う半導体基体の製造方法
において、前記接着強度を高める熱処理前に、該熱処理
の温度よりも低い温度の、貼り合わせ界面の水分量を低
下させるための熱処理を行う。
またドーパントの再分布を最小限に抑える。 【構成】 少なくとも一つが半導体基体である複数の基
体１，３の一主面どうしを接触させ、接着強度を高める
熱処理を加えて貼り合わせを行う半導体基体の製造方法
において、前記接着強度を高める熱処理前に、該熱処理
の温度よりも低い温度の、貼り合わせ界面の水分量を低
下させるための熱処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は半導体基体の製造方法に
係り、特に少なくとも一つが半導体基体である複数の基
体の一主面どうしを接触させ、接着強度を高める熱処理
を加えて貼り合わせを行う半導体基体の製造方法に関す
るものである。
係り、特に少なくとも一つが半導体基体である複数の基
体の一主面どうしを接触させ、接着強度を高める熱処理
を加えて貼り合わせを行う半導体基体の製造方法に関す
るものである。
【０００２】
【従来の技術】従来、貼り合わせ方式によるＳＯＩ基板
では、２枚の鏡面研磨を行なったウェハを相互に接触さ
せた後に、高温（１１５０℃以上）の熱処理を拡散炉で
行っていた。
では、２枚の鏡面研磨を行なったウェハを相互に接触さ
せた後に、高温（１１５０℃以上）の熱処理を拡散炉で
行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例では、貼り合わせた直後のウェハ内の不純物の分布
が、拡散炉内での高温、長時間の熱処理により再分布を
起こしてしまうという課題があった。その一方、短時
間、高温で熱処理を行なうと、貼り合わせ界面に残留し
た水分が外方拡散されずに、ウェハ周辺部に気泡として
残り周辺に未接着領域が生じてしまう場合があった。
来例では、貼り合わせた直後のウェハ内の不純物の分布
が、拡散炉内での高温、長時間の熱処理により再分布を
起こしてしまうという課題があった。その一方、短時
間、高温で熱処理を行なうと、貼り合わせ界面に残留し
た水分が外方拡散されずに、ウェハ周辺部に気泡として
残り周辺に未接着領域が生じてしまう場合があった。
【０００４】
【課題を解決するための手段】本発明の半導体基体の製
造方法は、少なくとも一つが半導体基体である複数の基
体の一主面どうしを接触させ、接着強度を高める熱処理
を加えて貼り合わせを行う半導体基体の製造方法におい
て、前記接着強度を高める熱処理前に、該熱処理の温度
よりも低い温度の、貼り合わせ界面の水分量を低下させ
るための熱処理を行うことを特徴とする。
造方法は、少なくとも一つが半導体基体である複数の基
体の一主面どうしを接触させ、接着強度を高める熱処理
を加えて貼り合わせを行う半導体基体の製造方法におい
て、前記接着強度を高める熱処理前に、該熱処理の温度
よりも低い温度の、貼り合わせ界面の水分量を低下させ
るための熱処理を行うことを特徴とする。
【０００５】
【作用】本発明は、接着強度を高める熱処理前に、該熱
処理の温度よりも低い温度の、貼り合わせ界面の水分量
を低下させるための熱処理を行うことで、貼り合わせ界
面に残留した過剰水分を外方拡散して除去した後に、接
着強度を高める高温度の熱処理を行うものである。
処理の温度よりも低い温度の、貼り合わせ界面の水分量
を低下させるための熱処理を行うことで、貼り合わせ界
面に残留した過剰水分を外方拡散して除去した後に、接
着強度を高める高温度の熱処理を行うものである。
【０００６】本発明においては、貼り合わせ界面に残留
した過剰水分を外方拡散して除去するため、短時間で昇
温しても基体周辺部に気泡として残ることはなく、未接
着領域のない、強固な接着強度を得ることができる。ま
た短時間で接着強度を高める高温度の熱処理ができるの
で、ドーパントの再分布を最小限に抑えることができ
る。
した過剰水分を外方拡散して除去するため、短時間で昇
温しても基体周辺部に気泡として残ることはなく、未接
着領域のない、強固な接着強度を得ることができる。ま
た短時間で接着強度を高める高温度の熱処理ができるの
で、ドーパントの再分布を最小限に抑えることができ
る。
【０００７】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【０００８】図１〜図４は、本発明によるＳＯＩ基板の
製造方法の第１の実施例を示す断面図である。
製造方法の第１の実施例を示す断面図である。
【０００９】まず、図１に示すように、Ｐ+ 基板１の上
にＰ- 型のエピタキシャル膜２を例えば減圧ＣＶＤ法で
２μｍ堆積する。
にＰ- 型のエピタキシャル膜２を例えば減圧ＣＶＤ法で
２μｍ堆積する。
【００１０】次に図２に示すように、表面に絶縁膜４、
例えばＳｉＯ2 を８０００Å形成したウェハ３を上記の
Ｐ- エピタキシャル膜２と貼り合わせる。この際、両ウ
ェハの表面は十分活性となるように、例えばＳＣ−１洗
浄等を行なうことが望ましい。なお、貼り合わせるべき
基体はＳｉウェハ３に限定されず、石英基板等であって
もよい。
例えばＳｉＯ2 を８０００Å形成したウェハ３を上記の
Ｐ- エピタキシャル膜２と貼り合わせる。この際、両ウ
ェハの表面は十分活性となるように、例えばＳＣ−１洗
浄等を行なうことが望ましい。なお、貼り合わせるべき
基体はＳｉウェハ３に限定されず、石英基板等であって
もよい。
【００１１】その後、２００℃〜７００℃の温度範囲、
望ましくは４００℃〜６００℃の温度域で１時間〜４０
時間程度の第１の熱処理を行なう。この熱処理により、
ウェハ界面に残留した過剰水分を外方拡散することがで
きる。また、この温度領域内では、ドーパントの拡散は
無視できる程小さいため、Ｐ+ 基板１の上に形成された
エピタキシャル膜２中へのＢ+ イオンの再分布はほとん
ど生じない。
望ましくは４００℃〜６００℃の温度域で１時間〜４０
時間程度の第１の熱処理を行なう。この熱処理により、
ウェハ界面に残留した過剰水分を外方拡散することがで
きる。また、この温度領域内では、ドーパントの拡散は
無視できる程小さいため、Ｐ+ 基板１の上に形成された
エピタキシャル膜２中へのＢ+ イオンの再分布はほとん
ど生じない。
【００１２】次に、１０００℃〜１３００℃の温度範
囲、望ましくは１１００℃〜１２００℃の温度領域で１
ｓｅｃ〜３００ｓｅｃの時間範囲、望ましくは３０ｓｅ
ｃ〜１８０ｓｅｃの時間内で第２の熱処理を行なう。こ
の際の熱処理の昇降温レートは１℃／ｓｅｃ〜２００℃
／ｓｅｃの範囲、望ましくは５０℃／ｓｅｃ〜１００℃
／ｓｅｃのレートで行なう。この第２の熱処理はＲ．
Ｔ．Ａ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）
装置を用いて行なうことができる。
囲、望ましくは１１００℃〜１２００℃の温度領域で１
ｓｅｃ〜３００ｓｅｃの時間範囲、望ましくは３０ｓｅ
ｃ〜１８０ｓｅｃの時間内で第２の熱処理を行なう。こ
の際の熱処理の昇降温レートは１℃／ｓｅｃ〜２００℃
／ｓｅｃの範囲、望ましくは５０℃／ｓｅｃ〜１００℃
／ｓｅｃのレートで行なう。この第２の熱処理はＲ．
Ｔ．Ａ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）
装置を用いて行なうことができる。
【００１３】この第２の熱処理を、高温で短時間で行な
うことにより、両ウェハ間に強固な接着強度が得られ
る。また、昇降温レートを通常の熱拡散炉に比べ高くす
ることにより、Ｐ+ 基板１からＰ- エピタキシャル層２
へのドーパントの拡散を熱拡散炉に比べ小さくすること
ができる。
うことにより、両ウェハ間に強固な接着強度が得られ
る。また、昇降温レートを通常の熱拡散炉に比べ高くす
ることにより、Ｐ+ 基板１からＰ- エピタキシャル層２
へのドーパントの拡散を熱拡散炉に比べ小さくすること
ができる。
【００１４】以上述べたことをまとめた結果を表１に示
す。
す。
【００１５】表１に於いてドーパントの拡散の大きいも
のについては×、小さいものについては○、周辺未接着
領域が生じるものは×、生じないものについては○、接
着強度が十分強いものについては○、不十分なものにつ
いては×で、それぞれ表わした。
のについては×、小さいものについては○、周辺未接着
領域が生じるものは×、生じないものについては○、接
着強度が十分強いものについては○、不十分なものにつ
いては×で、それぞれ表わした。
【００１６】
【表１】 次に図３に示すように、Ｐ+ 基板１の非貼り合わせ面
を、例えばバックグラインダーで研削する。この際、Ｐ
- エピタキシャル層２との界面から１μｍ〜１０μｍ程
度まで研削することが望ましい。
を、例えばバックグラインダーで研削する。この際、Ｐ
- エピタキシャル層２との界面から１μｍ〜１０μｍ程
度まで研削することが望ましい。
【００１７】次に、図４に示すようにＰ+ とＰ- とでエ
ッチングレートの選択比が得られる溶液、例えば、ＫＯ
Ｈ等のアルカリ溶液中で貼り合わせたウェハを処理する
ことにより、研削で残ったＰ+ 基板のみがエッチングさ
れＳＯＩウェハが得られる。
ッチングレートの選択比が得られる溶液、例えば、ＫＯ
Ｈ等のアルカリ溶液中で貼り合わせたウェハを処理する
ことにより、研削で残ったＰ+ 基板のみがエッチングさ
れＳＯＩウェハが得られる。
【００１８】このエッチング工程ではＰ+ とＰ- との濃
度比が高いほど、またＰ+ とＰ- との濃度変化が大きい
ほど、エッチングの選択比は高くとれる。
度比が高いほど、またＰ+ とＰ- との濃度変化が大きい
ほど、エッチングの選択比は高くとれる。
【００１９】従ってＰ+ 基板１内のドーパントがＰ- の
エピタキシャル層２内へ拡散するのを最小限に抑制する
必要がある。
エピタキシャル層２内へ拡散するのを最小限に抑制する
必要がある。
【００２０】一方、図３及び図４の工程でＰ- エピタキ
シャル層２がウェハ３からはく離するのを防ぐために
は、双方の接着強度が十分に強い必要がある。そのため
には、高温の熱処理が必要となる。
シャル層２がウェハ３からはく離するのを防ぐために
は、双方の接着強度が十分に強い必要がある。そのため
には、高温の熱処理が必要となる。
【００２１】以上述べたように、Ｐ+ ，Ｐ- の選択比を
高くとり、かつ高い接着強度を得るためには、高温かつ
短時間の熱処理が望ましい。
高くとり、かつ高い接着強度を得るためには、高温かつ
短時間の熱処理が望ましい。
【００２２】しかしながら、この熱処理を貼り合わせた
直後に行なうと周辺に未接着領域が生じてしまう。この
原因は貼り合わせ界面に残留した水分が急激な温度上昇
に伴ない外方拡散されずに、ウェハ周辺部に気泡として
残るためである。
直後に行なうと周辺に未接着領域が生じてしまう。この
原因は貼り合わせ界面に残留した水分が急激な温度上昇
に伴ない外方拡散されずに、ウェハ周辺部に気泡として
残るためである。
【００２３】この残留水分を除去するためには、２００
℃以上の温度での熱処理を１０分間以上、高温，短時間
の熱処理を行なう前に行なうことが望ましい。しかしな
がら、この第１の熱処理を７００℃を超える温度で行な
うと、ドーパントの拡散が生じるばかりでなく、第２の
熱処理による強固な接着強度が得られなくなる。これは
貼り合わせたウェハの接着強度が脱水縮合した温度によ
り決定するからである。つまり、貼り合わせウェハの脱
水縮合の生じる温度は７５０℃〜８００℃以上であるた
め、第１の熱処理は７００℃を超えない温度で施すこと
が望ましい。
℃以上の温度での熱処理を１０分間以上、高温，短時間
の熱処理を行なう前に行なうことが望ましい。しかしな
がら、この第１の熱処理を７００℃を超える温度で行な
うと、ドーパントの拡散が生じるばかりでなく、第２の
熱処理による強固な接着強度が得られなくなる。これは
貼り合わせたウェハの接着強度が脱水縮合した温度によ
り決定するからである。つまり、貼り合わせウェハの脱
水縮合の生じる温度は７５０℃〜８００℃以上であるた
め、第１の熱処理は７００℃を超えない温度で施すこと
が望ましい。
【００２４】図５〜図７は、本発明によるＳＯＩ基板の
製造方法の第２の実施例を示す断面図である。
製造方法の第２の実施例を示す断面図である。
【００２５】まず、図５に示すように、Ｐ+ のＳｉ基板
２０を用意し、その表面を１０μｍ〜５０μｍ陽極化成
し、多孔質Ｓｉ層２１を形成する。次に、その表面にエ
ピタキシャル膜２２を、例えばＣＶＤ法で、例えば２μ
ｍ堆積させる。
２０を用意し、その表面を１０μｍ〜５０μｍ陽極化成
し、多孔質Ｓｉ層２１を形成する。次に、その表面にエ
ピタキシャル膜２２を、例えばＣＶＤ法で、例えば２μ
ｍ堆積させる。
【００２６】その後、図６に示すように、予めＳｉＯ2
２４の形成されているウェハ２３と、上記ウェハを貼り
合わせる。
２４の形成されているウェハ２３と、上記ウェハを貼り
合わせる。
【００２７】この際両ウェハの表面は十分活性となるよ
うに、例えばＳＣ−１洗浄等を行なうことが望ましい。
うに、例えばＳＣ−１洗浄等を行なうことが望ましい。
【００２８】その後２００℃〜７００℃の温度範囲、好
ましくは４００℃〜６００℃の温度域で１時間〜４０時
間程度の第１の熱処理を行なう。この熱処理により、ウ
ェハ界面に残留した過剰水分を外方拡散することができ
る。
ましくは４００℃〜６００℃の温度域で１時間〜４０時
間程度の第１の熱処理を行なう。この熱処理により、ウ
ェハ界面に残留した過剰水分を外方拡散することができ
る。
【００２９】次に１０００℃〜１３００℃の温度範囲、
望ましくは１１００℃〜１２００℃の温度領域で１ｓｅ
ｃ〜３００ｓｅｃの時間範囲、望ましくは３０ｓｅｃ〜
１８０ｓｅｃの時間内で第２の熱処理を行なう。この際
の熱処理の昇降温レートは１℃／ｓｅｃ〜２００℃／ｓ
ｅｃの範囲、望ましくは５０℃／ｓｅｃ〜１００℃／ｓ
ｅｃのレートで行なう。この第２の熱処理は、Ｒ．Ｔ．
Ａ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置
を用いて行なうことができる。
望ましくは１１００℃〜１２００℃の温度領域で１ｓｅ
ｃ〜３００ｓｅｃの時間範囲、望ましくは３０ｓｅｃ〜
１８０ｓｅｃの時間内で第２の熱処理を行なう。この際
の熱処理の昇降温レートは１℃／ｓｅｃ〜２００℃／ｓ
ｅｃの範囲、望ましくは５０℃／ｓｅｃ〜１００℃／ｓ
ｅｃのレートで行なう。この第２の熱処理は、Ｒ．Ｔ．
Ａ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置
を用いて行なうことができる。
【００３０】次にＰ+ 基板２０の非貼り合わせ面を全
て、例えばバックグラインダーで研削する。この工程
は、Ｐ+ 基板２０と多孔質Ｓｉ層２１の界面から１μｍ
〜２μｍＰ+ 基板側まで研削した後、残りのＰ+ 基板を
ＨＦ，ＨＮＯ3 ，ＣＨ3 ＣＯＯＨの混合液でエッチング
除去をしてもよい。
て、例えばバックグラインダーで研削する。この工程
は、Ｐ+ 基板２０と多孔質Ｓｉ層２１の界面から１μｍ
〜２μｍＰ+ 基板側まで研削した後、残りのＰ+ 基板を
ＨＦ，ＨＮＯ3 ，ＣＨ3 ＣＯＯＨの混合液でエッチング
除去をしてもよい。
【００３１】その後多孔質Ｓｉ層２１をＨＦとＨ2 Ｏ2
との混合液でエッチング除去を行ない図７のＳＯＩ基板
を得る。この混合液は多孔質層２１とエピタキシャル層
２２との間で３〜４ケタの選択比を有するため多孔質層
２１のみを除去することが可能となる。
との混合液でエッチング除去を行ない図７のＳＯＩ基板
を得る。この混合液は多孔質層２１とエピタキシャル層
２２との間で３〜４ケタの選択比を有するため多孔質層
２１のみを除去することが可能となる。
【００３２】この実施例に於いても、第１及び第２の熱
処理を行なうことにより、Ｐ+ Ｓｉ基板を陽極化成して
多孔質化した層２１から、エピタキシャル層２０へのド
ーパントの拡散が抑制され、かつ強固な接着強度が得ら
れる。
処理を行なうことにより、Ｐ+ Ｓｉ基板を陽極化成して
多孔質化した層２１から、エピタキシャル層２０へのド
ーパントの拡散が抑制され、かつ強固な接着強度が得ら
れる。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
強固な接着強度が得られ、かつ未接着領域がなく、そし
てドーパントの再分布が最小限に抑えられた貼り合わせ
半導体基体を作製することができるため、高歩留まり、
高性能の貼り合わせ半導体基体が生産できる効果があ
る。
強固な接着強度が得られ、かつ未接着領域がなく、そし
てドーパントの再分布が最小限に抑えられた貼り合わせ
半導体基体を作製することができるため、高歩留まり、
高性能の貼り合わせ半導体基体が生産できる効果があ
る。
【図１】本発明によるＳＯＩ基板の製造方法の第１の実
施例を示す断面図である。
施例を示す断面図である。
【図２】本発明によるＳＯＩ基板の製造方法の第１の実
施例を示す断面図である。
施例を示す断面図である。
【図３】本発明によるＳＯＩ基板の製造方法の第１の実
施例を示す断面図である。
施例を示す断面図である。
【図４】本発明によるＳＯＩ基板の製造方法の第１の実
施例を示す断面図である。
施例を示す断面図である。
【図５】本発明によるＳＯＩ基板の製造方法の第２の実
施例を示す断面図である。
施例を示す断面図である。
【図６】本発明によるＳＯＩ基板の製造方法の第２の実
施例を示す断面図である。
施例を示す断面図である。
【図７】本発明によるＳＯＩ基板の製造方法の第２の実
施例を示す断面図である。
施例を示す断面図である。
１ Ｐ+ 基板 ２ Ｐ- エピタキシャル膜 ３ 絶縁膜付きウェハ ４ 絶縁膜 ２０ Ｐ+ 基板 ２１ 多孔質Ｓｉ膜 ２２ エピタキシャル膜 ２３ 絶縁膜付きウェハ ２４ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/84
Claims (6)
- 【請求項１】 少なくとも一つが半導体基体である複数
の基体の一主面どうしを接触させ、接着強度を高める熱
処理を加えて貼り合わせを行う半導体基体の製造方法に
おいて、 前記接着強度を高める熱処理前に、該熱処理の温度より
も低い温度の、貼り合わせ界面の水分量を低下させるた
めの熱処理を行うことを特徴とする半導体基体の製造方
法。 - 【請求項２】 請求項１記載の半導体基体の製造方法に
おいて、貼り合わせを行う複数の基体が半導体基体であ
ることを特徴とする半導体基体の製造方法。 - 【請求項３】 請求項２記載の半導体基体の製造方法に
おいて、貼り合わせる複数の基体のうち、少なくとも１
つの基体が多孔質半導体層を有することを特徴とする半
導体基体の製造方法。 - 【請求項４】 請求項１〜請求項３のいずれかの請求項
に記載の半導体基体の製造方法において、前記貼り合わ
せ界面の水分量を低下させるための熱処理を２００℃〜
７００℃の温度範囲で行なうことを特徴とする半導体基
体の製造方法。 - 【請求項５】 請求項１〜請求項３のいずれかの請求項
に記載の半導体基体の製造方法において、前記貼り合わ
せ界面の水分量を低下させるための熱処理を２００℃〜
７００℃の温度範囲で行ない、前記接着強度を高める熱
処理を１０００℃〜１３００℃の温度範囲で行なうこと
を特徴とする半導体基体の製造方法。 - 【請求項６】 請求項５記載の半導体基体の製造方法に
おいて、前記接着強度を高める熱処理の処理時間を１秒
以上、昇降温レートを１℃／ｓｅｃ以上としたことを特
徴とする半導体基体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331691A JPH07193203A (ja) | 1993-12-27 | 1993-12-27 | 半導体基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331691A JPH07193203A (ja) | 1993-12-27 | 1993-12-27 | 半導体基体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193203A true JPH07193203A (ja) | 1995-07-28 |
Family
ID=18246506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5331691A Pending JPH07193203A (ja) | 1993-12-27 | 1993-12-27 | 半導体基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193203A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160064011A (ko) * | 2014-11-27 | 2016-06-07 | 소이텍 | 두 개의 기판들의 조립 방법 |
-
1993
- 1993-12-27 JP JP5331691A patent/JPH07193203A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160064011A (ko) * | 2014-11-27 | 2016-06-07 | 소이텍 | 두 개의 기판들의 조립 방법 |
| CN105655243A (zh) * | 2014-11-27 | 2016-06-08 | Soitec公司 | 组合两个衬底的方法 |
| CN105655243B (zh) * | 2014-11-27 | 2020-05-15 | Soitec公司 | 组合两个衬底的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JP3632531B2 (ja) | 半導体基板の製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03109731A (ja) | 半導体基板の製造方法 | |
| KR970012965A (ko) | Soi 웨이퍼 및 그의 제조 방법 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07193203A (ja) | 半導体基体の製造方法 | |
| JP2004055750A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPH0389519A (ja) | 半導体基板の製法 | |
| JPH05109677A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2807717B2 (ja) | 半導体基板の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2855639B2 (ja) | 半導体装置の製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JPH071791B2 (ja) | 半導体基板の製造方法 | |
| JPH09260618A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07226433A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |