KR970012965A - Soi 웨이퍼 및 그의 제조 방법 - Google Patents

Soi 웨이퍼 및 그의 제조 방법 Download PDF

Info

Publication number
KR970012965A
KR970012965A KR1019960033976A KR19960033976A KR970012965A KR 970012965 A KR970012965 A KR 970012965A KR 1019960033976 A KR1019960033976 A KR 1019960033976A KR 19960033976 A KR19960033976 A KR 19960033976A KR 970012965 A KR970012965 A KR 970012965A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor silicon
doped layer
silicon wafer
mirror polished
Prior art date
Application number
KR1019960033976A
Other languages
English (en)
Inventor
히로지 아가
기요시 미따니
마사따께 가따야마
Original Assignee
와다 다다시
신에쓰 한도따이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와다 다다시, 신에쓰 한도따이 가부시끼가이샤 filed Critical 와다 다다시
Publication of KR970012965A publication Critical patent/KR970012965A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

본 발명에서는 다음의 단계: 제 1의 미러 연마된 반도체 실리콘 웨이퍼의 미러 연마된 표면상에 산화 표면막을 베이스 웨이퍼로서 형성하는 단계; 제 2의 미러 연마된 반도체 실리콘 웨이퍼의 미러 연마된 표면상에 불순물로 도핑된 층을 본드 웨이퍼로서 형성하는 단계; 베이스 웨이퍼와 본드 웨이퍼를 산화표면막과 도핑된 층으로 서로 접촉시키는 단계; 이렇게 접촉된 반도체 실리콘 웨이퍼를 열처리하여 SOI 웨이퍼의 프리커서로의 일체화 접착에 영향을 주는 단계로 이루어진 SOI 웨이퍼의 제조 방법을 제안한다. 본 발명은 제조 방법을 층간에 접착력에 현저한 향상이 이루어지도록 베이스 웨이퍼와 본드 웨이퍼가 상기 산화 표면막과 상기 도핑된 층으로 접촉되어 접합되기 전에 본드 웨이퍼 상의 도핑된 층의 표면을 연마하는 것을 특징으로 한다.

Description

SOI 웨이퍼 및 그의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1은 여러 온도에서 열처리에 의하여 일체화 접착된 웨이퍼의 접착력을 나타내는 도표.
도 2A 및 도 2B는 각각 실시예의 미러 연마된 표면에 대한 전과 후의 확산 표면 내의 시트 저항의 분포를 나타내는 도면.
도 3A 내지 도 3F는 고농도의 불순물 층으로 에칭 정지하는 방법 출원의 종래 기술에서 SOI 웨이퍼를 제작하는 단계를 나타내는 개략도.
도 4는 헤이즈 레벨 값과 RMS값에 의하여 표현되는 표면 거칠기값을 나타내는 막대그래프.
도 5는 연마 시간의 함수로서 연마된 표면의 헤이즈 레벨 값들의 변화를 나타내는 그래프.

Claims (6)

  1. (a)제 1의 미러 연마된 반도체 실리콘 웨이퍼의 미러 연마된 표면상에 산화 표면막을 형성하는 단계; (b)제 2의 미러 연마된 반도체 실리콘 웨이퍼의 고농도의 불순물로 도핑된 층을 형성하는 단계; (c) 제 1과 제 2반도체 실리콘 웨이퍼를 산화표면막과 도핑된 층에서 서로 접촉시키는 단계; (d)이렇게 접촉된 반도체 실리콘 웨이퍼를 열처리시켜 SOI 웨이퍼의 프리커서로 일체화 접착하는 단계를 포함하는 SOI 웨이퍼의 제조 방법에 있어서,
    단계(c)에서 제 1과 제 2반도체 실리콘 웨이퍼를 상기 산화된 표면막과 상기 도핑층에서 서로 접촉시키기 전에 상기 제 2의 반도체 실리콘 웨이퍼상에 도핑층의 표면을 연마하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  2. 제1항에 있어서, 상기 도핑층의 연마에 의한 두께 감소는 1㎛를 넘지 않는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 연마후 도핑층은 표면은 헤이즈 레벨 값이 20비트를 넘지 않는 것을 특징으로 한다.
  4. (a)제1의 미러 연마된 반도체 실리콘 웨이퍼의 미러 연마된 표면상에 산화 표면막을 형성하는 단계; (b)제2의 미러 연마된 빈도체 실리콘 웨이퍼의 미러 연마된 표면상에 고농도의 불순물로 도핑된 층을 형성하는 단계; (c)제1과 제2반도체 실리콘 웨이퍼를 산화표면막과 도핑된 층에서 서로 접촉시키는 단계; (d)이렇게 접촉된 반도체 실리콘 웨이퍼를 열처리시켜 SOI 웨이퍼의 프리커서로 일체화 접착하는 단계; (e) 단계(d)에서 얻어진 SOI 웨이퍼의 프리커서를 형성하는 제 2반도체 실리콘 웨이퍼를 박막화시키는 단계를 포함하는 SOI 웨이퍼의 제조 방법에 있어서,
    단계(c)에서 제 1과 제 2반도체 실리콘 웨이퍼를 상기 산화된 표면막과 상기 도핑층에서 서로 접촉시키기 전에 상기 제2의 반도체 실리콘 웨이퍼상의 도핑층의 표면을 연마하는 것과 단계(e)에서 고농도의 불순물층에 의한 에칭 정지 방법으로 제 2의 반도체 실리콘 웨이퍼를 박막화하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
  5. 제4항에 있어서, 도핑층의 연마에 의한 두께 감소는 1㎛를 넘지 않는 것을 특징으로 하는 방법.
  6. 제4항에 있어서, 연마후 도핑층의 표면은 헤이즈 레벨 값이 20비트를 넘지 않는 것을 특징으로 하는 방법.
KR1019960033976A 1995-08-17 1996-08-16 Soi 웨이퍼 및 그의 제조 방법 KR970012965A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95209451 1995-08-17
JP20945195 1995-08-17

Publications (1)

Publication Number Publication Date
KR970012965A true KR970012965A (ko) 1997-03-29

Family

ID=16573094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033976A KR970012965A (ko) 1995-08-17 1996-08-16 Soi 웨이퍼 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US5998281A (ko)
EP (1) EP0759634A1 (ko)
KR (1) KR970012965A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3327180B2 (ja) * 1997-08-29 2002-09-24 信越半導体株式会社 Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP3478141B2 (ja) * 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
US6794227B2 (en) 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
JP4151587B2 (ja) * 2004-02-26 2008-09-17 ソニー株式会社 交流駆動型プラズマ表示装置の製造方法
DE102006020823B4 (de) * 2006-05-04 2008-04-03 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
JP5261960B2 (ja) * 2007-04-03 2013-08-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP5280015B2 (ja) * 2007-05-07 2013-09-04 信越半導体株式会社 Ｓｏｉ基板の製造方法
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN113889432A (zh) * 2020-07-01 2022-01-04 中芯集成电路（宁波）有限公司上海分公司 绝缘体上半导体结构的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218226A (en) * 1989-11-01 1993-06-08 U.S. Philips Corp. Semiconductor device having high breakdown voltage
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
KR930006732B1 (ko) * 1991-05-08 1993-07-23 재단법인 한국전자통신연구소 전기적 특성을 갖는 구조물이 매립된 반도체기판 및 그 제조방법
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
JP2856030B2 (ja) * 1993-06-29 1999-02-10 信越半導体株式会社 結合ウエーハの製造方法
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
EP0706203A1 (en) * 1994-09-14 1996-04-10 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法

Also Published As

Publication number Publication date
EP0759634A1 (en) 1997-02-26
US5998281A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
KR970000648B1 (ko) 반도체 장치 제조 방법
JP2856030B2 (ja) 結合ウエーハの製造方法
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
KR890015358A (ko) 반도체기판 및 그 제조방법
EP0757377A3 (en) Semiconductor substrate and fabrication method for the same
KR20010070458A (ko) 반도체 기판, 반도체 디바이스 및 그 제조 방법
US5918139A (en) Method of manufacturing a bonding substrate
US6090688A (en) Method for fabricating an SOI substrate
US5897362A (en) Bonding silicon wafers
KR970012965A (ko) Soi 웨이퍼 및 그의 제조 방법
EP0955670A3 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
US5081061A (en) Manufacturing ultra-thin dielectrically isolated wafers
JPH098124A (ja) 絶縁分離基板及びその製造方法
US5953620A (en) Method for fabricating a bonded SOI wafer
GB2309584A (en) Forming S.O.I. substrates
JPH05226305A (ja) 張合せウェハの製造方法
JPH05109678A (ja) Ｓｏｉ基板の製造方法
JP2930194B2 (ja) Ｓｏｉウェーハ及びその製造方法
JPH10256263A (ja) Ｓｏｉ基板およびその製造方法
JPH02237121A (ja) 半導体装置の製造方法
US5946584A (en) Method for manufacturing a dielectric isolation substrate
JPS63246841A (ja) シリコン結晶体の誘電体分離法
JP3483671B2 (ja) 半導体装置及びその製造方法
JPH04199632A (ja) Ｓｏｉウエハ及びその製造方法
KR0180622B1 (ko) 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid