CN113889432A - 绝缘体上半导体结构的制造方法 - Google Patents

绝缘体上半导体结构的制造方法 Download PDF

Info

Publication number
CN113889432A
CN113889432A CN202010636483.XA CN202010636483A CN113889432A CN 113889432 A CN113889432 A CN 113889432A CN 202010636483 A CN202010636483 A CN 202010636483A CN 113889432 A CN113889432 A CN 113889432A
Authority
CN
China
Prior art keywords
wafer
layer
semiconductor layer
semiconductor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010636483.XA
Other languages
English (en)
Inventor
黄河
丁敬秀
向阳辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smic Ningbo Co ltd Shanghai Branch
Ningbo Semiconductor International Corp Shanghai Branch
Original Assignee
Smic Ningbo Co ltd Shanghai Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smic Ningbo Co ltd Shanghai Branch filed Critical Smic Ningbo Co ltd Shanghai Branch
Priority to CN202010636483.XA priority Critical patent/CN113889432A/zh
Priority to PCT/CN2021/101802 priority patent/WO2022001780A1/zh
Publication of CN113889432A publication Critical patent/CN113889432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种绝缘体上半导体结构的制造方法，通过在第一离子浓掺杂的第一晶圆上形成第二离子轻掺杂的半导体层，并在所述半导体层的表面上形成第一氧化键合层，在第二晶圆的表面上形成第二氧化键合层，进一步键合所述第一氧化键合层和所述第二氧化键合层，以将所述第一晶圆键合到所述第二硅晶圆上，之后通过刻蚀工艺去除第一晶圆，以暴露出所述半导体层，进而形成绝缘体上半导体结构，工艺简单，易于执行，且可以精确控制形成的绝缘体上半导体结构的顶层硅的厚度，使得绝缘体上半导体结构中的顶层硅的膜厚较薄，满足高性能的器件的制造需求。

Description

绝缘体上半导体结构的制造方法
技术领域
本发明涉及半导体器件制作技术领域，特别涉及一种绝缘体上半导体结构的制造方法。
背景技术
绝缘体上半导体，例如绝缘体上硅(Silicon-On-Insulator，SOI)、绝缘体上锗、绝缘体上硅锗等，均是具有独特的“底层半导体层/绝缘埋层/顶层半导体层”三层结构的半导体材料，它通过绝缘埋层(通常为二氧化硅SiO2)实现了器件(形成在顶层半导体层中)和衬底(即底层半导体层)的全介质隔离，能够彻底消除了体硅等形成的CMOS电路中的寄生闩锁效应，且基于绝缘体上半导体衬底制作的电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。因此，绝缘体上半导体衬底在微电子领域得到了广泛的使用。
然而，传统技术制造的绝缘体上半导体衬底存在顶层半导体层较厚且表面存在缺陷等问题，无法满足器件性能进一步提高的需求，因此亟待改进。
发明内容
本发明的目的在于提供一种绝缘体上半导体结构的制造方法，能够使得绝缘体上半导体结构中的顶层硅的膜厚较薄，以满足高性能的器件的制造需求。
为解决上述技术问题，本发明提供一种绝缘体上半导体结构的制造方法，包括以下步骤：
提供第一离子浓掺杂的第一晶圆；
在所述第一晶圆的表面上形成第二离子轻掺杂的半导体层；
在所述半导体层的表面上形成第一氧化键合层；
提供第二晶圆，并在所述第二晶圆的表面上形成第二氧化键合层；
键合所述第一氧化键合层和所述第二氧化键合层，以将所述第一晶圆键合到所述第二硅晶圆上；
通过湿法刻蚀工艺去除所述第一晶圆，以暴露出所述半导体层，所述湿法刻蚀工艺对所述第一晶圆的湿法刻蚀速率大于对所述半导体层的湿法刻蚀速率。
可选地，在所述湿法刻蚀工艺中，所述第一晶圆与所述半导体层的湿法刻蚀选择比范围为：20～50。
可选地，所述湿法刻蚀工艺的刻蚀剂包括硝酸、氢氟酸和醋酸中的至少一种，溶液中硝酸、氢氟酸和醋酸的摩尔比为1:10:60～1:1:1，工艺温度室温25度为25℃～45℃度，刻蚀时间1分钟至10分钟。
可选地，所述第一离子浓掺杂和所述第二离子轻掺杂均为N型离子掺杂或均为P型离子掺杂，所述第一离子浓掺杂的浓度范围为5E+17cm-3～5E+19cm-3；所述第二离子轻掺杂的浓度范围为5E+14cm-3～5E+16cm-3。
可选地，所述第一晶圆的材料为单晶硅，所述半导体层为单晶硅，所述第二晶圆材料为单晶硅。
可选地，采用工艺温度低于600℃的气相沉积工艺形成所述第一氧化键合层和/或第二氧化键合层。
可选地，所述第二硅晶圆包括单晶硅层和位于所述单晶硅层和所述第二氧化键合层之间的微晶层。
可选地，所述微晶层包括多晶硅层、硅锗合金层和锗层中的至少一种。
可选地，所述第一氧化键合层和所述第二氧化键合层的材质均包括二氧化硅。
可选地，在键合所述第一氧化键合层和所述第二氧化键合层之后，对键合之后的整个结构进行退火加固，退火温度为300℃～1100℃，退火时间为30分钟～180分钟，退火气体包括氮气、氩气和氢气中的至少一种。
可选地，在将所述第一晶圆键合到所述第二硅晶圆上之后，且在通过湿法刻蚀工艺去除所述第一晶圆之前，先对所述第一晶圆背向所述第二晶圆的表面进行抛光减薄。
可选地，所述的制造方法，在去除所述第一晶圆并暴露出所述半导体层之后，还包括：测量所述半导体层的厚度，并根据所述测量结果，采用离子束对所述半导体层的整体表面或者局部表面进行离子反应处理，以对所述半导体层进一步表面修整。
可选地，所述离子束气体包含NF3、CF4、CHF3、氧气、氮气和氩气中的至少一种，能量在5瓦～500瓦，单片晶圆处理时间1分钟～30分钟。
可选地，在去除所述第一晶圆并暴露出所述半导体层之后，且在对所述半导体层进一步表面修整之前，先对所述半导体层的表面进行化学机械抛光。
可选地，所述的制造方法，在去除所述第一晶圆并暴露出所述半导体层之后，还包括：通过表面氧化处理工艺和/或各向异性刻蚀工艺，去除所述表面晶圆层表面上的损伤。
可选地，所述表面氧化处理工艺的步骤包括：先对所述表面晶圆层进行氧化处理，以在所述表面晶圆层上形成再生氧化层，工艺温度为700℃～1100℃，再生氧化层的厚度100埃～500埃；然后，采用包括湿法刻蚀、干法刻蚀或者化学机械抛光中的至少一种工艺，去除所述再生氧化层。
可选地，所述各向异性刻蚀工艺的步骤包括：采用碱性溶液各向异性刻蚀所述表面晶圆层的表面，以去除所述表面晶圆层表面上的损伤层。
与现有技术相比，本发明的技术方案具有以下有益效果之一：
与现有技术相比，本发明的技术方案具有以下有益效果之一：
1、通过先在第一离子浓掺杂的第一硅晶圆上形成第二离子轻掺杂的半导体层，并在所述半导体层的表面上形成第一氧化键合层，在第二晶圆的表面上形成第二氧化键合层，进一步键合所述第一氧化键合层和所述第二氧化键合层，以将所述第一硅晶圆键合到所述第二硅晶圆上，之后通过湿法刻蚀工艺去除第一晶圆，以暴露出所述半导体层，进而形成绝缘体上半导体结构。工艺简单，易于执行，且所述湿法刻蚀工艺对所述第一晶圆的湿法刻蚀速率大于对所述半导体层的湿法刻蚀速率，使得第一硅晶圆为腐蚀增强层，能够快速去除且不会对半导体层造成不必要的损伤，以使得最终形成的绝缘体上半导体结构的顶层半导体层更薄、膜厚更均匀。
2、提供的第二硅晶圆的表面上的第二氧化键合层下设置有微晶层，该微晶层能够在第二硅晶圆中形成富陷阱层(trap rich layer)，能够阻碍绝缘体上半导体结构中的自由载流子流动，降低绝缘体上半导体结构中的寄生现象，提高绝缘体上半导体结构的电学性能。
3、在去除所述第一硅晶圆并暴露出所述半导体层之后，还测量所述半导体层的厚度，并根据所述测量结果，采用离子束对所述半导体层的整体表面或局部表面进行离子轰击，来进一步对所述半导体进行表面修整，以使得绝缘体上半导体结构中的顶层半导体的厚度进一步减薄且膜厚均一性进一步提高。
4、在去除所述第一晶圆并暴露出所述半导体层之后，还对所述半导体层进行表面氧化处理或者各向异性刻蚀，以去除绝缘体上半导体结构中的顶层半导体层的表面损伤。
附图说明
图1是本发明具体实施例的绝缘体上半导体结构的制造方法流程图。
图2至图8是本发明具体实施例的绝缘体上半导体结构的制造方法中的器件剖面结构示意图。
其中的附图标记如下：
10-第一晶圆；11-半导体层；11a-顶层半导体层；12-第一氧化键合层；13-再生氧化层；20-第二晶圆；200-单晶硅层；201-微晶层；21-第二氧化键合层。
具体实施方式
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
请参考图1，本发明一实施例提供一种绝缘体上半导体结构的制造方法，包括以下步骤：
S1，提供第一离子浓掺杂的第一晶圆；
S2，在所述第一晶圆的表面上形成第二离子轻掺杂的半导体层；
S3，在所述半导体层的表面上形成第一氧化键合层；
S4，提供第二晶圆，并在所述第二晶圆的表面上形成第二氧化键合层；
S5，键合所述第一氧化键合层和所述第二氧化键合层，以将所述第一晶圆键合到所述第二硅晶圆上；
S6，通过湿法刻蚀工艺去除所述第一晶圆，以暴露出所述半导体层，所述湿法刻蚀工艺对所述第一晶圆的湿法刻蚀速率大于对所述半导体层的湿法刻蚀速率。
请参考图2，在步骤S1中，提供第一离子浓掺杂的第一晶圆10，第一晶圆10的基材材料可以是本领域技术任意所熟知的衬底材料，例如是硅、锗、锗硅等。本实施例中，第一晶圆10的基材为单晶硅，且整体上为第一离子浓掺杂的，第一离子浓掺杂的离子为N型或P型离子，其中N型离子包括磷、砷、锑等，P型离子包括硼、铟、镓等，其第一离子浓掺杂的浓度范围为5E+17cm-3～5E+19cm-3，例如为1E+18cm-3。第一晶圆10的表面可以是经过机械抛光的，其厚度例如是10微米～80微米。
请继续参考图2，在步骤S2中，可以采用分子束外延(MBE)、化学气相沉积(CVD)或液相沉积(LPE)等外延生长工艺，在第一晶圆10的表面上形成半导体层11，此时半导体层11的厚度可以略高于待形成的绝缘体上半导体结构所要求的顶层半导体层的厚度，例如为200埃～80微米。可选地，可以在半导体层11的外延生长过程中掺入N型离子或P型离子，并进一步退火，以形成第二离子轻掺杂的半导体层11，也可以在半导体层11外延生长结束后向半导体层11中注入N型离子或P型离子，并进一步退火，来形成第二离子轻掺杂的半导体层11。其中，第二离子轻掺杂的浓度范围为5E+14cm-3～5E+16cm-3。本步骤中，利用外延生长工艺来形成半导体层11，可以精确控制半导体层11的厚度，进而最终能形成符合要求的绝缘体上半导体结构。此外，半导体层11的主体材质决定了待形成的绝缘体上半导体结构的顶层半导体层的材质，例如，当半导体层11的主体材质为单晶硅时，本实施例制作的绝缘体上半导体结构即为绝缘体上硅结构，当半导体层11的主体材质为锗时，本实施例制作的绝缘体上半导体结构即为绝缘体上锗结构，当半导体层11的主体材质为硅锗时，本实施例制作的绝缘体上半导体结构即为绝缘体上硅锗结构。
可选地，可以进一步对第二离子轻掺杂的半导体层11进行表面抛光，以使其膜厚均一性满足要求，且抛光后的半导体层11厚度例如为200埃～80微米。作为一种示例，抛光后的半导体层11的厚度是5微米～20微米，更厚的半导体层11有利于防止机械减薄时将半导体层11全部磨掉。
可选地，半导体层11和第一晶圆10的离子掺杂类型相同，即均为N型离子掺杂或均为P型离子掺杂，由此可以提高外延生长半导体层11的效率，且可以防止半导体层11和第一晶圆10中的掺杂离子相互扩散而影响两者在后续步骤S6中的刻蚀选择比，有利于使得步骤S6中湿法刻蚀工艺能很好地停止在半导体层的表面，进而最终能保证形成的绝缘体上半导体结构中的顶层半导体层的性能。
请参考图3，在步骤S3中，可以采用工艺温度低于600℃的原子层沉积工艺、化学气相沉积工艺，在半导体层11的表面上形成第一氧化键合层12。形成第一氧化键合层12的工艺温度控制在600℃以下，可以避免第一晶圆10中的离子扩散到半导体层11中，影响半导体层11和第一晶圆10的掺杂离子分布，使得半导体层11和第一晶圆10的界面变得模糊，进而降低半导体层11和第一晶圆10在后续步骤S6中的刻蚀选择比，导致步骤S6中湿法刻蚀工艺不能很好地停止在半导体层的表面，进而最终影响形成的绝缘体上半导体结构中的顶层半导体层的性能。第一氧化键合层12的材质可以包括二氧化硅和氮氧化硅中的至少一种。第一氧化键合层12的厚度是2000埃～5000埃，厚度太薄，不能提供足够的键合相融界面；而厚度太厚的话，键合强度会有不同程度的降低。
请参考图4，在步骤S4中，首先，提供第二硅晶圆20，所述第二硅晶圆20可以是本领域技术人员所熟知的任意合适的基底材料，例如单晶硅、锗、硅锗等。本实施例中，第二硅晶圆20包括位于底部的单晶硅层200以及位于单晶硅层200表面上的微晶层201，其中微晶层201可以包括多晶硅层、硅锗合金层、金属硅化物、金属锗化物和锗层中的至少一种。该微晶层201的晶粒大小为1纳米～10微米，该微晶层201能够在第二硅晶圆20中形成富陷阱层(trap rich layer)，由此能够阻碍后续形成的绝缘体上半导体结构中的自由载流子流动，降低绝缘体上半导体结构中的寄生现象，提高绝缘体上半导体结构的电学性能。微晶层201的厚度是1微米～5微米，其形成工艺例如低压化学气相沉积的多晶硅工艺或者离子注入工艺。微晶层厚度需要控制在1微米以上，是为了有足够多陷阱(trap)能力，而超过5微米厚度的多晶硅在制造工艺的稳定性和良率上存在问题。
请继续参考图4，在步骤S4中，继续采用热氧化工艺或者化学气相沉积工艺等工艺，在微晶层201的表面上形成第二氧化键合层21，第二氧化键合层21的材质可以包括二氧化硅和氮氧化硅中的至少一种。第二氧化键合层21的厚度是2000埃～5000埃。厚度太薄，不能提供足够的键合相融界面；而厚度太厚的话，键合强度会有不同程度的降低。
需要说明的是，步骤S4可以在步骤S3之后进行，也可以在步骤S1之后且在步骤S3之前进行，还可以和步骤S3同时进行，又可以先于步骤S1进行。可选地，在步骤S2之后，将表面上形成有半导体层11的第一晶圆10和第二晶圆20放入同一个沉积工艺设备中，来采用相同的工艺条件，同时形成第一氧化键合层12和第二氧化键合层21，由此简化工艺，提高效率，即此时步骤S4和步骤S3同步进行，由此形成的第一氧化键合层12和第二氧化键合层21的厚度和性能基本一致，有利于提高步骤S5中的键合性能。
请参考图5，在步骤S5中，通过晶圆键合工艺将第一氧化键合层12与第二氧化键合层21键合在一起，并进行退火加固，以使得第一晶圆10连同半导体层11可靠地键合到第二硅晶圆20上。
需要说明的是，本步骤中，退火温度太高会导致第一晶圆10和半导体层11之间发生离子再分布，而温度太低，不足以使得第一氧化键合层12与第二氧化键合层21可靠地键合在一起。而且退火温度太高、退火时间太长，会导致半导体层11中的离子掺杂的纵向扩散，对离子扩散深度控制带来影响，严重时会导致最终形成的绝缘体上半导体结构的顶层半导体层的厚度不可控。另一方面，本步骤中的退火工艺还能进一步把半导体层11中的不均匀掺杂带“抹平”，形成一个均匀的离子掺杂层，有利于后续的步骤S6中去除第一晶圆10且有利于控制剩余的半导体层11的厚度。所以选择一个合适的退火温度和退火时间是比较关键的。可选地，退火温度为300℃～1100℃，退火时间为30分钟～180分钟，退火气体包括氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)、氮气(N2)等中的至少一种惰性气体。作为一种示例，退火温度可以为300℃～500℃，退火时间为30分钟～150分钟。
此外，本步骤中，第一氧化键合层12与第二氧化键合层21可采用气相沉积工艺形成，相对热氧化工艺形成的氧化层的致密性低，能够在较低的退火温度下进行原子扩散，进而使得键合结合力较高。
请参考图5和图6，在步骤S6中，首先可以采用精细化学机械抛光(CMP)工艺将第一晶圆10减薄，直至减薄到合适厚度，例如减薄到70微米，该精细化学机械工艺能够提高第一晶圆10整体的去除效率，且能为后续选择性湿法刻蚀工艺提供良好的工艺表面；然后，采用第一晶圆10相对半导体层11具有高刻蚀选择比的选择性湿法刻蚀工艺，刻蚀去除第一晶圆10，以裸露出半导体层11。本步骤中，在湿法刻蚀第一晶圆10之前先对第一晶圆10进行背面减薄，能够缩短去除第一晶圆10的整体工艺时间。在选择性湿法刻蚀工艺中，第一晶圆10和半导体层11中的离子掺杂浓度不同，因此两层材料能够具有相对较高刻蚀选择比，湿法刻蚀选择比范围例如为20～50，使得所述湿法刻蚀工艺对所述第一晶圆的湿法刻蚀速率大于对所述半导体层的湿法刻蚀速率，第一晶圆10能够较容易地被去除，且刻蚀能够停止在半导体层11的表面上，而不会对半导体层11造成严重的损伤。作为一种示例，所采用的刻蚀剂包括硝酸、氢氟酸和醋酸中的至少一种，例如为硝酸、氢氟酸和醋酸的混合溶液，溶液中硝酸、氢氟酸和醋酸的摩尔比为1:10:60～1:1:1，具体可以是15：25：60，工艺温度为25℃～45℃，刻蚀时间1分钟～10分钟。此种混合溶液对高浓度掺杂P+Si的蚀刻率很快(大于10微米/分钟)，对低浓度掺杂P-Si的蚀刻率很低(小于0.01微米/分钟)，从而在刻蚀到半导体层11时，实现了刻蚀反应自停止。
可选地，在去除第一晶圆10之后，进一步通过精细化学机械抛光工艺，对半导体层11进行表面抛光，以去除选择性湿法刻蚀工艺后在半导体层11上的残留物，并进一步对半导体层11进行厚度减薄。
进一步，在去除第一晶圆10之后且在对半导体层11进一步抛光减薄之后，测量半导体层11的厚度，并根据所述测量结果对所述半导体层11进一步表面修整(trimming)，以使得半导体层11的厚度继续减薄且膜厚均一性进一步提高。该厚度测量和表面修整的过程可以多次循环执行，直至所述半导体层11的整体厚度和均一性均满足要求。可选地，根据所述测量结果，采用“离子束表面处理机”对所述半导体层11的整体表面或者局部表面进行离子反应处理，以对所述半导体层11进一步表面修整，离子束气体包含NF3、CF4、CHF3、氧气(O2)、氮气(N2)、氩气(Ar)等中的至少一种，能量范围在5瓦～500瓦，单片晶圆处理时间1分钟～30分钟，根据实际要求调整能量大小和处理时间长短。采用离子束对半导体层11进行表面修整的工艺，相对现有的精细化学机械抛光，精度更高，因此能够控制剩余的半导体层11(即绝缘体上硅结构的顶层硅)更薄，膜厚更均匀。
至此，请参考图6和图8，形成了绝缘体上半导体结构及其顶层半导体层11a，其中，第二硅晶圆20为绝缘体上半导体结构的底层半导体层，第二氧化键合层21和第一氧化键合层12为绝缘体上半导体结构的绝缘埋层，表面修整后的半导体层11为绝缘体上半导体结构的顶层半导体层11a。该绝缘体上半导体结构的顶层半导体层11a的厚度可达
Figure BDA0002564506690000091
～10μm。
可选地，请参考图7和图8，在采用离子束对所述半导体层11表面修整之后，进一步通过表面氧化处理工艺和/或各向异性刻蚀工艺，去除和修复所述半导体层11的表面损伤。一种去除和修复所述半导体层11的表面损伤的示例方法是，先对半导体层11的表面进行高温氧化处理，工艺温度为700℃～1100℃，以在所述半导体层11上形成再生氧化层13，再生氧化层13的厚度50埃～500埃。使用高温氧化的条件除了生长再生氧化层外，可以对键合界面同时进行加固，氧化厚度考虑到了表面损伤层的深度。然后再采用包括湿法刻蚀、干法刻蚀或者精细化学机械抛光中的至少一种工艺，去除所述再生氧化层13。另一种去除和修复所述半导体层11的表面损伤的示例方法是，使用四甲基氢氧化铵TMAH等碱性溶液对半导体层11的表面进行各向异性刻蚀，刻蚀时间15秒到2分钟，刻蚀温度常温，例如为25℃～45℃，以去除和修复半导体层11的表面损伤。碱性溶液对硅各向异性刻蚀的特点使晶圆表面形成按晶向分布的规则晶面，从而在去除表面损伤层后得到较完美的晶圆表面。
可选地，在去除所述第一晶圆10并暴露出所述半导体层11之后，还包括：采用去离子水等清洗液，对所述半导体层11进行湿法清洗，以去除表面污染。
综上所述，本发明的技术方案，通过在第一离子浓掺杂的第一晶圆上形成第二离子轻掺杂的半导体层，并在所述半导体层的表面上形成第一氧化键合层，在第二晶圆的表面上形成第二氧化键合层，进一步键合所述第一氧化键合层和所述第二氧化键合层，以将所述第一晶圆键合到所述第二硅晶圆上，之后通过刻蚀工艺去除第一晶圆，以暴露出所述半导体层，进而形成绝缘体上半导体结构。工艺简单，易于执行，且可以利用半导体层来精确定义待形成的绝缘体上半导体结构的顶层硅的厚度，使得绝缘体上半导体结构中的顶层半导体层的膜厚较薄，满足高性能的器件的制造需求，又可以利用第一晶圆和半导体层之间的高刻蚀选择比，来刻蚀去除第一晶圆，并避免去除第一晶圆的工艺对绝缘体上半导体结构中的顶层半导体层产生严重损伤。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的范围。

Claims (17)

1.一种绝缘体上半导体结构的制造方法，其特征在于，包括以下步骤：
提供第一离子浓掺杂的第一晶圆；
在所述第一晶圆的表面上形成第二离子轻掺杂的半导体层；
在所述半导体层的表面上形成第一氧化键合层；
提供第二晶圆，并在所述第二晶圆的表面上形成第二氧化键合层；
键合所述第一氧化键合层和所述第二氧化键合层，以将所述第一晶圆键合到所述第二硅晶圆上；
通过湿法刻蚀工艺去除所述第一晶圆，以暴露出所述半导体层，所述湿法刻蚀工艺对所述第一晶圆的湿法刻蚀速率大于对所述半导体层的湿法刻蚀速率。
2.如权利要求1所述的制造方法，其特征在于，在所述湿法刻蚀工艺中，所述第一晶圆与所述半导体层的湿法刻蚀选择比范围为：20～50。
3.如权利要求2所述的制造方法，其特征在于，所述湿法刻蚀工艺的刻蚀剂包括硝酸、氢氟酸和醋酸中的至少一种，溶液中硝酸、氢氟酸和醋酸的摩尔比为1:10:60～1:1:1，工艺温度室温25度为25℃～45℃度，刻蚀时间1分钟至10分钟。
4.如权利要求1所述的制造方法，其特征在于，所述第一离子浓掺杂和所述第二离子轻掺杂均为N型离子掺杂或均为P型离子掺杂，所述第一离子浓掺杂的浓度范围为5E+17cm-3～5E+19cm-3；所述第二离子轻掺杂的浓度范围为5E+14cm-3～5E+16cm-3。
5.如权利要求1所述的制造方法，其特征在于，所述第一晶圆的材料为单晶硅，所述半导体层为单晶硅，所述第二晶圆材料为单晶硅。
6.如权利要求1所述的制造方法，其特征在于，采用工艺温度低于600℃的气相沉积工艺形成所述第一氧化键合层和/或第二氧化键合层。
7.如权利要求1所述的制造方法，其特征在于，所述第二硅晶圆包括单晶硅层和位于所述单晶硅层和所述第二氧化键合层之间的微晶层。
8.如权利要求7所述的制造方法，其特征在于，所述微晶层包括多晶硅层、硅锗合金层和锗层中的至少一种。
9.如权利要求1所述的制造方法，其特征在于，所述第一氧化键合层和所述第二氧化键合层的材质均包括二氧化硅。
10.如权利要求1所述的制造方法，其特征在于，在键合所述第一氧化键合层和所述第二氧化键合层之后，对键合之后的整个结构进行退火加固，退火温度为300℃～1100℃，退火时间为30分钟～180分钟，退火气体包括氮气、氩气和氢气中的至少一种。
11.如权利要求1所述的制造方法，其特征在于，在将所述第一晶圆键合到所述第二硅晶圆上之后，且在通过湿法刻蚀工艺去除所述第一晶圆之前，先对所述第一晶圆背向所述第二晶圆的表面进行抛光减薄。
12.如权利要求1所述的制造方法，其特征在于，在去除所述第一晶圆并暴露出所述半导体层之后，还包括：测量所述半导体层的厚度，并根据所述测量结果，采用离子束对所述半导体层的整体表面或者局部表面进行离子反应处理，以对所述半导体层进一步表面修整。
13.如权利要求12所述的制造方法，其特征在于，所述离子束气体包含NF3、CF4、CHF3、氧气、氮气和氩气中的至少一种，能量在5瓦～500瓦，单片晶圆处理时间1分钟～30分钟。
14.如权利要求12所述的制造方法，其特征在于，在去除所述第一晶圆并暴露出所述半导体层之后，且在对所述半导体层进一步表面修整之前，先对所述半导体层的表面进行化学机械抛光。
15.如权利要求1～14中任一项所述的制造方法，其特征在于，在去除所述第一晶圆并暴露出所述半导体层之后，还包括：通过表面氧化处理工艺和/或各向异性刻蚀工艺，去除所述表面晶圆层表面上的损伤。
16.如权利要求15所述的制造方法，其特征在于，所述表面氧化处理工艺的步骤包括：先对所述表面晶圆层进行氧化处理，以在所述表面晶圆层上形成再生氧化层，工艺温度为700℃～1100℃，再生氧化层的厚度100埃～500埃；然后，采用包括湿法刻蚀、干法刻蚀或者化学机械抛光中的至少一种工艺，去除所述再生氧化层。
17.如权利要求15所述的制造方法，其特征在于，所述各向异性刻蚀工艺的步骤包括：采用碱性溶液各向异性刻蚀所述表面晶圆层的表面，以去除所述表面晶圆层表面上的损伤层。
CN202010636483.XA 2020-07-01 2020-07-01 绝缘体上半导体结构的制造方法 Pending CN113889432A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010636483.XA CN113889432A (zh) 2020-07-01 2020-07-01 绝缘体上半导体结构的制造方法
PCT/CN2021/101802 WO2022001780A1 (zh) 2020-07-01 2021-06-23 绝缘体上半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010636483.XA CN113889432A (zh) 2020-07-01 2020-07-01 绝缘体上半导体结构的制造方法

Publications (1)

Publication Number Publication Date
CN113889432A true CN113889432A (zh) 2022-01-04

Family

ID=79012005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010636483.XA Pending CN113889432A (zh) 2020-07-01 2020-07-01 绝缘体上半导体结构的制造方法

Country Status (2)

Country Link
CN (1) CN113889432A (zh)
WO (1) WO2022001780A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936459A (zh) * 2022-10-17 2024-04-26 长鑫存储技术有限公司 半导体切割方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69133004T2 (de) * 1990-08-03 2002-10-02 Canon Kk Verfahren zur Herstellung eines Halbleiterkörpers
EP0759634A1 (en) * 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
CN108550585A (zh) * 2018-05-18 2018-09-18 上海华虹宏力半导体制造有限公司 Soi晶圆的制备方法
US10553474B1 (en) * 2018-08-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor-on-insulator (SOI) substrate

Also Published As

Publication number Publication date
WO2022001780A1 (zh) 2022-01-06

Similar Documents

Publication Publication Date Title
JP3352340B2 (ja) 半導体基体とその製造方法
KR100260832B1 (ko) 반도체기판 및 반도체기판의 제조방법
JP3265493B2 (ja) Ｓｏｉ基板の製造方法
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
US6294478B1 (en) Fabrication process for a semiconductor substrate
US20010042871A1 (en) Silicon-on-insulator islands
EP1914799A1 (en) Method for manufacturing silicon on insulator
JPH07283380A (ja) 半導体基板及びその製造方法
KR20060007428A (ko) 기판, 그 제조방법, 및 반도체 디바이스
US6951796B2 (en) Substrate and manufacturing method therefor
JP2001168308A (ja) シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
US6833195B1 (en) Low temperature germanium transfer
JP3363496B2 (ja) 半導体装置及びその製造方法
WO2022001780A1 (zh) 绝缘体上半导体结构的制造方法
JP2976929B2 (ja) 半導体装置の製造方法
WO2022001779A1 (zh) 绝缘体上半导体结构的制造方法
JP3754818B2 (ja) 半導体基板の作製方法
CN114975228A (zh) 绝缘体上半导体结构的制造方法
JP3160966B2 (ja) Ｓｏｉ基板の製造方法
WO2022179615A1 (zh) 绝缘体上半导体结构的制造方法
JPH1197654A (ja) 半導体基板の製造方法
CN114975229A (zh) 绝缘体上半导体结构的制造方法
JPH09116125A (ja) Ｓｏｉウェーハ及びその製造方法
JPH10125880A (ja) 張り合わせｓｏｉ基板の作製方法
JPH08191138A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination