JP3542376B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP3542376B2 JP3542376B2 JP07039694A JP7039694A JP3542376B2 JP 3542376 B2 JP3542376 B2 JP 3542376B2 JP 07039694 A JP07039694 A JP 07039694A JP 7039694 A JP7039694 A JP 7039694A JP 3542376 B2 JP3542376 B2 JP 3542376B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- manufacturing
- layer
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
- G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体基板の製造方法に係わり、特に、絶縁膜上に単結晶Ｓｉが形成されたＳｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ（以下ＳＯＩと記す）基板の製造方法に好適に用いられるものである。
【０００２】
【従来の技術】
ＳＯＩ基板は、ゲート長０．１μｍ以下のＭＯＳ集積回路用高性能基板、及び液晶パネル駆動用の単結晶薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ：以下ＴＦＴという。）回路用の基板として近年注目を集めているが、コスト、性能の両面で従来の単結晶基板を上まわるものはなかなか実用化される気配がない。というのも、ＳＯＩ基板に必要な条件が全て満たされるものが実現されていないからである。
【０００３】
その条件とは、
▲１▼ 単結晶シリコン中の欠陥が充分少ないこと、
▲２▼ シリコン膜厚が均一であること、
▲３▼ シリコン中の不純物が充分低濃度であること、
▲４▼ Ｉｎｓｕｌａｔｏｒの膜厚、材料設定に自由度があること、
▲５▼ 安価に製造できること、
などである。ここで、従来のＳＯＩ基板及びその製法として以下に５通りについて述べる。
【０００４】
ｉ） ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ−ｂｙ−Ｉｍｐｌａｎｔｅｄ−Ｏｘｙｇｅｎ）基板
単結晶シリコン表面から高エネルギーで高ドーズの酸素イオンを注入した後、高温でアニールした基板である。単結晶中の欠陥密度が１０３ （コ／ｃｍ２ ）以上であること、Ｉｎｓｕｌａｔｏｒが酸化シリコンに限定され、膜厚も自由度がないこと、高エネルギー高ドーズのイオン注入工程が極めて高価であることより前記▲１▼，▲４▼，▲５▼の条件を満足しない。
【０００５】
ｉｉ） ポリシリコン再結晶化基板
絶縁基板上にポリシリコンを堆積した後、レーザー等のエネルギービームを走査することによりポリシリコンを融解再結晶化して作製する基板である。再結晶化時にｃｍオーダーの周期の凹凸が発生すること、均一な再結晶化が困難であるためにポリシリコンの粒界が残留したり結晶軸が不揃いになること、エネルギービームをゆっくり照射するために製造コストが高いことなどにより前記▲１▼，▲２▼，▲５▼の条件を満足しない。
【０００６】
ｉｉｉ ） 貼り合せ＋研磨による基板
２枚のシリコン基板を貼り合わせた後、機械研磨によりシリコンを薄膜化して作製する基板である。機械研磨の均一性が充分でないため絶縁膜上のシリコン膜の均一性が確保できず、▲２▼の条件を満足しない。
【０００７】
ｉｖ ） 貼り合せ＋エッチストップによる基板
２枚のシリコン基板を貼り合わせた後、エッチングによりシリコンを薄膜化して作製する基板である。薄膜化される基板の貼り合わせ表面は、予め高濃度不純物層上に低濃度不純物層が形成された形となっており、エッチング液は高濃度不純物層を選択的にエッチングするフッ硝酸（ＨＦ，ＨＮＯ３ の混合液）系を用いる。
【０００８】
高濃度不純物層／低濃度不純物層構造と、エッチング液の選択性が製法の鍵であり、前者については、低濃度不純物層をエピタキシャル成長により形成する方式、高濃度不純物層を高エネルギー高ドーズイオン注入により形成する方式等がある。
【０００９】
エピタキシャル成長を用いた場合、成長時のヒロック，パーティクル，積層欠陥等が発生すると貼り合せ時にシリコンの一部が接着しないボイドを生じ、広義の欠陥が増大すること、フッ硝酸系のエッチング液は供給律速の系であるためにウエハ全面で均一にエッチングするのが著しく困難であること、エピタキシャル成長、高エネルギー高ドーズイオン注入工程等の高価な工程を必要とすることなどにより▲１▼，▲２▼，▲５▼の条件を満足しない。
【００１０】
ｖ ） 貼り合わせ＋エッチストップ＋酸化低濃度化による基板
今井によって提案された手法による基板（特開平２−４９４６６号公報）であり、表面にｐ＋ 型不純物を拡散した第１の基板と第２の基板とを貼り合わせた後、選択エッチングにより、ｐ＋ 型層を残してエッチングした後、酸化によりｐ＋ 型層の一部を酸化して、この酸化層にｐ＋ 型不純物を取り込ませることでｐ＋ 濃度を低下させるものである。
【００１１】
エッチング液にはＥＰＷ（エチレンジアミン、ピロカテコールと水の混合液）を用い、選択性、均一性は優れている。また単結晶シリコンの貼り合せであり、欠陥密度はバルクウエハ並である。更に、高価なプロセスである高エネルギーイオン注入、エピタキシャル成長等を用いておらず、製造コストも充分下げられる可能性がある。
【００１２】
【発明が解決しようとする課題】
しかしながら上記のｖ ）の方法では、膜中の不純物濃度は〜１０１７ｃｍ−３までしか低下しておらず、基板の用途が限定されている。例えば、ＣＭＯＳ集積回路を作製する際にはＰＭＯＳトランジスタのウエル領域を作製する都合上、不純物濃度は膜中で最高でも〜１０１６ｃｍ−３、出来れば１０１５ｃｍ−３にすることが望ましい。特に液晶パネル駆動回路の様に１０（Ｖ）以上の高電圧を取り扱う回路では、高濃度領域を残すことは耐圧を確保する上で避けねばならない。
【００１３】
なお、上記の ｖ）の方法において、特開平２−２９４６６号公報に開示されるように、「初期ｐ＋ 膜の膜厚を１．０μｍ以上にし、酸化時間を長くする」ことで厚く形成される酸化層に不純物を取り込ませて不純物濃度を低下させることも考えられるが、酸化量と酸化時間との関係を考慮すると０．１μｍ酸化膜の厚さを増加する毎に数時間の工程増となる。更に、液晶パネルで必要な０．３〜０．７μｍのＳｉ厚を得るためにｐ＋ 層の厚さを厚くしてゆく場合、ＳｉＯ２ ／Ｓｉ界面近傍のボロンプロファイルが平らであるために、表面を酸化していってもＳｉ膜中のボロンはＳｉ厚が充分薄くなってはじめて効果的に低下しはじめると考えられので十分な不純物濃度の低下は期待できない。
【００１４】
また上記のｖ ）の方法において、上記の特開平平２−２９４６６号公報に開示されるように、「ｐ＋ 層上にノンドープの非晶質あるいは多結晶Ｓｉ膜等を形成し、熱処理によりボロンを拡散させた後酸化により後で形成したＳｉ厚を除去する」ことも考えられるが、膜堆積工程、熱処理工程、酸化工程等、上記の方法の特徴である低コストの特性を損うものであり、他の従来法に対する優位性が疑問視される。
【００１５】
以上述べた様に、上記のｖ ）の方法は、「０．１μｍ以下の極薄膜の構造で、＞１０１７ｃｍ−３のボロン濃度」という限られた範囲の基板を作製する技術となっており、前に述べた様に、ＳＯＩ基板としてあらゆる用途に供するものとはなっていない。
【００１６】
【課題を解決するための手段】
本発明の半導体基板の製造方法は、表面側に高濃度不純物層を有する半導体基板を形成する工程と、該半導体基板の高濃度不純物層の面と絶縁体面を有する基板の該絶縁体面とを貼り合わせる工程と、前記高濃度不純物層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含むことを特徴とする。
【００１８】
また本発明の半導体基板の製造方法は、高濃度不純物層と絶縁体層とが接して設けられ、表面側に該絶縁体層を有する半導体基板を形成する工程と、該半導体基板の絶縁体層の面と他の基板面とを貼り合わせる工程と、前記高濃度不純物層および前記絶縁体層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含むことを特徴とする。
【００１９】
なお、外方拡散とは半導体基板内の不純物が熱処理等によって基板外の雰囲気中に拡散放出される現象をいう。
【００２０】
【作用】
本発明の半導体基板は、外方拡散により不純物を低濃度化した半導体層を絶縁体面上に有することにより、従来より、広い範囲の半導体膜厚で、低不純物濃度の半導体基板（ＳＯＩ基板等）を実現したものである。
【００２１】
本発明の半導体基板の製造方法は、上記本発明の半導体基板を基板の貼り合わせにより製造するものであり、表面側に高濃度不純物層を有する半導体基板と絶縁体面を有する基板とを貼り合わせるか、又は高濃度不純物層と絶縁体層とが接して設けられ、表面側に絶縁体層を有する半導体基板と他の基板面とを貼り合わせ、その後、半導体基板を除去して絶縁体面上の高濃度不純物層を形成し、この高濃度不純物層の不純物濃度を外方拡散により低下させることで、低不純物濃度化を図ったものである。
【００２２】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
［実施例１］
図１に本発明の第１の実施例に依るＳＯＩ基板の断面図を示す。同図に示すように、シリコン基板１０３上に５００〜２００００オングストロームのシリコン酸化膜１０２があり、その上に外方拡散により低濃度化したｐ型シリコン層１０１ａが存在する。図中、矢印は外方拡散方向を示す。シリコン基板１０３はｎ型でもｐ型でも可能であり、比抵抗も０．００１〜１０６ （Ω・ｃｍ）のあらゆる値のものが使える。
【００２３】
図２（ａ），（ｂ）は厚さ５０００オングストロームの場合の、外方拡散前と外方拡散後の濃度プロファイルを示すものである。図２における外方拡散は後述するＳＯＩ基板の製造方法によるものであり、同図に示すように、ｐ型シリコン層のボロンの不純物濃度１０２０ｃｍ−３を１０１６ｃｍ−３程度とすることができる。図３〜図５及び上記図１を用いて本発明によるＳＯＩ基板の製造方法を示す。まず図３に示すように、ｎ型又はｐ型のシリコン基板の表面に高濃度のボロンドープ層を形成する。形成方法は、ボロンのイオン注入又はスピンオンガラス（ＳＯＧ）又はポリボロンフィルム（ＰＢＦ）からの固相拡散、或いはＢＳＧ（Ｂｏｒｏｎ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）からの固相拡散、ＢＮ（Ｂｏｒｏｎ−Ｎｉｔｒｉｄｅ）からの気相拡散などが可能である。本実施例においては、東京応化工業社製のポリボロンフィルム（型番ＭＫ−３１）を回転塗布した後、１４０℃の大気中３０分間熱処理した後、６００℃のＯ２ ガス中で３０分間熱処理をおこなった。その後、１０５０℃のＮ２ 中で３０分間熱処理して、表面濃度１Ｅ２０ｃｍ−３、深さ１．２μｍのｐ＋ 層１０１ｂを得た。後のエッチング工程にて充分な選択比を得るためには、ボロン濃度は１Ｅ１９ｃｍ−３以上であることが望ましく、より望ましくは５Ｅ１９ｃｍ−３以上である。表面濃度は上記１０５０℃の熱処理温度を変え、ボロンのシリコンに対する固溶限を変えることで自由に設定できる。
【００２４】
次に、図４に示すように、このウエハを表面を熱酸化した別のシリコン基板１０３と貼り合わせる。貼り合わせ前の洗浄方法としては、例えばＨ２ ＳＯ４ とＨ２ Ｏ２ の混合液、希ＨＦ液、ＮＨ４ ＯＨとＨ２ Ｏ２ とＨ２ Ｏの混合液、またこれらの組合わせが可能である。ここではｐ＋ 表面の表面荒れが生じない様、ＮＨ４ ＯＨ：Ｈ２ Ｏ２ ：Ｈ２ Ｏ＝０．０５：１：５程度の溶液を用いて５０〜１００℃の温度で洗浄した。然る後、貼り合わせたウエハを熱処理して接着を強固にする。この熱処理は４００℃以上が可能であるが、充分効果を発揮するには８００℃以上の工程を含むことが望ましい。雰囲気ガスはＮ２ ，Ｏ２ ，Ａｒ又はこれらの混合液が可能である。熱処理時間は温度により異なり、ｐ＋ ボロンドープ層の深さの増し具合との兼ね合いから決定するとよい。本実施例ではＮ２ 中８００℃で３０分間熱処理をおこなった。
【００２５】
次にＳｉ基板１０４を除去する。除去方法としては、
（ｉ）グラインダー及び選択エッチング溶液を用いる、
（ｉｉ）非選択エッチング溶液及び選択エッチング溶液を用いる、
（ｉｉｉ ）選択エッチング溶液を用いる、
等の方法が可能である。
【００２６】
上記（ｉ）の方法としては、例えば特開平２−４９４６６号公報にも開示されている様に、まず１０μｍ±２μｍの膜厚まで機械的な研磨（グラインディング）により薄層化し、次にエチレンジアミンが１７ミリリットル、ピロカテコールが３ｇ、Ｈ２ Ｏが８ミリリットルの混合液を１００℃に加熱したもの、又は２０％ＫＯＨに１〜５％のＩＰＡ（イソプロピルアルコール）を添加した混合液を８０℃に加熱したものを使用し、ｐ＋ 層のみを残存させる。
【００２７】
又上記（ｉｉ）の方法としては、例えばＩＰＡ無添加のＫＯＨで又はＴＭＡＨ溶液で〜１０μｍまで薄層化した後、上記のエッチング液を用いてｐ＋ 層のみを残存させる。本実施例では８０℃の２０％ＫＯＨ溶液で１０μｍまで薄膜化した後、２０％ＫＯＨに２％のＩＰＡを添加した８０℃の溶液で残りのＳｉ基板を除去した。１０１９ｃｍ−３以下のボロン濃度のシリコン層に対するエッチング速度は０．５μｍ／ｍｉｎ程度であるが、１０２０ｃｍ−３の層に対するエッチング速度は１０オングストローム／ｍｉｎ以下である。このため、例えば±２μｍの厚さのばらつきを持つ基板をボロンの拡散深さのばらつき程度まで低減できる。実際には、ボロンは濃度プロファイルを持つため、発明者らが試作した基板では５０００±７０オングストロームのものを得た（図５）。
【００２８】
次にＮ２ 又はＡｒ等の不活性ガス中又はＨ２ 等の還元性ガス中で、熱処理することで、ｐ＋ 型層１０１ｂを低濃度化して図１に示すようなＳＯＩ基板を得た。熱処理温度と時間により、低濃度化の程度が制御できる。熱処理温度としては１０００℃以上で充分な効果を発揮するが、処理時間を短縮化するためには出来るだけ高温が良い。但し、Ｎ２ ガス中では１１５０℃以上で熱窒化膜の形成がはじまるので、望ましくない。図６に１１００℃のＮ２ ガス中で熱処理したときのＳｉ膜中のボロンの最高濃度を熱処理時間に対してプロットした。同図においては、Ｓｉ膜厚をパラメータとしてプロットしてある。また熱処理前のボロンの最高濃度は１×１０２０ｃｍ−３である。この様に外方拡散による低濃度化はＳｉ厚が薄いほど容易になるが、５０００オングストローム程度の厚さでも〜１Ｅ１６ｃｍ−３のボロン濃度にすることは充分可能であることがわかる。本実施例では、５０００オングストロームのＳｉ層をＮ２ 中１１００℃で２０００分熱処理することで最大ボロン濃度１．２Ｅ１６ｃｍ−３のＳＯＩ基板を得た。出来上がったＳＯＩ基板のＳｉ層の膜質はバルクウエハ並に良好であった。
【００２９】
なお、本実施例においては、不純物層の導電型としてｐ型を用いたが、これをｎ型とすることも可能である。この場合ｎ型層はリン、ヒ素等のイオン注入やＰＳＧ、スピンオンガラスからの固相拡散等を用いることができる。また、前に述べた選択エッチング液もｐ型の場合と同様に使用できる。外方拡散もボロンの場合と同様に行うことが出来る。その場合、拡散定数の小さいヒ素よりも拡散定数がボロンと同程度のリンを用いた方が、熱処理時間の観点から望ましい。
【００３０】
本実施例によるＳＯＩ基板によれば、欠陥がバルクウエハ並に少なく、膜厚分布が極めて小さく、シリコン中の不純物濃度が１Ｅ１６ｃｍ−３以下であり、Ｉｎｓｕｌａｔｏｒの膜厚、材料の設定が自由であり、かつ安価に製造できるＳＯＩ基板を得ることができる。
【００３１】
又、本ＳＯＩ基板を用いて、駆動回路内蔵の液晶パネルを試作した（図７）。同図において、２０１は画像表示領域、２０２は液晶層、２０３はスペーサ、２０４は対向基板、２０５は偏光フィルムである。Ｓｉ膜厚は５０００±７０オングストローム、ＣＭＯＳ回路構成とした。画素サイズを２０μｍ□とし、３０万画素のカラー液晶パネルとした。本実施例のＳＯＩ基板を用いることにより、膜厚が均一化され、特性が均一となり、歩留りが向上した。また欠陥が少ないため、画素を駆動するＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）のリーク発生率が著しく低下した。その結果、６４階調、１００：１以上のコントラストを有するパネルを得ることが出来た。
［実施例２］
図８に本発明の第２の実施例に依るＳＯＩ基板の構造を示す。同図に示すように、Ｓｉ基板１０３上にＳｉＯ２ 膜１０２、その上にシリコン窒化膜１０５、更にその上に外方拡散により低濃度化したシリコン層１０１ａがある。ＳｉＯ２ 膜１０２は５００〜２０００オングストロームの膜厚が可能であり、シリコン窒化膜１０５は５０〜１００００オングストロームの膜厚が可能である。
【００３２】
本実施例の特徴はシリコン層１０１ａの真下に不純物の拡散阻止能を有する層が存在することで、外方拡散時にＳｉＯ２ 層へ不純物が入りこむことを阻止できる。その結果、外方拡散が効率的におこなわれ、より低不純物濃度のＳｉ層を有するＳＯＩ基板を得ることができる。
【００３３】
本ＳＯＩ基板の製造方法を図９〜図１１に示す。図９に示すＳｉ基板１０４上に高濃度不純物層を形成する方法は実施例１と全く同様である。本実施例ではボロンをドーズ量１Ｅ１６（ｃｍ−２）エネルギー３０ｋｅＶで注入した後、１０００℃で５分間アニールして活性化する。表面濃度１×１０２０（ｃｍ−３）、深さ１．２μｍのｐ型層１０１を得た。
【００３４】
次に図１０に示すように、第２の基板と貼り合わせる。第２の基板上表面には不純物拡散阻止能を有する膜が形成されている。例えば、シリコン窒化膜単層、シリコン窒化膜／シリコン酸化膜の積層膜が可能である。本実施例では後者の膜構成とした。即ち、シリコン基板１０３上に８０００オングストロームの熱酸化膜を成長させ、その後減圧ＣＶＤ法で１００オングストロームのシリコン窒化膜を形成した。シリコン酸化膜としてはＰＳＧ、ＢＰＳＧ等も可能であり、窒化膜の形成法としてはプラズマＣＶＤ、熱窒化膜等が可能である。又、窒化膜は必ずしもＳｉｘ Ｎｙ の組成である必要はなく、酸化膜を部分的に窒化反応させた窒化酸化膜（Ｓｉｘ Ｏｙ Ｎｚ ）でも阻止機能を果たす。この様にして形成した第２の基板と第１基板を洗浄した後貼り合わせる。
【００３５】
次にＳｉ基板１０４をエッチング除去する。エッチング方法は実施例１で述べた方法が全て使える。本実施例では実施例１と同様に２０％ＫＯＨ溶液で１０μｍまで薄膜化した後、２０％ＫＯＨに２％のＩＰＡを添加した溶液で選択エッチングをおこなった（図１１）。ｐ＋ Ｓｉ層として５０００±７０オングストロームの均一性を得た。
【００３６】
次にＡｒガス中でｐ＋ 型層１０１ｂを低濃度化して図８に示したＳＯＩ基板を得る。図１２に１１００℃で熱処理時間に対するボロンの最大濃度を示す。シリコン窒化膜の拡散阻止能により外方拡散が効率よくおこなわれるため、より短い処理時間で低濃度化できる。本実施例では１１００℃中で１５００分熱処理することでボロン濃度を８×１０１４（ｃｍ−３）以下にすることが可能となった。またＳｉ層中の欠陥はバルクウエハに対して全く遜色のないものであった。なお、本実施例はｐ型不純物について述べたが、ｎ型不純物についても全く同様に適用できる。
【００３７】
本実施例では第１実施例で述べた効果の中で、特に不純物低濃度化が顕著である。このためＳＯＩ基板の用途がより広がる。又、同じ不純物濃度を得るための熱処理時間が短く済むため、より安価に基板を製造することが可能となる。
［実施例３］
図１３に本発明の第３の実施例に依るＳＯＩ基板の構造を示す。同図に示すように、石英基板１０６上に外方拡散により低濃度化したｐ型シリコン層１０１ａ、更にその上にエピタキシャルシリコン層１０７が積層されている。本実施例の特徴は、エピタキシャル層の存在により、ＳＯＩ基板のＳｉ層の膜厚に自由度をもたせると同時に、特に高温熱処理の困難な石英基板に有効なＳＯＩ基板構造及びその製造方法を示した点である。即ち、外方拡散により低濃度化するシリコン層１０１ａの厚さを極めて薄くし（＜１０００オングストローム、望ましくは＜５００オングストローム）、その単結晶層を成長核としてエピタキシャル成長させることにより所望の厚さのシリコン層を得ている。
【００３８】
本ＳＯＩ基板の製造方法を図１４〜図１７に示す。まず、図１４に示すように、Ｓｉ基板１０４上に高濃度不純物層１０１ｂを形成する。ｐ＋ 層の深さを出来るだけ浅くするためには、ＢＦ２＋のイオン注入固相からの短時間の拡散が望ましい。深さを０．３μｍ程度にするために、ポリボロンフィルム（ＰＢＦ）を塗布し熱処理した後、９５０℃中３０分間拡散をおこなった。
【００３９】
次に図１５に示すように、ＰＢＦを除去後、石英基板１０６と貼り合わせる。ウエハ及び石英を酸又はアルカリ又はこれらの組合せで洗浄した後、貼り合わせ、１５０℃で熱処理する。
【００４０】
次に、Ｓｉ基板を機械研磨により〜１０μｍ程度まで薄膜化し、２００℃で熱処理する。次に選択エッチング液（２０％ＫＯＨ＋２％ＩＰＡ溶液）でエッチングをおこない、ｐ＋ 層を（０．１±０．０７）μｍまで薄膜化した（図１６）。
【００４１】
次に９００℃以上の熱処理で外方拡散をおこなう（図１７）。薄膜化により１０００℃の熱処理をおこなっても、石英とシリコン層の間の応力により欠陥を誘起することはないが、より欠陥が入りにくいようにするためには、シリコン層を部分的にパターニング、除去してやるとよい。本実施例では１０５０℃で１０００分間外方拡散することで１×１０１６ｃｍ−３のボロン濃度とすることが出来た。次にＣＶＤ法、液相法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ−Ｂｅａｍ−Ｅｐｉｔａｘｙ）法により、シリコンエピタキシャル層１０７を成長させて図１３に示すようなＳＯＩ基板を得る。エピタキシャル成長は４００℃〜１０００℃の領域でおこなうことが出来る。エピタキシャル成長は、シリコン層が所望の厚さになる様、膜厚設定をおこなうことが出来る。本実施例ではＳｉＨ２ Ｃｌ２ ガスをソースガスとして用い、減圧下８００℃で０．４μｍの成長をおこなった。エピタキシャル成長中の熱によりｐ型層の不純物はエピタキシャル層にも侵入し、平均のボロン濃度は３×１０１５ｃｍ−３まで低下した。最終的なシリコン膜厚は５０００±１００オングストロームであり、充分実用に耐えうるものである。又、Ｓｉ膜中の欠陥もバルクウエハ並に少なかった。なお、本実施例においてもｐ型をｎ型におきかえることができる。
【００４２】
本実施例は高温熱処理の困難な石英基板等を用いたＳＯＩ基板の構造、作製方法に適している。従って、従来の方法と比べて、特に石英基板上で、欠陥が少なく、膜厚が均一で、不純物濃度の低いＳＯＩ基板を安価なプロセスで作製することを可能にするものである。
［実施例４］
図１８に本発明の第４の実施例に依るＳＯＩ基板の構造を示す。図１８に示すように、Ｓｉ基板１０３上にシリコン酸化膜１０８、その上に外方拡散により低濃度化した単結晶シリコン層１０１ａがある。構造は第１の実施例と同一である。本実施例の特徴は表面を高濃度化した基板側の表面を酸化してから第２の基板と貼り合わせることにある。なお、第２基板の表面にシリコン酸化膜、シリコン窒化膜等の絶縁膜を形成しておいてもよい。
【００４３】
本実施例のＳＯＩ基板の製造方法を図１９〜図２２に示す。図１９に示すように、Ｓｉ基板１０４上に高濃度不純物層１０１ｂを形成する。高濃度不純物層１０１ｂの形成方法は他の実施例と同一のものが適用できるが、表面を酸化するために熱処理の時間を長くして深く拡散する必要がある。本実施例では、Ｓｉ基板へのボロン拡散を１０５０℃で６０分間おこなうことで深さ１．６μｍとした。次に図２０に示すように、このウエハを１０００℃でＨ２ ／Ｏ２ 混合ガス中で２５分間酸化することで３０００オングストロームの熱酸化膜１０８を形成する。酸化膜１０８は５０〜５０００オングストロームが可能である。酸化の厚さにより、ボロンの深さも変化するので、必要なＳｉ膜厚に応じて膜厚、ボロンの深さを決めることができる。
【００４４】
次に図２１に示すように、この基板を第２のＳｉ基板１０３と貼り合わせる。更に図２２に示すように、貼り合わせた基板のＳｉ基板１０４の部分をエッチング除去する。エッチング除去方法は前記４つの実施例と同じ方法を用いることができる。本実施例においては、ＫＯＨで残り厚を１０μｍとした後、ＫＯＨ＋２％ＩＰＡ溶液で５０００±７０オングストロームまで薄膜化した。
【００４５】
次にＡｒ中１１００℃で１５００分間熱処理することでボロンを外方拡散してｐ＋ 型層を１Ｅ１６ｃｍ−３まで低濃度化して、図１８に示すようなＳＯＩ基板を作製した。作製したＳｉ膜の欠陥はバルクウエハ並に少なかった。
【００４６】
本実施例ではＳｉ膜１０１ａと酸化膜１０８の界面が熱酸化により形成した界面であるため、界面特性が優れたＳＯＩ基板が得られる。この優れた界面特性は集積回路の高歩留り、高信頼性化に寄与する。
【００４７】
また、特にボロンを用いた場合、高濃度表面を酸化した際にボロンの一部が酸化膜側にとりこまれるため、Ｓｉ膜中のボロン濃度が若干低下する。このため、外方拡散による低濃度化に要する時間を短縮する効果がある。
［実施例５］
図２３〜図２７に本発明の第５の実施例によるＳＯＩ基板の製造方法を示す。本実施例の特徴は厚さ数十〜数百オングストロームのＳｉＯ２ 膜１２０を介して１Ｅ１９〜１Ｅ２１のｐ＋ ボロンドープ層１０１ｂをＳｉ基板１０４上に形成した点である。
【００４８】
まず、図２３に示すように、Ｓｉ基板１０４上に厚さ数十〜数百オングストロームのＳｉＯ２ 膜１２０を形成する。本実施例ではＳｉ基板１０４を４００℃の炉中で１０〜２０分熱酸化することにより、厚さ２０オングストローム程度の薄いＳｉＯ２ 膜１２０を形成した。また、薄いＳｉＯ２ 膜１２０はＰｔ片を入れた２０〜３０℃のＨ２ Ｏ２ 水溶液にＳｉ基板１０４を３０〜６０分浸すことによっても形成される。Ｈ２ Ｏ２ がＰｔ触媒によりＨ２ Ｏ２ →Ｈ２ Ｏ＋Ｏ２−＋２ｈ＋ （ｈ＋ ：ホール）と分解され、ここで生じた酸化力の強いＯ２−によりＳｉ表面に薄いＳｉＯ２ 膜１２０が形成される。
【００４９】
なお、上記のように化学的に厚さ２０オングストローム程度の薄い酸化膜を形成する方法としては次に示す方法も可能であった。
（１）Ｈ２ ＳＯ４ ：Ｈ２ Ｏ２ ＝４：１の溶液にＳｉウエハを１２０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは５オングストローム／分から１５オングストローム／分であった。
（２）オゾンＯ３ を２ｐｐｍ添加したＨ２ Ｏ中にＳｉウエハを３０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは２０オングストローム／分から４０オングストローム／分であった。
（３）３０％Ｈ２ Ｏ２ を添加したＨ２ Ｏ中にＳｉウエハを９０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは１５オングストローム／分から３０オングストローム／分であった。
（４）ＮＨ４ ＯＨ：Ｈ２ Ｏ２ ：Ｈ２ Ｏ＝０．０５：１：５の溶液にＳｉウエハを９０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは１０オングストローム／分から２０オングストローム／分であった。（５）ＨＣｌ：Ｈ２ Ｏ２ ：Ｈ２ Ｏ＝１：１：６の溶液にＳｉウエハを９０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは２０オングストローム／分から４０オングストローム／分であった。
【００５０】
次に図２４に示すように、薄いＳｉＯ２ 膜１２０を介してｐ＋ ボロンドープ層を形成する。ＳｉＯ２ 膜１２０は厚さが数十オングストロームと非常に薄いため、ボロン注入の障壁としてほとんど作用せず、従って第１の実施例のｐ＋ ボロンドープ層の形成方法がそのまま採用できる。本実施例においては、東京応化工業社製のポリボロンフィルム（型番ＭＫ−３１）を回転塗布した後、１４０℃大気中３０分間熱処理した後、６００℃のＯ２ ガス中で３０分間熱処理を行った。その後１０５０℃のＮ２ 中で３０分間熱処理して表面濃度１Ｅ２０ｃｍ−３、深さ１．２μｍのｐ＋ 層１０１ｂを得た。
【００５１】
次に、薄いＳｉＯ２ 膜１２０を希フッ酸水溶液で除去し、図２５に示すように、このウエハと、表面を熱酸化した別のＳｉウエハ１０３を洗浄後、貼り合わせる。ウエハの洗浄方法および貼り合せ方法は第１実施例と同じである。この場合、ｐ＋ ボロンドープ層１０１ｂ形成時にｐ＋ ボロンドープ層１０１ｂ表面に付着したパーティクル，炭素化合物，金属原子等は、薄いＳｉＯ２ 膜１２０除去時に、ＳｉＯ２ 膜１２０といっしょに取り除かれるため、パーティクル等に起因するボイドの低減、金属原子による界面準位の発生の防止等に効果がある。
【００５２】
さらに別の貼り合せ方法として、薄いＳｉＯ２ 膜１２０を残したまま、別の熱酸化ウエハを貼り合わせることもできる。この場合は、貼り合わせ面が酸化膜で覆われているため、パーティクル、炭素化合物、金属原子等が更に付着しにくく、更にボイドの低減等に効果がある。
【００５３】
この方法で製造したＳＯＩ基板では、単結晶Ｓｉと絶縁膜（ＳｉＯ２ ）との界面が熱酸化によって形成されるため、電気的に優れた界面特性を有する。
【００５４】
次のＳｉウエハ１０４の除去工程（図２６）及び、ボロンの外方拡散工程（図２７）は第１実施例と同じ方法を用いることができる。
【００５５】
ここで、ＳｉＯ２ 膜１２０について行った特性評価について説明する。１０００℃ｗｅｔで熱酸化したサンプルでフッ酸量を極めて減らしたフッ酸とアンモニア水との混合からなるバッファードフッ酸のエッチングレートが１オングストローム／分の時、ＳｉＯ２ 膜１２０で上記バッファードフッ酸のエッチングレートを測定した。この場合２オングストローム／分で約２倍であった。
【００５６】
なお、ＳｉＯ２ 膜１２０を形成する場合、熱酸化の温度を徐々に低下させ、成長させた膜に対して上記バッファードフッ酸によりエッチングレートの測定実験をしたところ、６００℃酸化の時エッチングレートは１０００℃ｗｅｔ酸化に比べて、エッチングレートは約１．５〜１．８倍と向上したが、この膜を介してボンディングしても（膜を除去せずに貼り合わせた）ボイド数はそれ程減少しなかった。しかし、上記のように４００℃酸化の時、エッチングレートは約２倍となりボイド数は従来に比較して約１ケタ以下と激減した。したがって、上記湿式１０００℃の熱酸化膜におけるバァードフッ酸のエッチングレートよりも２倍以上速くかつ不純物の添加されていない酸化膜を用いることが、ボイドを減少させるうえで好適であると考えられる。
【００５７】
また、上述した薄いＳｉＯ２ 膜１２０はＰｔ片を入れた２０〜３０℃のＨ２ Ｏ２ 水溶液にＳｉ基板１０４を３０〜６０分浸すことによって形成した薄いＳｉＯ２ 膜１２０に対して、上記バッファードフッ酸でエッチングしたところ、エッチングレートが５オングストローム／分から４０オングストローム／分のものが得られた。このレートはＨ２ Ｏ２ の量やその処理温度により変化するが、これらのエッチングレートが高い膜ほどボイドの数が減り良好なものが得られることがわかった。
【００５８】
以上説明した本実施例では薄いＳｉＯ２ 膜１２０を介してボロンを注入しｐ＋ ボロンドープ層１０１ｂを形成するため、Ｓｉ薄膜上にパーティクル、重金属汚染等を付着させることなく、貼り合わせをおこなうことができる。そのため、ボイドの発生を抑え、ＳＯＩ基板製造の高歩留化が達成できる。
［実施例６］
本実施例の特徴は、第１〜第５実施例における外方拡散工程を減圧あるいは、Ｈ２ 雰囲気、あるいは減圧かつＨ２ 雰囲気中で行う点である。減圧下で外方拡散を行った場合、ウエハ表面から放出されたホウ素あるいはヒ素、リンの不純物が速やかにウエハ表面から取り除かれるため、不純物放出が平衡状態にならず、外方拡散工程の時間が短縮される。
【００５９】
一方、Ｈ２ 雰囲気中で外方拡散を行った場合、Ｈ２ は還元性ガスであるため、Ｓｉウエハ表面の熱酸化膜又は熱窒化膜形成を防ぎ、酸化膜によるボロン放出のさまたげを防ぐ効果がある。またＨｅ，Ａｒ等の不活性ガスを混入しても同様の効果がある。Ｈ２ 雰囲気中で外方拡散を行った場合、ウエハ表面から放出されたホウ素、あるいはヒ素、リンの不純物は水素と結合し、それぞれ水素化ホウ素（Ｂｘ Ｈｙ ）、水素化ヒ素（Ａｓｘ Ｈｙ ）、水素化リン（Ｐｘ Ｈｙ ）の化合物としてウエハ表面から取り除かれ、外方拡散工程の時間が短縮される。またＨ２ 雰囲気中の水素はウエハ内部に侵入し、高濃度不純物により生じた結晶欠陥、あるいは不純物が抜けたことにより生じた結晶欠陥に起因する準位、さらにはＳｉ−ＳｉＯ２ 界面の界面準位にトラップされ、これら不要な準位の働きを抑え、デバイスを作製した際のリーク電流、暗電流の生成を低減する。
【００６０】
本実施例においては、減圧の効果とＨ２ 雰囲気の効果の両者をかけ合わせて外方拡散を行った。外方拡散の条件は、圧力１０−７ｔｏｒｒ〜５００ｔｏｒｒ、Ｈ２ 流量１０リットル／ｍｉｎ〜２００リットル／ｍｉｎ、温度１０００℃〜１３００℃で行うことができる。一例として図２８に圧力８０ｔｏｒｒ、Ｈ２ 流量１００リットル／ｍｉｎ、温度１１５０℃でボロンの外方拡散を行った実験結果を示す。横軸をＳｉ膜厚とし、外方拡散時間をパラメータとしたＳｉ膜中の平均ボロン濃度をプロットした。外方拡散前のボロンの濃度は５Ｅ１８〜３Ｅ１９、ＳＯＩのＳｉ膜厚は１６００〜１１１００オングストロームである。
【００６１】
なお、ボロン濃度は、Ｓｉ膜中の平均的な濃度である。外方拡散時間と伴にＳｉ膜中のボロン濃度が小さくなる様子と、Ｓｉ膜厚が薄いほど、ボロンが効果的に放出される傾向が確認でき、Ｓｉ膜厚約６０００オングストローム以下において、Ｓｉ膜中の平均ボロン濃度１０１５台まで減少させることができた。
【００６２】
本実施例は、従来の外方拡散工程に比べ、減圧、Ｈ２ 雰囲気により、高温化で処理することで工程の時間短縮を実現し、スループットを向上するとともに、Ｈ２ アニール効果によるＳｉ膜の品質に優れたＳＯＩ基板を実現できる。
［実施例７］
図２９〜図３３に本発明の第７実施例によるＳＯＩ基板の製造方法を示す。図２９の厚さ数十〜数百オングストロームのＳｉＯ２ 膜１２０を介してｐ＋ ボロンドープ層１０１ｂを形成する工程から図３０のＳｉＯ２ 膜１２０を除去する工程までの製造工程は第５の実施例と同じである。本実施例の特徴は、ｐ＋ ボロンドープ層１０１ｂ表面を熱酸化することにより厚さ数百〜数千オングストロームのＳｉＯ２ 膜１２１を形成し、このＳｉＯ２ 膜１２１と、別のＳｉウエハ１０３を貼り合わせた点である。本実施例ではＳｉウエハ１０４を１０００℃の炉中で約１時間ｗｅｔ熱酸化することにより、厚さ４０００オングストローム程度のＳｉＯ２ 膜１２１を形成した（図３１）。図３２及び図３３に示すその後の貼り合わせ工程、Ｓｉウエハ１０４除去工程は第１実施例と同じであり、次の外方拡散工程は第６実施例と同じである。
【００６３】
本実施例で製造したＳＯＩ基板では単結晶Ｓｉ１０１ａと、絶縁膜（ＳｉＯ２ ）１２１との界面が熱酸化によって形成されるため電気的に優れた界面特性を有し、デバイスを形成した際、高信頼性、高歩留りのＳＯＩデバイスが実現できる。
［実施例８］
図３４〜図３７に本発明の第８実施例によるＳＯＩ基板の製造方法を示す。本実施例の特徴は、Ｓｉウエハ１０４の熱酸化により厚さ数百〜数千オングストロームのＳｉＯ２ 膜１２２を形成し、このＳｉＯ２ 膜１２２を介してボロンを注入し、ｐ＋ ボロン層１０１ｂを形成した後、ＳｉＯ２ 膜１２２と別のＳｉウエハ１０３を貼り合わせた点である。
【００６４】
本実施例では、Ｓｉウエハ１０４を１０００℃の炉中で１時間ｗｅｔ熱酸化することにより厚さ４０００オングストローム程度の酸化膜１２２を形成し（図３４）、１００ｋｅＶでドーズ量１Ｅ１６のボロンを注入し、厚さ１．０μｍ程度のｐ＋ ボロンドープ層１０１ｂを形成した（図３５）。図３６及び図３７に示す後の貼り合せ工程、Ｓｉウエハ１０４除去工程は第１実施例と同じであり、次の外方拡散工程は第７実施例と同じである。
【００６５】
本実施例で製造したＳＯＩ基板では、ｐ＋ ボロンドープ層１０１ｂを形成した後、加えられる熱工程は貼り合せ工程のみであるため、ｐ＋ ボロンドープ層１０１ｂのプロファイルが急峻となり、Ｓｉウエハ１０４除去工程のエッチングでのｐ＋ ／ｐ− の選択比が向上し、第４、第７実施例に比べＳｉ膜１０１ａの厚さが均一なＳＯＩ基板が得られる。また、Ｓｉ膜１０１ａとＳｉＯ２ 膜１２２との界面が熱酸化によって形成されるため、電気的に優れた界面特性を有し、高信頼性、高歩留りのＳＯＩデバイスが実現できる。
【００６６】
【発明の効果】
以上説明した様に、本発明によれば、高濃度不純物層を選択的に残した後外方拡散により低濃度化した層を有する半導体基板（例えば、ＳＯＩ基板）を提供することにより、
▲１▼ 結晶欠陥がバルクウエハ並に少なく、
▲２▼ 膜厚分布が極めて良く、
▲３▼ シリコン等の半導体中の不純物濃度が充分低く、
▲４▼ Ｉｎｓｕｌａｔｏｒ層の膜厚、材料の設定が自由で、
▲５▼ 安価に製造できる、
半導体基板を得ることができる。
【００６７】
この半導体基板は高速低消費電力の高集積回路だけでなく、ＬＣＤ用駆動パネル、パワーＩＣ等幅広い用途に応用することが可能となった。
【図面の簡単な説明】
【図１】本発明の第１の実施例に依るＳＯＩ基板の構造を示す断面図である。
【図２】（ａ）は第１実施例の外方拡散前の不純物プロファイル、（ｂ）は外方拡散後の不純物プロファイルである。
【図３】本発明の第１の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図４】本発明の第１の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図５】本発明の第１の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図６】本発明の外方拡散による、不純物濃度の低下の様子を表わすグラフである。
【図７】本発明を用いて作製した液晶パネルの概観図である。
【図８】本発明の第２の実施例に依るＳＯＩ基板の構造を示す断面図である。
【図９】本発明の第２の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１０】本発明の第２の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１１】本発明の第２の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１２】本発明の第２の実施例における不純物濃度の低下の様子を表わすグラフである。
【図１３】本発明の第３の実施例に依るＳＯＩ基板の構造を示す断面図である。
【図１４】本発明の第３の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１５】本発明の第３の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１６】本発明の第３の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１７】本発明の第３の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１８】本発明の第４の実施例に依るＳＯＩ基板の構造を示す断面図である。
【図１９】本発明の第４の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２０】本発明の第４の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２１】本発明の第４の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２２】本発明の第４の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２３】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２４】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２５】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２６】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２７】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２８】減圧下及びＨ２ 雰囲気下における外方拡散の結果を示すグラフである。
【図２９】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３０】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３１】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３２】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３３】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３４】本発明の第８の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３５】本発明の第８の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３６】本発明の第８の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３７】本発明の第８の実施例のＳＯＩ基板の製造方法を示す断面図である。
【符号の説明】
１０１ａ ｐ型シリコン層
１０１ｂ ｐ＋ 型シリコン層
１０２ シリコン酸化膜
１０３ シリコン基板
１０４ シリコン基板
１０５ シリコン窒化膜
１０６ 石英基板
１０７ エピタキシャルシリコン層
１０８ シリコン酸化膜
１２０ 薄いシリコン酸化膜
１２１ シリコン酸化膜
１２２ シリコン酸化膜
【産業上の利用分野】
本発明は半導体基板の製造方法に係わり、特に、絶縁膜上に単結晶Ｓｉが形成されたＳｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ（以下ＳＯＩと記す）基板の製造方法に好適に用いられるものである。
【０００２】
【従来の技術】
ＳＯＩ基板は、ゲート長０．１μｍ以下のＭＯＳ集積回路用高性能基板、及び液晶パネル駆動用の単結晶薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ：以下ＴＦＴという。）回路用の基板として近年注目を集めているが、コスト、性能の両面で従来の単結晶基板を上まわるものはなかなか実用化される気配がない。というのも、ＳＯＩ基板に必要な条件が全て満たされるものが実現されていないからである。
【０００３】
その条件とは、
▲１▼ 単結晶シリコン中の欠陥が充分少ないこと、
▲２▼ シリコン膜厚が均一であること、
▲３▼ シリコン中の不純物が充分低濃度であること、
▲４▼ Ｉｎｓｕｌａｔｏｒの膜厚、材料設定に自由度があること、
▲５▼ 安価に製造できること、
などである。ここで、従来のＳＯＩ基板及びその製法として以下に５通りについて述べる。
【０００４】
ｉ） ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ−ｂｙ−Ｉｍｐｌａｎｔｅｄ−Ｏｘｙｇｅｎ）基板
単結晶シリコン表面から高エネルギーで高ドーズの酸素イオンを注入した後、高温でアニールした基板である。単結晶中の欠陥密度が１０３ （コ／ｃｍ２ ）以上であること、Ｉｎｓｕｌａｔｏｒが酸化シリコンに限定され、膜厚も自由度がないこと、高エネルギー高ドーズのイオン注入工程が極めて高価であることより前記▲１▼，▲４▼，▲５▼の条件を満足しない。
【０００５】
ｉｉ） ポリシリコン再結晶化基板
絶縁基板上にポリシリコンを堆積した後、レーザー等のエネルギービームを走査することによりポリシリコンを融解再結晶化して作製する基板である。再結晶化時にｃｍオーダーの周期の凹凸が発生すること、均一な再結晶化が困難であるためにポリシリコンの粒界が残留したり結晶軸が不揃いになること、エネルギービームをゆっくり照射するために製造コストが高いことなどにより前記▲１▼，▲２▼，▲５▼の条件を満足しない。
【０００６】
ｉｉｉ ） 貼り合せ＋研磨による基板
２枚のシリコン基板を貼り合わせた後、機械研磨によりシリコンを薄膜化して作製する基板である。機械研磨の均一性が充分でないため絶縁膜上のシリコン膜の均一性が確保できず、▲２▼の条件を満足しない。
【０００７】
ｉｖ ） 貼り合せ＋エッチストップによる基板
２枚のシリコン基板を貼り合わせた後、エッチングによりシリコンを薄膜化して作製する基板である。薄膜化される基板の貼り合わせ表面は、予め高濃度不純物層上に低濃度不純物層が形成された形となっており、エッチング液は高濃度不純物層を選択的にエッチングするフッ硝酸（ＨＦ，ＨＮＯ３ の混合液）系を用いる。
【０００８】
高濃度不純物層／低濃度不純物層構造と、エッチング液の選択性が製法の鍵であり、前者については、低濃度不純物層をエピタキシャル成長により形成する方式、高濃度不純物層を高エネルギー高ドーズイオン注入により形成する方式等がある。
【０００９】
エピタキシャル成長を用いた場合、成長時のヒロック，パーティクル，積層欠陥等が発生すると貼り合せ時にシリコンの一部が接着しないボイドを生じ、広義の欠陥が増大すること、フッ硝酸系のエッチング液は供給律速の系であるためにウエハ全面で均一にエッチングするのが著しく困難であること、エピタキシャル成長、高エネルギー高ドーズイオン注入工程等の高価な工程を必要とすることなどにより▲１▼，▲２▼，▲５▼の条件を満足しない。
【００１０】
ｖ ） 貼り合わせ＋エッチストップ＋酸化低濃度化による基板
今井によって提案された手法による基板（特開平２−４９４６６号公報）であり、表面にｐ＋ 型不純物を拡散した第１の基板と第２の基板とを貼り合わせた後、選択エッチングにより、ｐ＋ 型層を残してエッチングした後、酸化によりｐ＋ 型層の一部を酸化して、この酸化層にｐ＋ 型不純物を取り込ませることでｐ＋ 濃度を低下させるものである。
【００１１】
エッチング液にはＥＰＷ（エチレンジアミン、ピロカテコールと水の混合液）を用い、選択性、均一性は優れている。また単結晶シリコンの貼り合せであり、欠陥密度はバルクウエハ並である。更に、高価なプロセスである高エネルギーイオン注入、エピタキシャル成長等を用いておらず、製造コストも充分下げられる可能性がある。
【００１２】
【発明が解決しようとする課題】
しかしながら上記のｖ ）の方法では、膜中の不純物濃度は〜１０１７ｃｍ−３までしか低下しておらず、基板の用途が限定されている。例えば、ＣＭＯＳ集積回路を作製する際にはＰＭＯＳトランジスタのウエル領域を作製する都合上、不純物濃度は膜中で最高でも〜１０１６ｃｍ−３、出来れば１０１５ｃｍ−３にすることが望ましい。特に液晶パネル駆動回路の様に１０（Ｖ）以上の高電圧を取り扱う回路では、高濃度領域を残すことは耐圧を確保する上で避けねばならない。
【００１３】
なお、上記の ｖ）の方法において、特開平２−２９４６６号公報に開示されるように、「初期ｐ＋ 膜の膜厚を１．０μｍ以上にし、酸化時間を長くする」ことで厚く形成される酸化層に不純物を取り込ませて不純物濃度を低下させることも考えられるが、酸化量と酸化時間との関係を考慮すると０．１μｍ酸化膜の厚さを増加する毎に数時間の工程増となる。更に、液晶パネルで必要な０．３〜０．７μｍのＳｉ厚を得るためにｐ＋ 層の厚さを厚くしてゆく場合、ＳｉＯ２ ／Ｓｉ界面近傍のボロンプロファイルが平らであるために、表面を酸化していってもＳｉ膜中のボロンはＳｉ厚が充分薄くなってはじめて効果的に低下しはじめると考えられので十分な不純物濃度の低下は期待できない。
【００１４】
また上記のｖ ）の方法において、上記の特開平平２−２９４６６号公報に開示されるように、「ｐ＋ 層上にノンドープの非晶質あるいは多結晶Ｓｉ膜等を形成し、熱処理によりボロンを拡散させた後酸化により後で形成したＳｉ厚を除去する」ことも考えられるが、膜堆積工程、熱処理工程、酸化工程等、上記の方法の特徴である低コストの特性を損うものであり、他の従来法に対する優位性が疑問視される。
【００１５】
以上述べた様に、上記のｖ ）の方法は、「０．１μｍ以下の極薄膜の構造で、＞１０１７ｃｍ−３のボロン濃度」という限られた範囲の基板を作製する技術となっており、前に述べた様に、ＳＯＩ基板としてあらゆる用途に供するものとはなっていない。
【００１６】
【課題を解決するための手段】
本発明の半導体基板の製造方法は、表面側に高濃度不純物層を有する半導体基板を形成する工程と、該半導体基板の高濃度不純物層の面と絶縁体面を有する基板の該絶縁体面とを貼り合わせる工程と、前記高濃度不純物層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含むことを特徴とする。
【００１８】
また本発明の半導体基板の製造方法は、高濃度不純物層と絶縁体層とが接して設けられ、表面側に該絶縁体層を有する半導体基板を形成する工程と、該半導体基板の絶縁体層の面と他の基板面とを貼り合わせる工程と、前記高濃度不純物層および前記絶縁体層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含むことを特徴とする。
【００１９】
なお、外方拡散とは半導体基板内の不純物が熱処理等によって基板外の雰囲気中に拡散放出される現象をいう。
【００２０】
【作用】
本発明の半導体基板は、外方拡散により不純物を低濃度化した半導体層を絶縁体面上に有することにより、従来より、広い範囲の半導体膜厚で、低不純物濃度の半導体基板（ＳＯＩ基板等）を実現したものである。
【００２１】
本発明の半導体基板の製造方法は、上記本発明の半導体基板を基板の貼り合わせにより製造するものであり、表面側に高濃度不純物層を有する半導体基板と絶縁体面を有する基板とを貼り合わせるか、又は高濃度不純物層と絶縁体層とが接して設けられ、表面側に絶縁体層を有する半導体基板と他の基板面とを貼り合わせ、その後、半導体基板を除去して絶縁体面上の高濃度不純物層を形成し、この高濃度不純物層の不純物濃度を外方拡散により低下させることで、低不純物濃度化を図ったものである。
【００２２】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
［実施例１］
図１に本発明の第１の実施例に依るＳＯＩ基板の断面図を示す。同図に示すように、シリコン基板１０３上に５００〜２００００オングストロームのシリコン酸化膜１０２があり、その上に外方拡散により低濃度化したｐ型シリコン層１０１ａが存在する。図中、矢印は外方拡散方向を示す。シリコン基板１０３はｎ型でもｐ型でも可能であり、比抵抗も０．００１〜１０６ （Ω・ｃｍ）のあらゆる値のものが使える。
【００２３】
図２（ａ），（ｂ）は厚さ５０００オングストロームの場合の、外方拡散前と外方拡散後の濃度プロファイルを示すものである。図２における外方拡散は後述するＳＯＩ基板の製造方法によるものであり、同図に示すように、ｐ型シリコン層のボロンの不純物濃度１０２０ｃｍ−３を１０１６ｃｍ−３程度とすることができる。図３〜図５及び上記図１を用いて本発明によるＳＯＩ基板の製造方法を示す。まず図３に示すように、ｎ型又はｐ型のシリコン基板の表面に高濃度のボロンドープ層を形成する。形成方法は、ボロンのイオン注入又はスピンオンガラス（ＳＯＧ）又はポリボロンフィルム（ＰＢＦ）からの固相拡散、或いはＢＳＧ（Ｂｏｒｏｎ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）からの固相拡散、ＢＮ（Ｂｏｒｏｎ−Ｎｉｔｒｉｄｅ）からの気相拡散などが可能である。本実施例においては、東京応化工業社製のポリボロンフィルム（型番ＭＫ−３１）を回転塗布した後、１４０℃の大気中３０分間熱処理した後、６００℃のＯ２ ガス中で３０分間熱処理をおこなった。その後、１０５０℃のＮ２ 中で３０分間熱処理して、表面濃度１Ｅ２０ｃｍ−３、深さ１．２μｍのｐ＋ 層１０１ｂを得た。後のエッチング工程にて充分な選択比を得るためには、ボロン濃度は１Ｅ１９ｃｍ−３以上であることが望ましく、より望ましくは５Ｅ１９ｃｍ−３以上である。表面濃度は上記１０５０℃の熱処理温度を変え、ボロンのシリコンに対する固溶限を変えることで自由に設定できる。
【００２４】
次に、図４に示すように、このウエハを表面を熱酸化した別のシリコン基板１０３と貼り合わせる。貼り合わせ前の洗浄方法としては、例えばＨ２ ＳＯ４ とＨ２ Ｏ２ の混合液、希ＨＦ液、ＮＨ４ ＯＨとＨ２ Ｏ２ とＨ２ Ｏの混合液、またこれらの組合わせが可能である。ここではｐ＋ 表面の表面荒れが生じない様、ＮＨ４ ＯＨ：Ｈ２ Ｏ２ ：Ｈ２ Ｏ＝０．０５：１：５程度の溶液を用いて５０〜１００℃の温度で洗浄した。然る後、貼り合わせたウエハを熱処理して接着を強固にする。この熱処理は４００℃以上が可能であるが、充分効果を発揮するには８００℃以上の工程を含むことが望ましい。雰囲気ガスはＮ２ ，Ｏ２ ，Ａｒ又はこれらの混合液が可能である。熱処理時間は温度により異なり、ｐ＋ ボロンドープ層の深さの増し具合との兼ね合いから決定するとよい。本実施例ではＮ２ 中８００℃で３０分間熱処理をおこなった。
【００２５】
次にＳｉ基板１０４を除去する。除去方法としては、
（ｉ）グラインダー及び選択エッチング溶液を用いる、
（ｉｉ）非選択エッチング溶液及び選択エッチング溶液を用いる、
（ｉｉｉ ）選択エッチング溶液を用いる、
等の方法が可能である。
【００２６】
上記（ｉ）の方法としては、例えば特開平２−４９４６６号公報にも開示されている様に、まず１０μｍ±２μｍの膜厚まで機械的な研磨（グラインディング）により薄層化し、次にエチレンジアミンが１７ミリリットル、ピロカテコールが３ｇ、Ｈ２ Ｏが８ミリリットルの混合液を１００℃に加熱したもの、又は２０％ＫＯＨに１〜５％のＩＰＡ（イソプロピルアルコール）を添加した混合液を８０℃に加熱したものを使用し、ｐ＋ 層のみを残存させる。
【００２７】
又上記（ｉｉ）の方法としては、例えばＩＰＡ無添加のＫＯＨで又はＴＭＡＨ溶液で〜１０μｍまで薄層化した後、上記のエッチング液を用いてｐ＋ 層のみを残存させる。本実施例では８０℃の２０％ＫＯＨ溶液で１０μｍまで薄膜化した後、２０％ＫＯＨに２％のＩＰＡを添加した８０℃の溶液で残りのＳｉ基板を除去した。１０１９ｃｍ−３以下のボロン濃度のシリコン層に対するエッチング速度は０．５μｍ／ｍｉｎ程度であるが、１０２０ｃｍ−３の層に対するエッチング速度は１０オングストローム／ｍｉｎ以下である。このため、例えば±２μｍの厚さのばらつきを持つ基板をボロンの拡散深さのばらつき程度まで低減できる。実際には、ボロンは濃度プロファイルを持つため、発明者らが試作した基板では５０００±７０オングストロームのものを得た（図５）。
【００２８】
次にＮ２ 又はＡｒ等の不活性ガス中又はＨ２ 等の還元性ガス中で、熱処理することで、ｐ＋ 型層１０１ｂを低濃度化して図１に示すようなＳＯＩ基板を得た。熱処理温度と時間により、低濃度化の程度が制御できる。熱処理温度としては１０００℃以上で充分な効果を発揮するが、処理時間を短縮化するためには出来るだけ高温が良い。但し、Ｎ２ ガス中では１１５０℃以上で熱窒化膜の形成がはじまるので、望ましくない。図６に１１００℃のＮ２ ガス中で熱処理したときのＳｉ膜中のボロンの最高濃度を熱処理時間に対してプロットした。同図においては、Ｓｉ膜厚をパラメータとしてプロットしてある。また熱処理前のボロンの最高濃度は１×１０２０ｃｍ−３である。この様に外方拡散による低濃度化はＳｉ厚が薄いほど容易になるが、５０００オングストローム程度の厚さでも〜１Ｅ１６ｃｍ−３のボロン濃度にすることは充分可能であることがわかる。本実施例では、５０００オングストロームのＳｉ層をＮ２ 中１１００℃で２０００分熱処理することで最大ボロン濃度１．２Ｅ１６ｃｍ−３のＳＯＩ基板を得た。出来上がったＳＯＩ基板のＳｉ層の膜質はバルクウエハ並に良好であった。
【００２９】
なお、本実施例においては、不純物層の導電型としてｐ型を用いたが、これをｎ型とすることも可能である。この場合ｎ型層はリン、ヒ素等のイオン注入やＰＳＧ、スピンオンガラスからの固相拡散等を用いることができる。また、前に述べた選択エッチング液もｐ型の場合と同様に使用できる。外方拡散もボロンの場合と同様に行うことが出来る。その場合、拡散定数の小さいヒ素よりも拡散定数がボロンと同程度のリンを用いた方が、熱処理時間の観点から望ましい。
【００３０】
本実施例によるＳＯＩ基板によれば、欠陥がバルクウエハ並に少なく、膜厚分布が極めて小さく、シリコン中の不純物濃度が１Ｅ１６ｃｍ−３以下であり、Ｉｎｓｕｌａｔｏｒの膜厚、材料の設定が自由であり、かつ安価に製造できるＳＯＩ基板を得ることができる。
【００３１】
又、本ＳＯＩ基板を用いて、駆動回路内蔵の液晶パネルを試作した（図７）。同図において、２０１は画像表示領域、２０２は液晶層、２０３はスペーサ、２０４は対向基板、２０５は偏光フィルムである。Ｓｉ膜厚は５０００±７０オングストローム、ＣＭＯＳ回路構成とした。画素サイズを２０μｍ□とし、３０万画素のカラー液晶パネルとした。本実施例のＳＯＩ基板を用いることにより、膜厚が均一化され、特性が均一となり、歩留りが向上した。また欠陥が少ないため、画素を駆動するＴＦＴ（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）のリーク発生率が著しく低下した。その結果、６４階調、１００：１以上のコントラストを有するパネルを得ることが出来た。
［実施例２］
図８に本発明の第２の実施例に依るＳＯＩ基板の構造を示す。同図に示すように、Ｓｉ基板１０３上にＳｉＯ２ 膜１０２、その上にシリコン窒化膜１０５、更にその上に外方拡散により低濃度化したシリコン層１０１ａがある。ＳｉＯ２ 膜１０２は５００〜２０００オングストロームの膜厚が可能であり、シリコン窒化膜１０５は５０〜１００００オングストロームの膜厚が可能である。
【００３２】
本実施例の特徴はシリコン層１０１ａの真下に不純物の拡散阻止能を有する層が存在することで、外方拡散時にＳｉＯ２ 層へ不純物が入りこむことを阻止できる。その結果、外方拡散が効率的におこなわれ、より低不純物濃度のＳｉ層を有するＳＯＩ基板を得ることができる。
【００３３】
本ＳＯＩ基板の製造方法を図９〜図１１に示す。図９に示すＳｉ基板１０４上に高濃度不純物層を形成する方法は実施例１と全く同様である。本実施例ではボロンをドーズ量１Ｅ１６（ｃｍ−２）エネルギー３０ｋｅＶで注入した後、１０００℃で５分間アニールして活性化する。表面濃度１×１０２０（ｃｍ−３）、深さ１．２μｍのｐ型層１０１を得た。
【００３４】
次に図１０に示すように、第２の基板と貼り合わせる。第２の基板上表面には不純物拡散阻止能を有する膜が形成されている。例えば、シリコン窒化膜単層、シリコン窒化膜／シリコン酸化膜の積層膜が可能である。本実施例では後者の膜構成とした。即ち、シリコン基板１０３上に８０００オングストロームの熱酸化膜を成長させ、その後減圧ＣＶＤ法で１００オングストロームのシリコン窒化膜を形成した。シリコン酸化膜としてはＰＳＧ、ＢＰＳＧ等も可能であり、窒化膜の形成法としてはプラズマＣＶＤ、熱窒化膜等が可能である。又、窒化膜は必ずしもＳｉｘ Ｎｙ の組成である必要はなく、酸化膜を部分的に窒化反応させた窒化酸化膜（Ｓｉｘ Ｏｙ Ｎｚ ）でも阻止機能を果たす。この様にして形成した第２の基板と第１基板を洗浄した後貼り合わせる。
【００３５】
次にＳｉ基板１０４をエッチング除去する。エッチング方法は実施例１で述べた方法が全て使える。本実施例では実施例１と同様に２０％ＫＯＨ溶液で１０μｍまで薄膜化した後、２０％ＫＯＨに２％のＩＰＡを添加した溶液で選択エッチングをおこなった（図１１）。ｐ＋ Ｓｉ層として５０００±７０オングストロームの均一性を得た。
【００３６】
次にＡｒガス中でｐ＋ 型層１０１ｂを低濃度化して図８に示したＳＯＩ基板を得る。図１２に１１００℃で熱処理時間に対するボロンの最大濃度を示す。シリコン窒化膜の拡散阻止能により外方拡散が効率よくおこなわれるため、より短い処理時間で低濃度化できる。本実施例では１１００℃中で１５００分熱処理することでボロン濃度を８×１０１４（ｃｍ−３）以下にすることが可能となった。またＳｉ層中の欠陥はバルクウエハに対して全く遜色のないものであった。なお、本実施例はｐ型不純物について述べたが、ｎ型不純物についても全く同様に適用できる。
【００３７】
本実施例では第１実施例で述べた効果の中で、特に不純物低濃度化が顕著である。このためＳＯＩ基板の用途がより広がる。又、同じ不純物濃度を得るための熱処理時間が短く済むため、より安価に基板を製造することが可能となる。
［実施例３］
図１３に本発明の第３の実施例に依るＳＯＩ基板の構造を示す。同図に示すように、石英基板１０６上に外方拡散により低濃度化したｐ型シリコン層１０１ａ、更にその上にエピタキシャルシリコン層１０７が積層されている。本実施例の特徴は、エピタキシャル層の存在により、ＳＯＩ基板のＳｉ層の膜厚に自由度をもたせると同時に、特に高温熱処理の困難な石英基板に有効なＳＯＩ基板構造及びその製造方法を示した点である。即ち、外方拡散により低濃度化するシリコン層１０１ａの厚さを極めて薄くし（＜１０００オングストローム、望ましくは＜５００オングストローム）、その単結晶層を成長核としてエピタキシャル成長させることにより所望の厚さのシリコン層を得ている。
【００３８】
本ＳＯＩ基板の製造方法を図１４〜図１７に示す。まず、図１４に示すように、Ｓｉ基板１０４上に高濃度不純物層１０１ｂを形成する。ｐ＋ 層の深さを出来るだけ浅くするためには、ＢＦ２＋のイオン注入固相からの短時間の拡散が望ましい。深さを０．３μｍ程度にするために、ポリボロンフィルム（ＰＢＦ）を塗布し熱処理した後、９５０℃中３０分間拡散をおこなった。
【００３９】
次に図１５に示すように、ＰＢＦを除去後、石英基板１０６と貼り合わせる。ウエハ及び石英を酸又はアルカリ又はこれらの組合せで洗浄した後、貼り合わせ、１５０℃で熱処理する。
【００４０】
次に、Ｓｉ基板を機械研磨により〜１０μｍ程度まで薄膜化し、２００℃で熱処理する。次に選択エッチング液（２０％ＫＯＨ＋２％ＩＰＡ溶液）でエッチングをおこない、ｐ＋ 層を（０．１±０．０７）μｍまで薄膜化した（図１６）。
【００４１】
次に９００℃以上の熱処理で外方拡散をおこなう（図１７）。薄膜化により１０００℃の熱処理をおこなっても、石英とシリコン層の間の応力により欠陥を誘起することはないが、より欠陥が入りにくいようにするためには、シリコン層を部分的にパターニング、除去してやるとよい。本実施例では１０５０℃で１０００分間外方拡散することで１×１０１６ｃｍ−３のボロン濃度とすることが出来た。次にＣＶＤ法、液相法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ−Ｂｅａｍ−Ｅｐｉｔａｘｙ）法により、シリコンエピタキシャル層１０７を成長させて図１３に示すようなＳＯＩ基板を得る。エピタキシャル成長は４００℃〜１０００℃の領域でおこなうことが出来る。エピタキシャル成長は、シリコン層が所望の厚さになる様、膜厚設定をおこなうことが出来る。本実施例ではＳｉＨ２ Ｃｌ２ ガスをソースガスとして用い、減圧下８００℃で０．４μｍの成長をおこなった。エピタキシャル成長中の熱によりｐ型層の不純物はエピタキシャル層にも侵入し、平均のボロン濃度は３×１０１５ｃｍ−３まで低下した。最終的なシリコン膜厚は５０００±１００オングストロームであり、充分実用に耐えうるものである。又、Ｓｉ膜中の欠陥もバルクウエハ並に少なかった。なお、本実施例においてもｐ型をｎ型におきかえることができる。
【００４２】
本実施例は高温熱処理の困難な石英基板等を用いたＳＯＩ基板の構造、作製方法に適している。従って、従来の方法と比べて、特に石英基板上で、欠陥が少なく、膜厚が均一で、不純物濃度の低いＳＯＩ基板を安価なプロセスで作製することを可能にするものである。
［実施例４］
図１８に本発明の第４の実施例に依るＳＯＩ基板の構造を示す。図１８に示すように、Ｓｉ基板１０３上にシリコン酸化膜１０８、その上に外方拡散により低濃度化した単結晶シリコン層１０１ａがある。構造は第１の実施例と同一である。本実施例の特徴は表面を高濃度化した基板側の表面を酸化してから第２の基板と貼り合わせることにある。なお、第２基板の表面にシリコン酸化膜、シリコン窒化膜等の絶縁膜を形成しておいてもよい。
【００４３】
本実施例のＳＯＩ基板の製造方法を図１９〜図２２に示す。図１９に示すように、Ｓｉ基板１０４上に高濃度不純物層１０１ｂを形成する。高濃度不純物層１０１ｂの形成方法は他の実施例と同一のものが適用できるが、表面を酸化するために熱処理の時間を長くして深く拡散する必要がある。本実施例では、Ｓｉ基板へのボロン拡散を１０５０℃で６０分間おこなうことで深さ１．６μｍとした。次に図２０に示すように、このウエハを１０００℃でＨ２ ／Ｏ２ 混合ガス中で２５分間酸化することで３０００オングストロームの熱酸化膜１０８を形成する。酸化膜１０８は５０〜５０００オングストロームが可能である。酸化の厚さにより、ボロンの深さも変化するので、必要なＳｉ膜厚に応じて膜厚、ボロンの深さを決めることができる。
【００４４】
次に図２１に示すように、この基板を第２のＳｉ基板１０３と貼り合わせる。更に図２２に示すように、貼り合わせた基板のＳｉ基板１０４の部分をエッチング除去する。エッチング除去方法は前記４つの実施例と同じ方法を用いることができる。本実施例においては、ＫＯＨで残り厚を１０μｍとした後、ＫＯＨ＋２％ＩＰＡ溶液で５０００±７０オングストロームまで薄膜化した。
【００４５】
次にＡｒ中１１００℃で１５００分間熱処理することでボロンを外方拡散してｐ＋ 型層を１Ｅ１６ｃｍ−３まで低濃度化して、図１８に示すようなＳＯＩ基板を作製した。作製したＳｉ膜の欠陥はバルクウエハ並に少なかった。
【００４６】
本実施例ではＳｉ膜１０１ａと酸化膜１０８の界面が熱酸化により形成した界面であるため、界面特性が優れたＳＯＩ基板が得られる。この優れた界面特性は集積回路の高歩留り、高信頼性化に寄与する。
【００４７】
また、特にボロンを用いた場合、高濃度表面を酸化した際にボロンの一部が酸化膜側にとりこまれるため、Ｓｉ膜中のボロン濃度が若干低下する。このため、外方拡散による低濃度化に要する時間を短縮する効果がある。
［実施例５］
図２３〜図２７に本発明の第５の実施例によるＳＯＩ基板の製造方法を示す。本実施例の特徴は厚さ数十〜数百オングストロームのＳｉＯ２ 膜１２０を介して１Ｅ１９〜１Ｅ２１のｐ＋ ボロンドープ層１０１ｂをＳｉ基板１０４上に形成した点である。
【００４８】
まず、図２３に示すように、Ｓｉ基板１０４上に厚さ数十〜数百オングストロームのＳｉＯ２ 膜１２０を形成する。本実施例ではＳｉ基板１０４を４００℃の炉中で１０〜２０分熱酸化することにより、厚さ２０オングストローム程度の薄いＳｉＯ２ 膜１２０を形成した。また、薄いＳｉＯ２ 膜１２０はＰｔ片を入れた２０〜３０℃のＨ２ Ｏ２ 水溶液にＳｉ基板１０４を３０〜６０分浸すことによっても形成される。Ｈ２ Ｏ２ がＰｔ触媒によりＨ２ Ｏ２ →Ｈ２ Ｏ＋Ｏ２−＋２ｈ＋ （ｈ＋ ：ホール）と分解され、ここで生じた酸化力の強いＯ２−によりＳｉ表面に薄いＳｉＯ２ 膜１２０が形成される。
【００４９】
なお、上記のように化学的に厚さ２０オングストローム程度の薄い酸化膜を形成する方法としては次に示す方法も可能であった。
（１）Ｈ２ ＳＯ４ ：Ｈ２ Ｏ２ ＝４：１の溶液にＳｉウエハを１２０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは５オングストローム／分から１５オングストローム／分であった。
（２）オゾンＯ３ を２ｐｐｍ添加したＨ２ Ｏ中にＳｉウエハを３０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは２０オングストローム／分から４０オングストローム／分であった。
（３）３０％Ｈ２ Ｏ２ を添加したＨ２ Ｏ中にＳｉウエハを９０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは１５オングストローム／分から３０オングストローム／分であった。
（４）ＮＨ４ ＯＨ：Ｈ２ Ｏ２ ：Ｈ２ Ｏ＝０．０５：１：５の溶液にＳｉウエハを９０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは１０オングストローム／分から２０オングストローム／分であった。（５）ＨＣｌ：Ｈ２ Ｏ２ ：Ｈ２ Ｏ＝１：１：６の溶液にＳｉウエハを９０℃，１０分の条件で浸したところ、Ｓｉウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは２０オングストローム／分から４０オングストローム／分であった。
【００５０】
次に図２４に示すように、薄いＳｉＯ２ 膜１２０を介してｐ＋ ボロンドープ層を形成する。ＳｉＯ２ 膜１２０は厚さが数十オングストロームと非常に薄いため、ボロン注入の障壁としてほとんど作用せず、従って第１の実施例のｐ＋ ボロンドープ層の形成方法がそのまま採用できる。本実施例においては、東京応化工業社製のポリボロンフィルム（型番ＭＫ−３１）を回転塗布した後、１４０℃大気中３０分間熱処理した後、６００℃のＯ２ ガス中で３０分間熱処理を行った。その後１０５０℃のＮ２ 中で３０分間熱処理して表面濃度１Ｅ２０ｃｍ−３、深さ１．２μｍのｐ＋ 層１０１ｂを得た。
【００５１】
次に、薄いＳｉＯ２ 膜１２０を希フッ酸水溶液で除去し、図２５に示すように、このウエハと、表面を熱酸化した別のＳｉウエハ１０３を洗浄後、貼り合わせる。ウエハの洗浄方法および貼り合せ方法は第１実施例と同じである。この場合、ｐ＋ ボロンドープ層１０１ｂ形成時にｐ＋ ボロンドープ層１０１ｂ表面に付着したパーティクル，炭素化合物，金属原子等は、薄いＳｉＯ２ 膜１２０除去時に、ＳｉＯ２ 膜１２０といっしょに取り除かれるため、パーティクル等に起因するボイドの低減、金属原子による界面準位の発生の防止等に効果がある。
【００５２】
さらに別の貼り合せ方法として、薄いＳｉＯ２ 膜１２０を残したまま、別の熱酸化ウエハを貼り合わせることもできる。この場合は、貼り合わせ面が酸化膜で覆われているため、パーティクル、炭素化合物、金属原子等が更に付着しにくく、更にボイドの低減等に効果がある。
【００５３】
この方法で製造したＳＯＩ基板では、単結晶Ｓｉと絶縁膜（ＳｉＯ２ ）との界面が熱酸化によって形成されるため、電気的に優れた界面特性を有する。
【００５４】
次のＳｉウエハ１０４の除去工程（図２６）及び、ボロンの外方拡散工程（図２７）は第１実施例と同じ方法を用いることができる。
【００５５】
ここで、ＳｉＯ２ 膜１２０について行った特性評価について説明する。１０００℃ｗｅｔで熱酸化したサンプルでフッ酸量を極めて減らしたフッ酸とアンモニア水との混合からなるバッファードフッ酸のエッチングレートが１オングストローム／分の時、ＳｉＯ２ 膜１２０で上記バッファードフッ酸のエッチングレートを測定した。この場合２オングストローム／分で約２倍であった。
【００５６】
なお、ＳｉＯ２ 膜１２０を形成する場合、熱酸化の温度を徐々に低下させ、成長させた膜に対して上記バッファードフッ酸によりエッチングレートの測定実験をしたところ、６００℃酸化の時エッチングレートは１０００℃ｗｅｔ酸化に比べて、エッチングレートは約１．５〜１．８倍と向上したが、この膜を介してボンディングしても（膜を除去せずに貼り合わせた）ボイド数はそれ程減少しなかった。しかし、上記のように４００℃酸化の時、エッチングレートは約２倍となりボイド数は従来に比較して約１ケタ以下と激減した。したがって、上記湿式１０００℃の熱酸化膜におけるバァードフッ酸のエッチングレートよりも２倍以上速くかつ不純物の添加されていない酸化膜を用いることが、ボイドを減少させるうえで好適であると考えられる。
【００５７】
また、上述した薄いＳｉＯ２ 膜１２０はＰｔ片を入れた２０〜３０℃のＨ２ Ｏ２ 水溶液にＳｉ基板１０４を３０〜６０分浸すことによって形成した薄いＳｉＯ２ 膜１２０に対して、上記バッファードフッ酸でエッチングしたところ、エッチングレートが５オングストローム／分から４０オングストローム／分のものが得られた。このレートはＨ２ Ｏ２ の量やその処理温度により変化するが、これらのエッチングレートが高い膜ほどボイドの数が減り良好なものが得られることがわかった。
【００５８】
以上説明した本実施例では薄いＳｉＯ２ 膜１２０を介してボロンを注入しｐ＋ ボロンドープ層１０１ｂを形成するため、Ｓｉ薄膜上にパーティクル、重金属汚染等を付着させることなく、貼り合わせをおこなうことができる。そのため、ボイドの発生を抑え、ＳＯＩ基板製造の高歩留化が達成できる。
［実施例６］
本実施例の特徴は、第１〜第５実施例における外方拡散工程を減圧あるいは、Ｈ２ 雰囲気、あるいは減圧かつＨ２ 雰囲気中で行う点である。減圧下で外方拡散を行った場合、ウエハ表面から放出されたホウ素あるいはヒ素、リンの不純物が速やかにウエハ表面から取り除かれるため、不純物放出が平衡状態にならず、外方拡散工程の時間が短縮される。
【００５９】
一方、Ｈ２ 雰囲気中で外方拡散を行った場合、Ｈ２ は還元性ガスであるため、Ｓｉウエハ表面の熱酸化膜又は熱窒化膜形成を防ぎ、酸化膜によるボロン放出のさまたげを防ぐ効果がある。またＨｅ，Ａｒ等の不活性ガスを混入しても同様の効果がある。Ｈ２ 雰囲気中で外方拡散を行った場合、ウエハ表面から放出されたホウ素、あるいはヒ素、リンの不純物は水素と結合し、それぞれ水素化ホウ素（Ｂｘ Ｈｙ ）、水素化ヒ素（Ａｓｘ Ｈｙ ）、水素化リン（Ｐｘ Ｈｙ ）の化合物としてウエハ表面から取り除かれ、外方拡散工程の時間が短縮される。またＨ２ 雰囲気中の水素はウエハ内部に侵入し、高濃度不純物により生じた結晶欠陥、あるいは不純物が抜けたことにより生じた結晶欠陥に起因する準位、さらにはＳｉ−ＳｉＯ２ 界面の界面準位にトラップされ、これら不要な準位の働きを抑え、デバイスを作製した際のリーク電流、暗電流の生成を低減する。
【００６０】
本実施例においては、減圧の効果とＨ２ 雰囲気の効果の両者をかけ合わせて外方拡散を行った。外方拡散の条件は、圧力１０−７ｔｏｒｒ〜５００ｔｏｒｒ、Ｈ２ 流量１０リットル／ｍｉｎ〜２００リットル／ｍｉｎ、温度１０００℃〜１３００℃で行うことができる。一例として図２８に圧力８０ｔｏｒｒ、Ｈ２ 流量１００リットル／ｍｉｎ、温度１１５０℃でボロンの外方拡散を行った実験結果を示す。横軸をＳｉ膜厚とし、外方拡散時間をパラメータとしたＳｉ膜中の平均ボロン濃度をプロットした。外方拡散前のボロンの濃度は５Ｅ１８〜３Ｅ１９、ＳＯＩのＳｉ膜厚は１６００〜１１１００オングストロームである。
【００６１】
なお、ボロン濃度は、Ｓｉ膜中の平均的な濃度である。外方拡散時間と伴にＳｉ膜中のボロン濃度が小さくなる様子と、Ｓｉ膜厚が薄いほど、ボロンが効果的に放出される傾向が確認でき、Ｓｉ膜厚約６０００オングストローム以下において、Ｓｉ膜中の平均ボロン濃度１０１５台まで減少させることができた。
【００６２】
本実施例は、従来の外方拡散工程に比べ、減圧、Ｈ２ 雰囲気により、高温化で処理することで工程の時間短縮を実現し、スループットを向上するとともに、Ｈ２ アニール効果によるＳｉ膜の品質に優れたＳＯＩ基板を実現できる。
［実施例７］
図２９〜図３３に本発明の第７実施例によるＳＯＩ基板の製造方法を示す。図２９の厚さ数十〜数百オングストロームのＳｉＯ２ 膜１２０を介してｐ＋ ボロンドープ層１０１ｂを形成する工程から図３０のＳｉＯ２ 膜１２０を除去する工程までの製造工程は第５の実施例と同じである。本実施例の特徴は、ｐ＋ ボロンドープ層１０１ｂ表面を熱酸化することにより厚さ数百〜数千オングストロームのＳｉＯ２ 膜１２１を形成し、このＳｉＯ２ 膜１２１と、別のＳｉウエハ１０３を貼り合わせた点である。本実施例ではＳｉウエハ１０４を１０００℃の炉中で約１時間ｗｅｔ熱酸化することにより、厚さ４０００オングストローム程度のＳｉＯ２ 膜１２１を形成した（図３１）。図３２及び図３３に示すその後の貼り合わせ工程、Ｓｉウエハ１０４除去工程は第１実施例と同じであり、次の外方拡散工程は第６実施例と同じである。
【００６３】
本実施例で製造したＳＯＩ基板では単結晶Ｓｉ１０１ａと、絶縁膜（ＳｉＯ２ ）１２１との界面が熱酸化によって形成されるため電気的に優れた界面特性を有し、デバイスを形成した際、高信頼性、高歩留りのＳＯＩデバイスが実現できる。
［実施例８］
図３４〜図３７に本発明の第８実施例によるＳＯＩ基板の製造方法を示す。本実施例の特徴は、Ｓｉウエハ１０４の熱酸化により厚さ数百〜数千オングストロームのＳｉＯ２ 膜１２２を形成し、このＳｉＯ２ 膜１２２を介してボロンを注入し、ｐ＋ ボロン層１０１ｂを形成した後、ＳｉＯ２ 膜１２２と別のＳｉウエハ１０３を貼り合わせた点である。
【００６４】
本実施例では、Ｓｉウエハ１０４を１０００℃の炉中で１時間ｗｅｔ熱酸化することにより厚さ４０００オングストローム程度の酸化膜１２２を形成し（図３４）、１００ｋｅＶでドーズ量１Ｅ１６のボロンを注入し、厚さ１．０μｍ程度のｐ＋ ボロンドープ層１０１ｂを形成した（図３５）。図３６及び図３７に示す後の貼り合せ工程、Ｓｉウエハ１０４除去工程は第１実施例と同じであり、次の外方拡散工程は第７実施例と同じである。
【００６５】
本実施例で製造したＳＯＩ基板では、ｐ＋ ボロンドープ層１０１ｂを形成した後、加えられる熱工程は貼り合せ工程のみであるため、ｐ＋ ボロンドープ層１０１ｂのプロファイルが急峻となり、Ｓｉウエハ１０４除去工程のエッチングでのｐ＋ ／ｐ− の選択比が向上し、第４、第７実施例に比べＳｉ膜１０１ａの厚さが均一なＳＯＩ基板が得られる。また、Ｓｉ膜１０１ａとＳｉＯ２ 膜１２２との界面が熱酸化によって形成されるため、電気的に優れた界面特性を有し、高信頼性、高歩留りのＳＯＩデバイスが実現できる。
【００６６】
【発明の効果】
以上説明した様に、本発明によれば、高濃度不純物層を選択的に残した後外方拡散により低濃度化した層を有する半導体基板（例えば、ＳＯＩ基板）を提供することにより、
▲１▼ 結晶欠陥がバルクウエハ並に少なく、
▲２▼ 膜厚分布が極めて良く、
▲３▼ シリコン等の半導体中の不純物濃度が充分低く、
▲４▼ Ｉｎｓｕｌａｔｏｒ層の膜厚、材料の設定が自由で、
▲５▼ 安価に製造できる、
半導体基板を得ることができる。
【００６７】
この半導体基板は高速低消費電力の高集積回路だけでなく、ＬＣＤ用駆動パネル、パワーＩＣ等幅広い用途に応用することが可能となった。
【図面の簡単な説明】
【図１】本発明の第１の実施例に依るＳＯＩ基板の構造を示す断面図である。
【図２】（ａ）は第１実施例の外方拡散前の不純物プロファイル、（ｂ）は外方拡散後の不純物プロファイルである。
【図３】本発明の第１の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図４】本発明の第１の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図５】本発明の第１の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図６】本発明の外方拡散による、不純物濃度の低下の様子を表わすグラフである。
【図７】本発明を用いて作製した液晶パネルの概観図である。
【図８】本発明の第２の実施例に依るＳＯＩ基板の構造を示す断面図である。
【図９】本発明の第２の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１０】本発明の第２の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１１】本発明の第２の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１２】本発明の第２の実施例における不純物濃度の低下の様子を表わすグラフである。
【図１３】本発明の第３の実施例に依るＳＯＩ基板の構造を示す断面図である。
【図１４】本発明の第３の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１５】本発明の第３の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１６】本発明の第３の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１７】本発明の第３の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図１８】本発明の第４の実施例に依るＳＯＩ基板の構造を示す断面図である。
【図１９】本発明の第４の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２０】本発明の第４の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２１】本発明の第４の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２２】本発明の第４の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２３】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２４】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２５】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２６】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２７】本発明の第５の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図２８】減圧下及びＨ２ 雰囲気下における外方拡散の結果を示すグラフである。
【図２９】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３０】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３１】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３２】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３３】本発明の第７の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３４】本発明の第８の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３５】本発明の第８の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３６】本発明の第８の実施例のＳＯＩ基板の製造方法を示す断面図である。
【図３７】本発明の第８の実施例のＳＯＩ基板の製造方法を示す断面図である。
【符号の説明】
１０１ａ ｐ型シリコン層
１０１ｂ ｐ＋ 型シリコン層
１０２ シリコン酸化膜
１０３ シリコン基板
１０４ シリコン基板
１０５ シリコン窒化膜
１０６ 石英基板
１０７ エピタキシャルシリコン層
１０８ シリコン酸化膜
１２０ 薄いシリコン酸化膜
１２１ シリコン酸化膜
１２２ シリコン酸化膜
Claims (11)
- 表面側に高濃度不純物層を有する半導体基板を形成する工程と、該半導体基板の高濃度不純物層の面と絶縁体面を有する基板の該絶縁体面とを貼り合わせる工程と、前記高濃度不純物層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含む半導体基板の製造方法。
- 前記半導体基板はシリコンからなり、前記絶縁体面を有する基板の該絶縁体面が酸化シリコンからなることを特徴とする請求項１記載の半導体基板の製造方法。
- 前記半導体基板はシリコンからなり、前記絶縁体面を有する基板の該絶縁体面が窒化シリコンからなることを特徴とする請求項１記載の半導体基板の製造方法。
- 前記半導体基板はシリコンからなり、前記絶縁体面を有する基板の該絶縁体面が窒酸化シリコンからなることを特徴とする請求項１記載の半導体基板の製造方法。
- 貼り合わせ工程前に前記高濃度不純物層上に薄い酸化膜を形成し、この酸化膜を除去した後に貼り合わせを行うことを特徴とする請求項１記載の半導体基板の製造方法。
- 貼り合わせ工程前に前記高濃度不純物層上に薄い酸化膜を形成し、この酸化膜を介して貼り合わせを行うことを特徴とする請求項１記載の半導体基板の製造方法。
- 高濃度不純物層と絶縁体層とが接して設けられ、表面側に該絶縁体層を有する半導体基板を形成する工程と、該半導体基板の絶縁体層の面と他の基板面とを貼り合わせる工程と、前記高濃度不純物層および前記絶縁体層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含む半導体基板の製造方法。
- 前記半導体基板はシリコンからなり、前記絶縁体層が酸化シリコンからなることを特徴とする請求項７記載の半導体基板の製造方法。
- 前記半導体基板はシリコンからなり、前記絶縁体層が窒化シリコンからなることを特徴とする請求項７記載の半導体基板の製造方法。
- 前記半導体基板はシリコンからなり、前記絶縁体層が窒酸化シリコンからなることを特徴とする請求項７記載の半導体基板の製造方法。
- 前記外方拡散は還元性ガス中で行われることを特徴とする請求項１又は７記載の半導体基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07039694A JP3542376B2 (ja) | 1994-04-08 | 1994-04-08 | 半導体基板の製造方法 |
| DE69528611T DE69528611T2 (de) | 1994-04-08 | 1995-04-04 | Verfahren zur Herstellung eines Halbleitersubstrates |
| EP95302253A EP0676796B1 (en) | 1994-04-08 | 1995-04-04 | Method for manufacturing a semiconductor substrate |
| US08/864,904 US5773355A (en) | 1994-04-08 | 1997-05-29 | Method for manufacturing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07039694A JP3542376B2 (ja) | 1994-04-08 | 1994-04-08 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283380A JPH07283380A (ja) | 1995-10-27 |
| JP3542376B2 true JP3542376B2 (ja) | 2004-07-14 |
Family
ID=13430255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07039694A Expired - Fee Related JP3542376B2 (ja) | 1994-04-08 | 1994-04-08 | 半導体基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5773355A (ja) |
| EP (1) | EP0676796B1 (ja) |
| JP (1) | JP3542376B2 (ja) |
| DE (1) | DE69528611T2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0706203A1 (en) * | 1994-09-14 | 1996-04-10 | Nippon Telegraph And Telephone Corporation | Method of manufacturing SOI substrate |
| EP0759634A1 (en) * | 1995-08-17 | 1997-02-26 | Shin-Etsu Handotai Company Limited | SOI wafer and method for the preparation thereof |
| JPH09331049A (ja) * | 1996-04-08 | 1997-12-22 | Canon Inc | 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板 |
| US6287900B1 (en) * | 1996-08-13 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device with catalyst addition and removal |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| JPH10275905A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
| US6303967B1 (en) | 1998-02-05 | 2001-10-16 | Integration Associates, Inc. | Process for producing an isolated planar high speed pin photodiode |
| US6548878B1 (en) | 1998-02-05 | 2003-04-15 | Integration Associates, Inc. | Method for producing a thin distributed photodiode structure |
| US6027956A (en) * | 1998-02-05 | 2000-02-22 | Integration Associates, Inc. | Process for producing planar dielectrically isolated high speed pin photodiode |
| US6458619B1 (en) | 1998-02-05 | 2002-10-01 | Integration Associates, Inc. | Process for producing an isolated planar high speed pin photodiode with improved capacitance |
| US6753586B1 (en) | 1998-03-09 | 2004-06-22 | Integration Associates Inc. | Distributed photodiode structure having majority dopant gradient and method for making same |
| US6344838B1 (en) * | 1998-04-06 | 2002-02-05 | Em Microelectronic-Marlin Sa | Control device for a liquid crystal display cell |
| JP3635200B2 (ja) | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| TW444266B (en) | 1998-07-23 | 2001-07-01 | Canon Kk | Semiconductor substrate and method of producing same |
| US6346978B1 (en) * | 1999-07-13 | 2002-02-12 | Sharp Laboratories Of America, Inc. | SOI TFT array substrate for LCD projection display |
| US6690078B1 (en) | 1999-08-05 | 2004-02-10 | Integration Associates, Inc. | Shielded planar dielectrically isolated high speed pin photodiode and method for producing same |
| JP2002110949A (ja) | 2000-09-28 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
| JP2002110688A (ja) | 2000-09-29 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
| US6660606B2 (en) | 2000-09-29 | 2003-12-09 | Canon Kabushiki Kaisha | Semiconductor-on-insulator annealing method |
| US6498073B2 (en) * | 2001-01-02 | 2002-12-24 | Honeywell International Inc. | Back illuminated imager with enhanced UV to near IR sensitivity |
| GB2375887A (en) * | 2001-02-23 | 2002-11-27 | Fuji Electric Co Ltd | MEMS device with reduced stiction |
| JP4653374B2 (ja) * | 2001-08-23 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| KR100425582B1 (ko) * | 2001-11-22 | 2004-04-06 | 한국전자통신연구원 | 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법 |
| US20030134486A1 (en) * | 2002-01-16 | 2003-07-17 | Zhongze Wang | Semiconductor-on-insulator comprising integrated circuitry |
| US6743662B2 (en) * | 2002-07-01 | 2004-06-01 | Honeywell International, Inc. | Silicon-on-insulator wafer for RF integrated circuit |
| JP4518886B2 (ja) * | 2004-09-09 | 2010-08-04 | シャープ株式会社 | 半導体素子の製造方法 |
| US7244659B2 (en) * | 2005-03-10 | 2007-07-17 | Micron Technology, Inc. | Integrated circuits and methods of forming a field effect transistor |
| JP2007059704A (ja) * | 2005-08-25 | 2007-03-08 | Sumco Corp | 貼合せ基板の製造方法及び貼合せ基板 |
| JP2008004821A (ja) * | 2006-06-23 | 2008-01-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| US7557002B2 (en) * | 2006-08-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming transistor devices |
| US8273636B2 (en) | 2006-10-27 | 2012-09-25 | Soitec | Process for the transfer of a thin layer formed in a substrate with vacancy clusters |
| US7989322B2 (en) * | 2007-02-07 | 2011-08-02 | Micron Technology, Inc. | Methods of forming transistors |
| JP5433927B2 (ja) | 2007-03-14 | 2014-03-05 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| JP5220335B2 (ja) * | 2007-04-11 | 2013-06-26 | 信越化学工業株式会社 | Ｓｏｉ基板の製造方法 |
| KR20100076223A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | 피모스 트랜지스터 및 이를 제조하는 방법 |
| US7985658B2 (en) * | 2009-06-08 | 2011-07-26 | Aptina Imaging Corporation | Method of forming substrate for use in imager devices |
| EP2282332B1 (en) * | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
| WO2016081367A1 (en) | 2014-11-18 | 2016-05-26 | Sunedison Semiconductor Limited | HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION |
| CN114496732B (zh) * | 2015-06-01 | 2023-03-03 | 环球晶圆股份有限公司 | 制造绝缘体上硅锗的方法 |
| EP3378094B1 (en) | 2015-11-20 | 2021-09-15 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
| CN112262467B (zh) | 2018-06-08 | 2024-08-09 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
| WO2021241044A1 (ja) * | 2020-05-26 | 2021-12-02 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2596605B2 (ja) * | 1988-05-20 | 1997-04-02 | 日本電信電話株式会社 | Ｓｏｉ基板の製造方法 |
| US4939101A (en) * | 1988-09-06 | 1990-07-03 | General Electric Company | Method of making direct bonded wafers having a void free interface |
| US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
| US5098861A (en) * | 1991-01-08 | 1992-03-24 | Unitrode Corporation | Method of processing a semiconductor substrate including silicide bonding |
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
| US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US5455193A (en) * | 1994-11-17 | 1995-10-03 | Philips Electronics North America Corporation | Method of forming a silicon-on-insulator (SOI) material having a high degree of thickness uniformity |
-
1994
- 1994-04-08 JP JP07039694A patent/JP3542376B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-04 EP EP95302253A patent/EP0676796B1/en not_active Expired - Lifetime
- 1995-04-04 DE DE69528611T patent/DE69528611T2/de not_active Expired - Fee Related
-
1997
- 1997-05-29 US US08/864,904 patent/US5773355A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5773355A (en) | 1998-06-30 |
| EP0676796B1 (en) | 2002-10-23 |
| DE69528611T2 (de) | 2003-06-26 |
| JPH07283380A (ja) | 1995-10-27 |
| DE69528611D1 (de) | 2002-11-28 |
| EP0676796A2 (en) | 1995-10-11 |
| EP0676796A3 (en) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3542376B2 (ja) | 半導体基板の製造方法 | |
| JP3187109B2 (ja) | 半導体部材およびその製造方法 | |
| JP3265493B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| KR101232470B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| US5897362A (en) | Bonding silicon wafers | |
| EP0553774A1 (en) | Semiconductor device and method for producing the same | |
| EP1965413A1 (en) | Method for manufacturing soi substrate, and soi substrate | |
| JP3437540B2 (ja) | 半導体部材及び半導体装置の製造方法 | |
| WO2022001780A1 (zh) | 绝缘体上半导体结构的制造方法 | |
| JPH10189609A (ja) | 半導体装置及びその製造方法 | |
| JP3518471B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH07283381A (ja) | 貼合わせ半導体基体の製造方法 | |
| JP2716300B2 (ja) | 半導体装置の製造方法 | |
| EP0706203A1 (en) | Method of manufacturing SOI substrate | |
| US20220122849A1 (en) | Structure and Method for Embedded Gettering in a Silicon On Insulator Wafer | |
| WO2022001779A1 (zh) | 绝缘体上半导体结构的制造方法 | |
| JPH08148659A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH05218072A (ja) | 半導体装置の製造方法 | |
| WO2022179615A1 (zh) | 绝缘体上半导体结构的制造方法 | |
| JP3128076B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS61156820A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |