JP3542376B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP3542376B2
JP3542376B2 JP07039694A JP7039694A JP3542376B2 JP 3542376 B2 JP3542376 B2 JP 3542376B2 JP 07039694 A JP07039694 A JP 07039694A JP 7039694 A JP7039694 A JP 7039694A JP 3542376 B2 JP3542376 B2 JP 3542376B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
manufacturing
layer
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07039694A
Other languages
English (en)
Other versions
JPH07283380A (ja
Inventor
俊輔 井上
嘉彦 福元
守 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP07039694A priority Critical patent/JP3542376B2/ja
Priority to DE69528611T priority patent/DE69528611T2/de
Priority to EP95302253A priority patent/EP0676796B1/en
Publication of JPH07283380A publication Critical patent/JPH07283380A/ja
Priority to US08/864,904 priority patent/US5773355A/en
Application granted granted Critical
Publication of JP3542376B2 publication Critical patent/JP3542376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136277Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/012Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【産業上の利用分野】
本発明は半導体基板の製造方法に係わり、特に、絶縁膜上に単結晶Siが形成されたSilicon−On−Insulator(以下SOIと記す)基板製造方法に好適に用いられるものである。
【0002】
【従来の技術】
SOI基板は、ゲート長0.1μm以下のMOS集積回路用高性能基板、及び液晶パネル駆動用の単結晶薄膜トランジスタ(Thin−Film−Transistor:以下TFTという。)回路用の基板として近年注目を集めているが、コスト、性能の両面で従来の単結晶基板を上まわるものはなかなか実用化される気配がない。というのも、SOI基板に必要な条件が全て満たされるものが実現されていないからである。
【0003】
その条件とは、
▲1▼ 単結晶シリコン中の欠陥が充分少ないこと、
▲2▼ シリコン膜厚が均一であること、
▲3▼ シリコン中の不純物が充分低濃度であること、
▲4▼ Insulatorの膜厚、材料設定に自由度があること、
▲5▼ 安価に製造できること、
などである。ここで、従来のSOI基板及びその製法として以下に5通りについて述べる。
【0004】
i) SIMOX(Separation−by−Implanted−Oxygen)基板
単結晶シリコン表面から高エネルギーで高ドーズの酸素イオンを注入した後、高温でアニールした基板である。単結晶中の欠陥密度が10 (コ/cm )以上であること、Insulatorが酸化シリコンに限定され、膜厚も自由度がないこと、高エネルギー高ドーズのイオン注入工程が極めて高価であることより前記▲1▼,▲4▼,▲5▼の条件を満足しない。
【0005】
ii) ポリシリコン再結晶化基板
絶縁基板上にポリシリコンを堆積した後、レーザー等のエネルギービームを走査することによりポリシリコンを融解再結晶化して作製する基板である。再結晶化時にcmオーダーの周期の凹凸が発生すること、均一な再結晶化が困難であるためにポリシリコンの粒界が残留したり結晶軸が不揃いになること、エネルギービームをゆっくり照射するために製造コストが高いことなどにより前記▲1▼,▲2▼,▲5▼の条件を満足しない。
【0006】
iii ) 貼り合せ+研磨による基板
2枚のシリコン基板を貼り合わせた後、機械研磨によりシリコンを薄膜化して作製する基板である。機械研磨の均一性が充分でないため絶縁膜上のシリコン膜の均一性が確保できず、▲2▼の条件を満足しない。
【0007】
iv ) 貼り合せ+エッチストップによる基板
2枚のシリコン基板を貼り合わせた後、エッチングによりシリコンを薄膜化して作製する基板である。薄膜化される基板の貼り合わせ表面は、予め高濃度不純物層上に低濃度不純物層が形成された形となっており、エッチング液は高濃度不純物層を選択的にエッチングするフッ硝酸(HF,HNO の混合液)系を用いる。
【0008】
高濃度不純物層/低濃度不純物層構造と、エッチング液の選択性が製法の鍵であり、前者については、低濃度不純物層をエピタキシャル成長により形成する方式、高濃度不純物層を高エネルギー高ドーズイオン注入により形成する方式等がある。
【0009】
エピタキシャル成長を用いた場合、成長時のヒロック,パーティクル,積層欠陥等が発生すると貼り合せ時にシリコンの一部が接着しないボイドを生じ、広義の欠陥が増大すること、フッ硝酸系のエッチング液は供給律速の系であるためにウエハ全面で均一にエッチングするのが著しく困難であること、エピタキシャル成長、高エネルギー高ドーズイオン注入工程等の高価な工程を必要とすることなどにより▲1▼,▲2▼,▲5▼の条件を満足しない。
【0010】
v ) 貼り合わせ+エッチストップ+酸化低濃度化による基板
今井によって提案された手法による基板(特開平2−49466号公報)であり、表面にp 型不純物を拡散した第1の基板と第2の基板とを貼り合わせた後、選択エッチングにより、p 型層を残してエッチングした後、酸化によりp 型層の一部を酸化して、この酸化層にp 型不純物を取り込ませることでp 濃度を低下させるものである。
【0011】
エッチング液にはEPW(エチレンジアミン、ピロカテコールと水の混合液)を用い、選択性、均一性は優れている。また単結晶シリコンの貼り合せであり、欠陥密度はバルクウエハ並である。更に、高価なプロセスである高エネルギーイオン注入、エピタキシャル成長等を用いておらず、製造コストも充分下げられる可能性がある。
【0012】
【発明が解決しようとする課題】
しかしながら上記のv )の方法では、膜中の不純物濃度は〜1017cm−3までしか低下しておらず、基板の用途が限定されている。例えば、CMOS集積回路を作製する際にはPMOSトランジスタのウエル領域を作製する都合上、不純物濃度は膜中で最高でも〜1016cm−3、出来れば1015cm−3にすることが望ましい。特に液晶パネル駆動回路の様に10(V)以上の高電圧を取り扱う回路では、高濃度領域を残すことは耐圧を確保する上で避けねばならない。
【0013】
なお、上記の v)の方法において、特開平2−29466号公報に開示されるように、「初期p 膜の膜厚を1.0μm以上にし、酸化時間を長くする」ことで厚く形成される酸化層に不純物を取り込ませて不純物濃度を低下させることも考えられるが、酸化量と酸化時間との関係を考慮すると0.1μm酸化膜の厚さを増加する毎に数時間の工程増となる。更に、液晶パネルで必要な0.3〜0.7μmのSi厚を得るためにp 層の厚さを厚くしてゆく場合、SiO /Si界面近傍のボロンプロファイルが平らであるために、表面を酸化していってもSi膜中のボロンはSi厚が充分薄くなってはじめて効果的に低下しはじめると考えられので十分な不純物濃度の低下は期待できない。
【0014】
また上記のv )の方法において、上記の特開平平2−29466号公報に開示されるように、「p 層上にノンドープの非晶質あるいは多結晶Si膜等を形成し、熱処理によりボロンを拡散させた後酸化により後で形成したSi厚を除去する」ことも考えられるが、膜堆積工程、熱処理工程、酸化工程等、上記の方法の特徴である低コストの特性を損うものであり、他の従来法に対する優位性が疑問視される。
【0015】
以上述べた様に、上記のv )の方法は、「0.1μm以下の極薄膜の構造で、>1017cm−3のボロン濃度」という限られた範囲の基板を作製する技術となっており、前に述べた様に、SOI基板としてあらゆる用途に供するものとはなっていない。
【0016】
【課題を解決するための手段】
本発明の半導体基板の製造方法は、表面側に高濃度不純物層を有する半導体基板を形成する工程と、該半導体基板の高濃度不純物層の面と絶縁体面を有する基板の該絶縁体面とを貼り合わせる工程と、前記高濃度不純物層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含むことを特徴とする。
【0018】
また本発明の半導体基板の製造方法は、高濃度不純物層と絶縁体層とが接して設けられ、表面側に該絶縁体層を有する半導体基板を形成する工程と、該半導体基板の絶縁体層の面と他の基板面とを貼り合わせる工程と、前記高濃度不純物層および前記絶縁体層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含むことを特徴とする。
【0019】
なお、外方拡散とは半導体基板内の不純物が熱処理等によって基板外の雰囲気中に拡散放出される現象をいう。
【0020】
【作用】
本発明の半導体基板は、外方拡散により不純物を低濃度化した半導体層を絶縁体面上に有することにより、従来より、広い範囲の半導体膜厚で、低不純物濃度の半導体基板(SOI基板等)を実現したものである。
【0021】
本発明の半導体基板の製造方法は、上記本発明の半導体基板を基板の貼り合わせにより製造するものであり、表面側に高濃度不純物層を有する半導体基板と絶縁体面を有する基板とを貼り合わせるか、又は高濃度不純物層と絶縁体層とが接して設けられ、表面側に絶縁体層を有する半導体基板と他の基板面とを貼り合わせ、その後、半導体基板を除去して絶縁体面上の高濃度不純物層を形成し、この高濃度不純物層の不純物濃度を外方拡散により低下させることで、低不純物濃度化を図ったものである。
【0022】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
[実施例1]
図1に本発明の第1の実施例に依るSOI基板の断面図を示す。同図に示すように、シリコン基板103上に500〜20000オングストロームのシリコン酸化膜102があり、その上に外方拡散により低濃度化したp型シリコン層101aが存在する。図中、矢印は外方拡散方向を示す。シリコン基板103はn型でもp型でも可能であり、比抵抗も0.001〜10 (Ω・cm)のあらゆる値のものが使える。
【0023】
図2(a),(b)は厚さ5000オングストロームの場合の、外方拡散前と外方拡散後の濃度プロファイルを示すものである。図2における外方拡散は後述するSOI基板の製造方法によるものであり、同図に示すように、p型シリコン層のボロンの不純物濃度1020cm−3を1016cm−3程度とすることができる。図3〜図5及び上記図1を用いて本発明によるSOI基板の製造方法を示す。まず図3に示すように、n型又はp型のシリコン基板の表面に高濃度のボロンドープ層を形成する。形成方法は、ボロンのイオン注入又はスピンオンガラス(SOG)又はポリボロンフィルム(PBF)からの固相拡散、或いはBSG(Boron−Silicate−Glass)からの固相拡散、BN(Boron−Nitride)からの気相拡散などが可能である。本実施例においては、東京応化工業社製のポリボロンフィルム(型番MK−31)を回転塗布した後、140℃の大気中30分間熱処理した後、600℃のO ガス中で30分間熱処理をおこなった。その後、1050℃のN 中で30分間熱処理して、表面濃度1E20cm−3、深さ1.2μmのp 層101bを得た。後のエッチング工程にて充分な選択比を得るためには、ボロン濃度は1E19cm−3以上であることが望ましく、より望ましくは5E19cm−3以上である。表面濃度は上記1050℃の熱処理温度を変え、ボロンのシリコンに対する固溶限を変えることで自由に設定できる。
【0024】
次に、図4に示すように、このウエハを表面を熱酸化した別のシリコン基板103と貼り合わせる。貼り合わせ前の洗浄方法としては、例えばH SO とH の混合液、希HF液、NH OHとH とH Oの混合液、またこれらの組合わせが可能である。ここではp 表面の表面荒れが生じない様、NH OH:H :H O=0.05:1:5程度の溶液を用いて50〜100℃の温度で洗浄した。然る後、貼り合わせたウエハを熱処理して接着を強固にする。この熱処理は400℃以上が可能であるが、充分効果を発揮するには800℃以上の工程を含むことが望ましい。雰囲気ガスはN ,O ,Ar又はこれらの混合液が可能である。熱処理時間は温度により異なり、p ボロンドープ層の深さの増し具合との兼ね合いから決定するとよい。本実施例ではN 中800℃で30分間熱処理をおこなった。
【0025】
次にSi基板104を除去する。除去方法としては、
(i)グラインダー及び選択エッチング溶液を用いる、
(ii)非選択エッチング溶液及び選択エッチング溶液を用いる、
(iii )選択エッチング溶液を用いる、
等の方法が可能である。
【0026】
上記(i)の方法としては、例えば特開平2−49466号公報にも開示されている様に、まず10μm±2μmの膜厚まで機械的な研磨(グラインディング)により薄層化し、次にエチレンジアミンが17ミリリットル、ピロカテコールが3g、H Oが8ミリリットルの混合液を100℃に加熱したもの、又は20%KOHに1〜5%のIPA(イソプロピルアルコール)を添加した混合液を80℃に加熱したものを使用し、p 層のみを残存させる。
【0027】
又上記(ii)の方法としては、例えばIPA無添加のKOHで又はTMAH溶液で〜10μmまで薄層化した後、上記のエッチング液を用いてp 層のみを残存させる。本実施例では80℃の20%KOH溶液で10μmまで薄膜化した後、20%KOHに2%のIPAを添加した80℃の溶液で残りのSi基板を除去した。1019cm−3以下のボロン濃度のシリコン層に対するエッチング速度は0.5μm/min程度であるが、1020cm−3の層に対するエッチング速度は10オングストローム/min以下である。このため、例えば±2μmの厚さのばらつきを持つ基板をボロンの拡散深さのばらつき程度まで低減できる。実際には、ボロンは濃度プロファイルを持つため、発明者らが試作した基板では5000±70オングストロームのものを得た(図5)。
【0028】
次にN 又はAr等の不活性ガス中又はH 等の還元性ガス中で、熱処理することで、p 型層101bを低濃度化して図1に示すようなSOI基板を得た。熱処理温度と時間により、低濃度化の程度が制御できる。熱処理温度としては1000℃以上で充分な効果を発揮するが、処理時間を短縮化するためには出来るだけ高温が良い。但し、N ガス中では1150℃以上で熱窒化膜の形成がはじまるので、望ましくない。図6に1100℃のN ガス中で熱処理したときのSi膜中のボロンの最高濃度を熱処理時間に対してプロットした。同図においては、Si膜厚をパラメータとしてプロットしてある。また熱処理前のボロンの最高濃度は1×1020cm−3である。この様に外方拡散による低濃度化はSi厚が薄いほど容易になるが、5000オングストローム程度の厚さでも〜1E16cm−3のボロン濃度にすることは充分可能であることがわかる。本実施例では、5000オングストロームのSi層をN 中1100℃で2000分熱処理することで最大ボロン濃度1.2E16cm−3のSOI基板を得た。出来上がったSOI基板のSi層の膜質はバルクウエハ並に良好であった。
【0029】
なお、本実施例においては、不純物層の導電型としてp型を用いたが、これをn型とすることも可能である。この場合n型層はリン、ヒ素等のイオン注入やPSG、スピンオンガラスからの固相拡散等を用いることができる。また、前に述べた選択エッチング液もp型の場合と同様に使用できる。外方拡散もボロンの場合と同様に行うことが出来る。その場合、拡散定数の小さいヒ素よりも拡散定数がボロンと同程度のリンを用いた方が、熱処理時間の観点から望ましい。
【0030】
本実施例によるSOI基板によれば、欠陥がバルクウエハ並に少なく、膜厚分布が極めて小さく、シリコン中の不純物濃度が1E16cm−3以下であり、Insulatorの膜厚、材料の設定が自由であり、かつ安価に製造できるSOI基板を得ることができる。
【0031】
又、本SOI基板を用いて、駆動回路内蔵の液晶パネルを試作した(図7)。同図において、201は画像表示領域、202は液晶層、203はスペーサ、204は対向基板、205は偏光フィルムである。Si膜厚は5000±70オングストローム、CMOS回路構成とした。画素サイズを20μm□とし、30万画素のカラー液晶パネルとした。本実施例のSOI基板を用いることにより、膜厚が均一化され、特性が均一となり、歩留りが向上した。また欠陥が少ないため、画素を駆動するTFT(Thin−Film−Transistor)のリーク発生率が著しく低下した。その結果、64階調、100:1以上のコントラストを有するパネルを得ることが出来た。
[実施例2]
図8に本発明の第2の実施例に依るSOI基板の構造を示す。同図に示すように、Si基板103上にSiO 膜102、その上にシリコン窒化膜105、更にその上に外方拡散により低濃度化したシリコン層101aがある。SiO 膜102は500〜2000オングストロームの膜厚が可能であり、シリコン窒化膜105は50〜10000オングストロームの膜厚が可能である。
【0032】
本実施例の特徴はシリコン層101aの真下に不純物の拡散阻止能を有する層が存在することで、外方拡散時にSiO 層へ不純物が入りこむことを阻止できる。その結果、外方拡散が効率的におこなわれ、より低不純物濃度のSi層を有するSOI基板を得ることができる。
【0033】
本SOI基板の製造方法を図9〜図11に示す。図9に示すSi基板104上に高濃度不純物層を形成する方法は実施例1と全く同様である。本実施例ではボロンをドーズ量1E16(cm−2)エネルギー30keVで注入した後、1000℃で5分間アニールして活性化する。表面濃度1×1020(cm−3)、深さ1.2μmのp型層101を得た。
【0034】
次に図10に示すように、第2の基板と貼り合わせる。第2の基板上表面には不純物拡散阻止能を有する膜が形成されている。例えば、シリコン窒化膜単層、シリコン窒化膜/シリコン酸化膜の積層膜が可能である。本実施例では後者の膜構成とした。即ち、シリコン基板103上に8000オングストロームの熱酸化膜を成長させ、その後減圧CVD法で100オングストロームのシリコン窒化膜を形成した。シリコン酸化膜としてはPSG、BPSG等も可能であり、窒化膜の形成法としてはプラズマCVD、熱窒化膜等が可能である。又、窒化膜は必ずしもSi の組成である必要はなく、酸化膜を部分的に窒化反応させた窒化酸化膜(Si )でも阻止機能を果たす。この様にして形成した第2の基板と第1基板を洗浄した後貼り合わせる。
【0035】
次にSi基板104をエッチング除去する。エッチング方法は実施例1で述べた方法が全て使える。本実施例では実施例1と同様に20%KOH溶液で10μmまで薄膜化した後、20%KOHに2%のIPAを添加した溶液で選択エッチングをおこなった(図11)。p Si層として5000±70オングストロームの均一性を得た。
【0036】
次にArガス中でp 型層101bを低濃度化して図8に示したSOI基板を得る。図12に1100℃で熱処理時間に対するボロンの最大濃度を示す。シリコン窒化膜の拡散阻止能により外方拡散が効率よくおこなわれるため、より短い処理時間で低濃度化できる。本実施例では1100℃中で1500分熱処理することでボロン濃度を8×1014(cm−3)以下にすることが可能となった。またSi層中の欠陥はバルクウエハに対して全く遜色のないものであった。なお、本実施例はp型不純物について述べたが、n型不純物についても全く同様に適用できる。
【0037】
本実施例では第1実施例で述べた効果の中で、特に不純物低濃度化が顕著である。このためSOI基板の用途がより広がる。又、同じ不純物濃度を得るための熱処理時間が短く済むため、より安価に基板を製造することが可能となる。
[実施例3]
図13に本発明の第3の実施例に依るSOI基板の構造を示す。同図に示すように、石英基板106上に外方拡散により低濃度化したp型シリコン層101a、更にその上にエピタキシャルシリコン層107が積層されている。本実施例の特徴は、エピタキシャル層の存在により、SOI基板のSi層の膜厚に自由度をもたせると同時に、特に高温熱処理の困難な石英基板に有効なSOI基板構造及びその製造方法を示した点である。即ち、外方拡散により低濃度化するシリコン層101aの厚さを極めて薄くし(<1000オングストローム、望ましくは<500オングストローム)、その単結晶層を成長核としてエピタキシャル成長させることにより所望の厚さのシリコン層を得ている。
【0038】
本SOI基板の製造方法を図14〜図17に示す。まず、図14に示すように、Si基板104上に高濃度不純物層101bを形成する。p 層の深さを出来るだけ浅くするためには、BF2+のイオン注入固相からの短時間の拡散が望ましい。深さを0.3μm程度にするために、ポリボロンフィルム(PBF)を塗布し熱処理した後、950℃中30分間拡散をおこなった。
【0039】
次に図15に示すように、PBFを除去後、石英基板106と貼り合わせる。ウエハ及び石英を酸又はアルカリ又はこれらの組合せで洗浄した後、貼り合わせ、150℃で熱処理する。
【0040】
次に、Si基板を機械研磨により〜10μm程度まで薄膜化し、200℃で熱処理する。次に選択エッチング液(20%KOH+2%IPA溶液)でエッチングをおこない、p 層を(0.1±0.07)μmまで薄膜化した(図16)。
【0041】
次に900℃以上の熱処理で外方拡散をおこなう(図17)。薄膜化により1000℃の熱処理をおこなっても、石英とシリコン層の間の応力により欠陥を誘起することはないが、より欠陥が入りにくいようにするためには、シリコン層を部分的にパターニング、除去してやるとよい。本実施例では1050℃で1000分間外方拡散することで1×1016cm−3のボロン濃度とすることが出来た。次にCVD法、液相法、MBE(Molecular−Beam−Epitaxy)法により、シリコンエピタキシャル層107を成長させて図13に示すようなSOI基板を得る。エピタキシャル成長は400℃〜1000℃の領域でおこなうことが出来る。エピタキシャル成長は、シリコン層が所望の厚さになる様、膜厚設定をおこなうことが出来る。本実施例ではSiH Cl ガスをソースガスとして用い、減圧下800℃で0.4μmの成長をおこなった。エピタキシャル成長中の熱によりp型層の不純物はエピタキシャル層にも侵入し、平均のボロン濃度は3×1015cm−3まで低下した。最終的なシリコン膜厚は5000±100オングストロームであり、充分実用に耐えうるものである。又、Si膜中の欠陥もバルクウエハ並に少なかった。なお、本実施例においてもp型をn型におきかえることができる。
【0042】
本実施例は高温熱処理の困難な石英基板等を用いたSOI基板の構造、作製方法に適している。従って、従来の方法と比べて、特に石英基板上で、欠陥が少なく、膜厚が均一で、不純物濃度の低いSOI基板を安価なプロセスで作製することを可能にするものである。
[実施例4]
図18に本発明の第4の実施例に依るSOI基板の構造を示す。図18に示すように、Si基板103上にシリコン酸化膜108、その上に外方拡散により低濃度化した単結晶シリコン層101aがある。構造は第1の実施例と同一である。本実施例の特徴は表面を高濃度化した基板側の表面を酸化してから第2の基板と貼り合わせることにある。なお、第2基板の表面にシリコン酸化膜、シリコン窒化膜等の絶縁膜を形成しておいてもよい。
【0043】
本実施例のSOI基板の製造方法を図19〜図22に示す。図19に示すように、Si基板104上に高濃度不純物層101bを形成する。高濃度不純物層101bの形成方法は他の実施例と同一のものが適用できるが、表面を酸化するために熱処理の時間を長くして深く拡散する必要がある。本実施例では、Si基板へのボロン拡散を1050℃で60分間おこなうことで深さ1.6μmとした。次に図20に示すように、このウエハを1000℃でH /O 混合ガス中で25分間酸化することで3000オングストロームの熱酸化膜108を形成する。酸化膜108は50〜5000オングストロームが可能である。酸化の厚さにより、ボロンの深さも変化するので、必要なSi膜厚に応じて膜厚、ボロンの深さを決めることができる。
【0044】
次に図21に示すように、この基板を第2のSi基板103と貼り合わせる。更に図22に示すように、貼り合わせた基板のSi基板104の部分をエッチング除去する。エッチング除去方法は前記4つの実施例と同じ方法を用いることができる。本実施例においては、KOHで残り厚を10μmとした後、KOH+2%IPA溶液で5000±70オングストロームまで薄膜化した。
【0045】
次にAr中1100℃で1500分間熱処理することでボロンを外方拡散してp 型層を1E16cm−3まで低濃度化して、図18に示すようなSOI基板を作製した。作製したSi膜の欠陥はバルクウエハ並に少なかった。
【0046】
本実施例ではSi膜101aと酸化膜108の界面が熱酸化により形成した界面であるため、界面特性が優れたSOI基板が得られる。この優れた界面特性は集積回路の高歩留り、高信頼性化に寄与する。
【0047】
また、特にボロンを用いた場合、高濃度表面を酸化した際にボロンの一部が酸化膜側にとりこまれるため、Si膜中のボロン濃度が若干低下する。このため、外方拡散による低濃度化に要する時間を短縮する効果がある。
[実施例5]
図23〜図27に本発明の第5の実施例によるSOI基板の製造方法を示す。本実施例の特徴は厚さ数十〜数百オングストロームのSiO 膜120を介して1E19〜1E21のp ボロンドープ層101bをSi基板104上に形成した点である。
【0048】
まず、図23に示すように、Si基板104上に厚さ数十〜数百オングストロームのSiO 膜120を形成する。本実施例ではSi基板104を400℃の炉中で10〜20分熱酸化することにより、厚さ20オングストローム程度の薄いSiO 膜120を形成した。また、薄いSiO 膜120はPt片を入れた20〜30℃のH 水溶液にSi基板104を30〜60分浸すことによっても形成される。H がPt触媒によりH →H O+O2−+2h (h :ホール)と分解され、ここで生じた酸化力の強いO2−によりSi表面に薄いSiO 膜120が形成される。
【0049】
なお、上記のように化学的に厚さ20オングストローム程度の薄い酸化膜を形成する方法としては次に示す方法も可能であった。
(1)H SO :H =4:1の溶液にSiウエハを120℃,10分の条件で浸したところ、Siウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは5オングストローム/分から15オングストローム/分であった。
(2)オゾンO を2ppm添加したH O中にSiウエハを30℃,10分の条件で浸したところ、Siウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは20オングストローム/分から40オングストローム/分であった。
(3)30%H を添加したH O中にSiウエハを90℃,10分の条件で浸したところ、Siウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは15オングストローム/分から30オングストローム/分であった。
(4)NH OH:H :H O=0.05:1:5の溶液にSiウエハを90℃,10分の条件で浸したところ、Siウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは10オングストローム/分から20オングストローム/分であった。(5)HCl:H :H O=1:1:6の溶液にSiウエハを90℃,10分の条件で浸したところ、Siウエハ上に薄い酸化膜が形成された。この酸化膜に対して上記バッファードフッ酸でエッチングしたところエッチングレートは20オングストローム/分から40オングストローム/分であった。
【0050】
次に図24に示すように、薄いSiO 膜120を介してp ボロンドープ層を形成する。SiO 膜120は厚さが数十オングストロームと非常に薄いため、ボロン注入の障壁としてほとんど作用せず、従って第1の実施例のp ボロンドープ層の形成方法がそのまま採用できる。本実施例においては、東京応化工業社製のポリボロンフィルム(型番MK−31)を回転塗布した後、140℃大気中30分間熱処理した後、600℃のO ガス中で30分間熱処理を行った。その後1050℃のN 中で30分間熱処理して表面濃度1E20cm−3、深さ1.2μmのp 層101bを得た。
【0051】
次に、薄いSiO 膜120を希フッ酸水溶液で除去し、図25に示すように、このウエハと、表面を熱酸化した別のSiウエハ103を洗浄後、貼り合わせる。ウエハの洗浄方法および貼り合せ方法は第1実施例と同じである。この場合、p ボロンドープ層101b形成時にp ボロンドープ層101b表面に付着したパーティクル,炭素化合物,金属原子等は、薄いSiO 膜120除去時に、SiO 膜120といっしょに取り除かれるため、パーティクル等に起因するボイドの低減、金属原子による界面準位の発生の防止等に効果がある。
【0052】
さらに別の貼り合せ方法として、薄いSiO 膜120を残したまま、別の熱酸化ウエハを貼り合わせることもできる。この場合は、貼り合わせ面が酸化膜で覆われているため、パーティクル、炭素化合物、金属原子等が更に付着しにくく、更にボイドの低減等に効果がある。
【0053】
この方法で製造したSOI基板では、単結晶Siと絶縁膜(SiO )との界面が熱酸化によって形成されるため、電気的に優れた界面特性を有する。
【0054】
次のSiウエハ104の除去工程(図26)及び、ボロンの外方拡散工程(図27)は第1実施例と同じ方法を用いることができる。
【0055】
ここで、SiO 膜120について行った特性評価について説明する。1000℃wetで熱酸化したサンプルでフッ酸量を極めて減らしたフッ酸とアンモニア水との混合からなるバッファードフッ酸のエッチングレートが1オングストローム/分の時、SiO 膜120で上記バッファードフッ酸のエッチングレートを測定した。この場合2オングストローム/分で約2倍であった。
【0056】
なお、SiO 膜120を形成する場合、熱酸化の温度を徐々に低下させ、成長させた膜に対して上記バッファードフッ酸によりエッチングレートの測定実験をしたところ、600℃酸化の時エッチングレートは1000℃wet酸化に比べて、エッチングレートは約1.5〜1.8倍と向上したが、この膜を介してボンディングしても(膜を除去せずに貼り合わせた)ボイド数はそれ程減少しなかった。しかし、上記のように400℃酸化の時、エッチングレートは約2倍となりボイド数は従来に比較して約1ケタ以下と激減した。したがって、上記湿式1000℃の熱酸化膜におけるバァードフッ酸のエッチングレートよりも2倍以上速くかつ不純物の添加されていない酸化膜を用いることが、ボイドを減少させるうえで好適であると考えられる。
【0057】
また、上述した薄いSiO 膜120はPt片を入れた20〜30℃のH 水溶液にSi基板104を30〜60分浸すことによって形成した薄いSiO 膜120に対して、上記バッファードフッ酸でエッチングしたところ、エッチングレートが5オングストローム/分から40オングストローム/分のものが得られた。このレートはH の量やその処理温度により変化するが、これらのエッチングレートが高い膜ほどボイドの数が減り良好なものが得られることがわかった。
【0058】
以上説明した本実施例では薄いSiO 膜120を介してボロンを注入しp ボロンドープ層101bを形成するため、Si薄膜上にパーティクル、重金属汚染等を付着させることなく、貼り合わせをおこなうことができる。そのため、ボイドの発生を抑え、SOI基板製造の高歩留化が達成できる。
[実施例6]
本実施例の特徴は、第1〜第5実施例における外方拡散工程を減圧あるいは、H 雰囲気、あるいは減圧かつH 雰囲気中で行う点である。減圧下で外方拡散を行った場合、ウエハ表面から放出されたホウ素あるいはヒ素、リンの不純物が速やかにウエハ表面から取り除かれるため、不純物放出が平衡状態にならず、外方拡散工程の時間が短縮される。
【0059】
一方、H 雰囲気中で外方拡散を行った場合、H は還元性ガスであるため、Siウエハ表面の熱酸化膜又は熱窒化膜形成を防ぎ、酸化膜によるボロン放出のさまたげを防ぐ効果がある。またHe,Ar等の不活性ガスを混入しても同様の効果がある。H 雰囲気中で外方拡散を行った場合、ウエハ表面から放出されたホウ素、あるいはヒ素、リンの不純物は水素と結合し、それぞれ水素化ホウ素(B )、水素化ヒ素(As )、水素化リン(P )の化合物としてウエハ表面から取り除かれ、外方拡散工程の時間が短縮される。またH 雰囲気中の水素はウエハ内部に侵入し、高濃度不純物により生じた結晶欠陥、あるいは不純物が抜けたことにより生じた結晶欠陥に起因する準位、さらにはSi−SiO 界面の界面準位にトラップされ、これら不要な準位の働きを抑え、デバイスを作製した際のリーク電流、暗電流の生成を低減する。
【0060】
本実施例においては、減圧の効果とH 雰囲気の効果の両者をかけ合わせて外方拡散を行った。外方拡散の条件は、圧力10−7torr〜500torr、H 流量10リットル/min〜200リットル/min、温度1000℃〜1300℃で行うことができる。一例として図28に圧力80torr、H 流量100リットル/min、温度1150℃でボロンの外方拡散を行った実験結果を示す。横軸をSi膜厚とし、外方拡散時間をパラメータとしたSi膜中の平均ボロン濃度をプロットした。外方拡散前のボロンの濃度は5E18〜3E19、SOIのSi膜厚は1600〜11100オングストロームである。
【0061】
なお、ボロン濃度は、Si膜中の平均的な濃度である。外方拡散時間と伴にSi膜中のボロン濃度が小さくなる様子と、Si膜厚が薄いほど、ボロンが効果的に放出される傾向が確認でき、Si膜厚約6000オングストローム以下において、Si膜中の平均ボロン濃度1015台まで減少させることができた。
【0062】
本実施例は、従来の外方拡散工程に比べ、減圧、H 雰囲気により、高温化で処理することで工程の時間短縮を実現し、スループットを向上するとともに、H アニール効果によるSi膜の品質に優れたSOI基板を実現できる。
[実施例7]
図29〜図33に本発明の第7実施例によるSOI基板の製造方法を示す。図29の厚さ数十〜数百オングストロームのSiO 膜120を介してp ボロンドープ層101bを形成する工程から図30のSiO 膜120を除去する工程までの製造工程は第5の実施例と同じである。本実施例の特徴は、p ボロンドープ層101b表面を熱酸化することにより厚さ数百〜数千オングストロームのSiO 膜121を形成し、このSiO 膜121と、別のSiウエハ103を貼り合わせた点である。本実施例ではSiウエハ104を1000℃の炉中で約1時間wet熱酸化することにより、厚さ4000オングストローム程度のSiO 膜121を形成した(図31)。図32及び図33に示すその後の貼り合わせ工程、Siウエハ104除去工程は第1実施例と同じであり、次の外方拡散工程は第6実施例と同じである。
【0063】
本実施例で製造したSOI基板では単結晶Si101aと、絶縁膜(SiO )121との界面が熱酸化によって形成されるため電気的に優れた界面特性を有し、デバイスを形成した際、高信頼性、高歩留りのSOIデバイスが実現できる。
[実施例8]
図34〜図37に本発明の第8実施例によるSOI基板の製造方法を示す。本実施例の特徴は、Siウエハ104の熱酸化により厚さ数百〜数千オングストロームのSiO 膜122を形成し、このSiO 膜122を介してボロンを注入し、p ボロン層101bを形成した後、SiO 膜122と別のSiウエハ103を貼り合わせた点である。
【0064】
本実施例では、Siウエハ104を1000℃の炉中で1時間wet熱酸化することにより厚さ4000オングストローム程度の酸化膜122を形成し(図34)、100keVでドーズ量1E16のボロンを注入し、厚さ1.0μm程度のp ボロンドープ層101bを形成した(図35)。図36及び図37に示す後の貼り合せ工程、Siウエハ104除去工程は第1実施例と同じであり、次の外方拡散工程は第7実施例と同じである。
【0065】
本実施例で製造したSOI基板では、p ボロンドープ層101bを形成した後、加えられる熱工程は貼り合せ工程のみであるため、p ボロンドープ層101bのプロファイルが急峻となり、Siウエハ104除去工程のエッチングでのp /p の選択比が向上し、第4、第7実施例に比べSi膜101aの厚さが均一なSOI基板が得られる。また、Si膜101aとSiO 膜122との界面が熱酸化によって形成されるため、電気的に優れた界面特性を有し、高信頼性、高歩留りのSOIデバイスが実現できる。
【0066】
【発明の効果】
以上説明した様に、本発明によれば、高濃度不純物層を選択的に残した後外方拡散により低濃度化した層を有する半導体基板(例えば、SOI基板)を提供することにより、
▲1▼ 結晶欠陥がバルクウエハ並に少なく、
▲2▼ 膜厚分布が極めて良く、
▲3▼ シリコン等の半導体中の不純物濃度が充分低く、
▲4▼ Insulator層の膜厚、材料の設定が自由で、
▲5▼ 安価に製造できる、
半導体基板を得ることができる。
【0067】
この半導体基板は高速低消費電力の高集積回路だけでなく、LCD用駆動パネル、パワーIC等幅広い用途に応用することが可能となった。
【図面の簡単な説明】
【図1】本発明の第1の実施例に依るSOI基板の構造を示す断面図である。
【図2】(a)は第1実施例の外方拡散前の不純物プロファイル、(b)は外方拡散後の不純物プロファイルである。
【図3】本発明の第1の実施例のSOI基板の製造方法を示す断面図である。
【図4】本発明の第1の実施例のSOI基板の製造方法を示す断面図である。
【図5】本発明の第1の実施例のSOI基板の製造方法を示す断面図である。
【図6】本発明の外方拡散による、不純物濃度の低下の様子を表わすグラフである。
【図7】本発明を用いて作製した液晶パネルの概観図である。
【図8】本発明の第2の実施例に依るSOI基板の構造を示す断面図である。
【図9】本発明の第2の実施例のSOI基板の製造方法を示す断面図である。
【図10】本発明の第2の実施例のSOI基板の製造方法を示す断面図である。
【図11】本発明の第2の実施例のSOI基板の製造方法を示す断面図である。
【図12】本発明の第2の実施例における不純物濃度の低下の様子を表わすグラフである。
【図13】本発明の第3の実施例に依るSOI基板の構造を示す断面図である。
【図14】本発明の第3の実施例のSOI基板の製造方法を示す断面図である。
【図15】本発明の第3の実施例のSOI基板の製造方法を示す断面図である。
【図16】本発明の第3の実施例のSOI基板の製造方法を示す断面図である。
【図17】本発明の第3の実施例のSOI基板の製造方法を示す断面図である。
【図18】本発明の第4の実施例に依るSOI基板の構造を示す断面図である。
【図19】本発明の第4の実施例のSOI基板の製造方法を示す断面図である。
【図20】本発明の第4の実施例のSOI基板の製造方法を示す断面図である。
【図21】本発明の第4の実施例のSOI基板の製造方法を示す断面図である。
【図22】本発明の第4の実施例のSOI基板の製造方法を示す断面図である。
【図23】本発明の第5の実施例のSOI基板の製造方法を示す断面図である。
【図24】本発明の第5の実施例のSOI基板の製造方法を示す断面図である。
【図25】本発明の第5の実施例のSOI基板の製造方法を示す断面図である。
【図26】本発明の第5の実施例のSOI基板の製造方法を示す断面図である。
【図27】本発明の第5の実施例のSOI基板の製造方法を示す断面図である。
【図28】減圧下及びH 雰囲気下における外方拡散の結果を示すグラフである。
【図29】本発明の第7の実施例のSOI基板の製造方法を示す断面図である。
【図30】本発明の第7の実施例のSOI基板の製造方法を示す断面図である。
【図31】本発明の第7の実施例のSOI基板の製造方法を示す断面図である。
【図32】本発明の第7の実施例のSOI基板の製造方法を示す断面図である。
【図33】本発明の第7の実施例のSOI基板の製造方法を示す断面図である。
【図34】本発明の第8の実施例のSOI基板の製造方法を示す断面図である。
【図35】本発明の第8の実施例のSOI基板の製造方法を示す断面図である。
【図36】本発明の第8の実施例のSOI基板の製造方法を示す断面図である。
【図37】本発明の第8の実施例のSOI基板の製造方法を示す断面図である。
【符号の説明】
101a p型シリコン層
101b p 型シリコン層
102 シリコン酸化膜
103 シリコン基板
104 シリコン基板
105 シリコン窒化膜
106 石英基板
107 エピタキシャルシリコン層
108 シリコン酸化膜
120 薄いシリコン酸化膜
121 シリコン酸化膜
122 シリコン酸化膜

Claims (11)

  1. 表面側に高濃度不純物層を有する半導体基板を形成する工程と、該半導体基板の高濃度不純物層の面と絶縁体面を有する基板の該絶縁体面とを貼り合わせる工程と、前記高濃度不純物層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含む半導体基板の製造方法。
  2. 前記半導体基板はシリコンからなり、前記絶縁体面を有する基板の該絶縁体面が酸化シリコンからなることを特徴とする請求項記載の半導体基板の製造方法。
  3. 前記半導体基板はシリコンからなり、前記絶縁体面を有する基板の該絶縁体面が窒化シリコンからなることを特徴とする請求項記載の半導体基板の製造方法。
  4. 前記半導体基板はシリコンからなり、前記絶縁体面を有する基板の該絶縁体面が窒酸化シリコンからなることを特徴とする請求項記載の半導体基板の製造方法。
  5. 貼り合わせ工程前に前記高濃度不純物層上に薄い酸化膜を形成し、この酸化膜を除去した後に貼り合わせを行うことを特徴とする請求項記載の半導体基板の製造方法。
  6. 貼り合わせ工程前に前記高濃度不純物層上に薄い酸化膜を形成し、この酸化膜を介して貼り合わせを行うことを特徴とする請求項記載の半導体基板の製造方法。
  7. 高濃度不純物層と絶縁体層とが接して設けられ、表面側に該絶縁体層を有する半導体基板を形成する工程と、該半導体基板の絶縁体層の面と他の基板面とを貼り合わせる工程と、前記高濃度不純物層および前記絶縁体層を除く前記半導体基板を除去する工程と、残された高濃度不純物層の不純物濃度を減圧下での外方拡散により低下させる工程と、を含む半導体基板の製造方法。
  8. 前記半導体基板はシリコンからなり、前記絶縁体層が酸化シリコンからなることを特徴とする請求項記載の半導体基板の製造方法。
  9. 前記半導体基板はシリコンからなり、前記絶縁体層が窒化シリコンからなることを特徴とする請求項記載の半導体基板の製造方法。
  10. 前記半導体基板はシリコンからなり、前記絶縁体層が窒酸化シリコンからなることを特徴とする請求項記載の半導体基板の製造方法。
  11. 前記外方拡散は還元性ガス中で行われることを特徴とする請求項1又は7記載の半導体基板の製造方法。
JP07039694A 1994-04-08 1994-04-08 半導体基板の製造方法 Expired - Fee Related JP3542376B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP07039694A JP3542376B2 (ja) 1994-04-08 1994-04-08 半導体基板の製造方法
DE69528611T DE69528611T2 (de) 1994-04-08 1995-04-04 Verfahren zur Herstellung eines Halbleitersubstrates
EP95302253A EP0676796B1 (en) 1994-04-08 1995-04-04 Method for manufacturing a semiconductor substrate
US08/864,904 US5773355A (en) 1994-04-08 1997-05-29 Method for manufacturing semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07039694A JP3542376B2 (ja) 1994-04-08 1994-04-08 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH07283380A JPH07283380A (ja) 1995-10-27
JP3542376B2 true JP3542376B2 (ja) 2004-07-14

Family

ID=13430255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07039694A Expired - Fee Related JP3542376B2 (ja) 1994-04-08 1994-04-08 半導体基板の製造方法

Country Status (4)

Country Link
US (1) US5773355A (ja)
EP (1) EP0676796B1 (ja)
JP (1) JP3542376B2 (ja)
DE (1) DE69528611T2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0706203A1 (en) * 1994-09-14 1996-04-10 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
EP0759634A1 (en) * 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせsoi基板の作製方法及びsoi基板
US6287900B1 (en) * 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US6303967B1 (en) 1998-02-05 2001-10-16 Integration Associates, Inc. Process for producing an isolated planar high speed pin photodiode
US6548878B1 (en) 1998-02-05 2003-04-15 Integration Associates, Inc. Method for producing a thin distributed photodiode structure
US6027956A (en) * 1998-02-05 2000-02-22 Integration Associates, Inc. Process for producing planar dielectrically isolated high speed pin photodiode
US6458619B1 (en) 1998-02-05 2002-10-01 Integration Associates, Inc. Process for producing an isolated planar high speed pin photodiode with improved capacitance
US6753586B1 (en) 1998-03-09 2004-06-22 Integration Associates Inc. Distributed photodiode structure having majority dopant gradient and method for making same
US6344838B1 (en) * 1998-04-06 2002-02-05 Em Microelectronic-Marlin Sa Control device for a liquid crystal display cell
JP3635200B2 (ja) 1998-06-04 2005-04-06 信越半導体株式会社 Soiウェーハの製造方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
TW444266B (en) 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US6346978B1 (en) * 1999-07-13 2002-02-12 Sharp Laboratories Of America, Inc. SOI TFT array substrate for LCD projection display
US6690078B1 (en) 1999-08-05 2004-02-10 Integration Associates, Inc. Shielded planar dielectrically isolated high speed pin photodiode and method for producing same
JP2002110949A (ja) 2000-09-28 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
JP2002110688A (ja) 2000-09-29 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
US6498073B2 (en) * 2001-01-02 2002-12-24 Honeywell International Inc. Back illuminated imager with enhanced UV to near IR sensitivity
GB2375887A (en) * 2001-02-23 2002-11-27 Fuji Electric Co Ltd MEMS device with reduced stiction
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
KR100425582B1 (ko) * 2001-11-22 2004-04-06 한국전자통신연구원 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
US6743662B2 (en) * 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
JP4518886B2 (ja) * 2004-09-09 2010-08-04 シャープ株式会社 半導体素子の製造方法
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US8273636B2 (en) 2006-10-27 2012-09-25 Soitec Process for the transfer of a thin layer formed in a substrate with vacancy clusters
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
JP5433927B2 (ja) 2007-03-14 2014-03-05 株式会社Sumco 貼り合わせウェーハの製造方法
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Soi基板の製造方法
KR20100076223A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 피모스 트랜지스터 및 이를 제조하는 방법
US7985658B2 (en) * 2009-06-08 2011-07-26 Aptina Imaging Corporation Method of forming substrate for use in imager devices
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
CN114496732B (zh) * 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
EP3378094B1 (en) 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
CN112262467B (zh) 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法
WO2021241044A1 (ja) * 2020-05-26 2021-12-02 信越半導体株式会社 Soiウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2596605B2 (ja) * 1988-05-20 1997-04-02 日本電信電話株式会社 Soi基板の製造方法
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
US5098861A (en) * 1991-01-08 1992-03-24 Unitrode Corporation Method of processing a semiconductor substrate including silicide bonding
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5234535A (en) * 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5455193A (en) * 1994-11-17 1995-10-03 Philips Electronics North America Corporation Method of forming a silicon-on-insulator (SOI) material having a high degree of thickness uniformity

Also Published As

Publication number Publication date
US5773355A (en) 1998-06-30
EP0676796B1 (en) 2002-10-23
DE69528611T2 (de) 2003-06-26
JPH07283380A (ja) 1995-10-27
DE69528611D1 (de) 2002-11-28
EP0676796A2 (en) 1995-10-11
EP0676796A3 (en) 1996-03-06

Similar Documents

Publication Publication Date Title
JP3542376B2 (ja) 半導体基板の製造方法
JP3187109B2 (ja) 半導体部材およびその製造方法
JP3265493B2 (ja) Soi基板の製造方法
JP3352340B2 (ja) 半導体基体とその製造方法
KR101232470B1 (ko) 반도체 장치 및 그 제조 방법
JP2806277B2 (ja) 半導体装置及びその製造方法
US5897362A (en) Bonding silicon wafers
EP0553774A1 (en) Semiconductor device and method for producing the same
EP1965413A1 (en) Method for manufacturing soi substrate, and soi substrate
JP3437540B2 (ja) 半導体部材及び半導体装置の製造方法
WO2022001780A1 (zh) 绝缘体上半导体结构的制造方法
JPH10189609A (ja) 半導体装置及びその製造方法
JP3518471B2 (ja) バイポーラ・トランジスタの製造方法
JPH07283381A (ja) 貼合わせ半導体基体の製造方法
JP2716300B2 (ja) 半導体装置の製造方法
EP0706203A1 (en) Method of manufacturing SOI substrate
US20220122849A1 (en) Structure and Method for Embedded Gettering in a Silicon On Insulator Wafer
WO2022001779A1 (zh) 绝缘体上半导体结构的制造方法
JPH08148659A (ja) Soi基板の製造方法
JP3344162B2 (ja) 電界効果型半導体装置の製造方法
JPH05218072A (ja) 半導体装置の製造方法
WO2022179615A1 (zh) 绝缘体上半导体结构的制造方法
JP3128076B2 (ja) バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
JPH0582784A (ja) Mis型半導体装置の製造方法
JPS61156820A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees