JP2596605B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JP2596605B2 JP2596605B2 JP32637788A JP32637788A JP2596605B2 JP 2596605 B2 JP2596605 B2 JP 2596605B2 JP 32637788 A JP32637788 A JP 32637788A JP 32637788 A JP32637788 A JP 32637788A JP 2596605 B2 JP2596605 B2 JP 2596605B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- layer
- thickness
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン（Si）酸化膜等の絶縁膜上に単結
晶Si膜を形成するSOI（シリコンオン インシュレータ
（Sillcon On Insulator））基板の製造方法に係り、特
に、膜厚の均一性および結晶性が良好で、かつ、膜中の
不純物濃度が素子形成に必要な濃度となっているSOI基
板の製造方法に関する。
晶Si膜を形成するSOI（シリコンオン インシュレータ
（Sillcon On Insulator））基板の製造方法に係り、特
に、膜厚の均一性および結晶性が良好で、かつ、膜中の
不純物濃度が素子形成に必要な濃度となっているSOI基
板の製造方法に関する。
近年、シリコン酸化膜上に厚さ0.1μｍ程度の単結晶S
i膜（SOI）を形成し、このSi膜にMOSFETを形成すると、
バルク上に形成したMOSFETに比して相互コンダクタンス
gmが増大し、短チャネル効果が抑制され、さらに１μｍ
程度のSi膜を用いたSOI基板において見られたキンク現
象が生じない等の利点が生ずることが明らかとなり、注
目されている。
i膜（SOI）を形成し、このSi膜にMOSFETを形成すると、
バルク上に形成したMOSFETに比して相互コンダクタンス
gmが増大し、短チャネル効果が抑制され、さらに１μｍ
程度のSi膜を用いたSOI基板において見られたキンク現
象が生じない等の利点が生ずることが明らかとなり、注
目されている。
このようなSOIをLSI基板に適用するためには、次の条
件を満足することが必要である。すなわち、Si膜の膜
厚の均一性が良好であること、Si膜の結晶性が良好で
あること、Si膜中の不純物濃度が素子を形成するのに
適した値となっていること、である。
件を満足することが必要である。すなわち、Si膜の膜
厚の均一性が良好であること、Si膜の結晶性が良好で
あること、Si膜中の不純物濃度が素子を形成するのに
適した値となっていること、である。
従来のSOI基板を実現する方法としては、３つの方法
が提案されている。
が提案されている。
第６図（ａ）、（ｂ）は、従来のSOI基板を実現する
第１の方法を示す工程断面図である。
第１の方法を示す工程断面図である。
すなわち、従来の第１の方法では、Si基板61上に形成
したSiO2膜62上に非晶質あるいは多結晶Si膜63を形成し
た後、レーザビームあるいは電子ビーム等のエネルギー
ビーム64を矢印のように走査してアニールを行ない、Si
膜63を単結晶化させて単結晶膜65を形成し（第６図
（ａ））、次に、ドライエッチング法あるいは酸化法等
を利用してSi膜65を薄層化してSOI基板を実現する（第
６図（ｂ））。
したSiO2膜62上に非晶質あるいは多結晶Si膜63を形成し
た後、レーザビームあるいは電子ビーム等のエネルギー
ビーム64を矢印のように走査してアニールを行ない、Si
膜63を単結晶化させて単結晶膜65を形成し（第６図
（ａ））、次に、ドライエッチング法あるいは酸化法等
を利用してSi膜65を薄層化してSOI基板を実現する（第
６図（ｂ））。
しかし、この方法では、上記条件の適正な不純物濃
度については満足するが、条件の膜厚の均一性につい
ては、エネルギービームアニールに特有のSi膜の波打ち
現象が生じるため、広範囲にわたる膜厚の均一性の確保
が困難であり、また、条件の結晶性についても再結晶
時に生じる結晶粒界の存在あるいは結晶軸の回転現象等
に起因して良好な結晶性を得ることができない。
度については満足するが、条件の膜厚の均一性につい
ては、エネルギービームアニールに特有のSi膜の波打ち
現象が生じるため、広範囲にわたる膜厚の均一性の確保
が困難であり、また、条件の結晶性についても再結晶
時に生じる結晶粒界の存在あるいは結晶軸の回転現象等
に起因して良好な結晶性を得ることができない。
第７図（ａ）〜（ｃ）は、従来のSOI基板を実現する
第２の方法を示す工程断面図である。
第２の方法を示す工程断面図である。
すなわち、従来の第２の方法では、n+あるいはP+基板
71上にn-あるいはp-のエピタキシャル層72を形成し、Si
O2膜73を形成した後、この基板74をSi基板75上にSiO2膜
76が形成された別の基板77に公知の方法を用いて接着し
（第７図（ａ））、次に、n+あるいはP+基板71を、高不
純物濃度のSi基板のエッチレイトが低濃不純物濃度のSi
基板より大きい（すなわち、エッチング速度が速い）硝
酸・弗酸・酢酸の混合液によってエッチング除去し、n-
あるいはp-のエピタキシャル層72を残す方法である。
71上にn-あるいはp-のエピタキシャル層72を形成し、Si
O2膜73を形成した後、この基板74をSi基板75上にSiO2膜
76が形成された別の基板77に公知の方法を用いて接着し
（第７図（ａ））、次に、n+あるいはP+基板71を、高不
純物濃度のSi基板のエッチレイトが低濃不純物濃度のSi
基板より大きい（すなわち、エッチング速度が速い）硝
酸・弗酸・酢酸の混合液によってエッチング除去し、n-
あるいはp-のエピタキシャル層72を残す方法である。
この方法では、条件、については満足するが、
の膜厚の均一性については、硝酸・弗酸・酢酸の混合液
を用いてエッチングを行なうと、100Å程度の微細な凹
凸が生ずる欠点があり、また、高不純物濃度と低不純物
濃度におけるエッチレイトも最大100倍程度であるた
め、高不純物濃度部分のSi膜厚に±2.0μｍの厚さむら
があった場合、エッチング後、±300Å以上の厚さむら
が生じることになり、n-あるいはp-のエピタキシャル層
を1000Å（0.1μｍ）以下にする場合には、無視できな
い結果となる。さらに、この方法では、エピタキシャル
成長法を使用するが、この工程は、製造費用を著しく増
大させるため、SOI基板を高価なものにする欠点があ
る。
の膜厚の均一性については、硝酸・弗酸・酢酸の混合液
を用いてエッチングを行なうと、100Å程度の微細な凹
凸が生ずる欠点があり、また、高不純物濃度と低不純物
濃度におけるエッチレイトも最大100倍程度であるた
め、高不純物濃度部分のSi膜厚に±2.0μｍの厚さむら
があった場合、エッチング後、±300Å以上の厚さむら
が生じることになり、n-あるいはp-のエピタキシャル層
を1000Å（0.1μｍ）以下にする場合には、無視できな
い結果となる。さらに、この方法では、エピタキシャル
成長法を使用するが、この工程は、製造費用を著しく増
大させるため、SOI基板を高価なものにする欠点があ
る。
次に、第３の方法であるが、最近、エピタキシャル成
長法を用いない方法として、ボロンをドープしたp+Si基
板の表面を酸化し、Si基板とiO2膜の偏析を利用してSi
基板の表面のみにp-層を形成し、このp-層を残す方法が
提案された。第８図は、この方法について示す図であ
る。しかし、この方法により得られるp+層は、1019cm-3
程度のものであり、素子形成に必要な1017cm-3以下の不
純物濃度のSi層を得ることは困難である。
長法を用いない方法として、ボロンをドープしたp+Si基
板の表面を酸化し、Si基板とiO2膜の偏析を利用してSi
基板の表面のみにp-層を形成し、このp-層を残す方法が
提案された。第８図は、この方法について示す図であ
る。しかし、この方法により得られるp+層は、1019cm-3
程度のものであり、素子形成に必要な1017cm-3以下の不
純物濃度のSi層を得ることは困難である。
上述のように、従来のSOI構造においては、Si膜厚の
均一性、Si膜の結晶性、Si膜中の不純物濃度のすべてに
おいて適正な技術は存在しなかった。
均一性、Si膜の結晶性、Si膜中の不純物濃度のすべてに
おいて適正な技術は存在しなかった。
本発明の目的は、このような３つの条件をすべて満足
する薄膜Si膜を有するSOI基板を提供することにある。
する薄膜Si膜を有するSOI基板を提供することにある。
本発明のSOI基板の製造方法は、Siからなる第１の基
板の主面上にp+不純物ドープ層を形成する工程と、上記
p+不純物ドープ層上に絶縁膜を介在させて、Si基板、あ
るいは少なくとも上記第１の基板側の表面層が絶縁物か
らなる第２の基板を形成する工程と、上記第１の基板の
上記p+不純物ドープ層以外のSi部分を選択的に除去する
工程と、上記第２の基板とは反対側から上記p+不純物ド
ープ層の一部を酸化することにより該Si層の薄層化およ
び不純物濃度低減を行なう工程を少なくとも含むことを
特徴とする。
板の主面上にp+不純物ドープ層を形成する工程と、上記
p+不純物ドープ層上に絶縁膜を介在させて、Si基板、あ
るいは少なくとも上記第１の基板側の表面層が絶縁物か
らなる第２の基板を形成する工程と、上記第１の基板の
上記p+不純物ドープ層以外のSi部分を選択的に除去する
工程と、上記第２の基板とは反対側から上記p+不純物ド
ープ層の一部を酸化することにより該Si層の薄層化およ
び不純物濃度低減を行なう工程を少なくとも含むことを
特徴とする。
本発明では、従来の第１の方法ではSiのエッチングに
硝弗酸系のエッチング液を用いるのではなく、アルカリ
性のエッチング液を用いることが可能なため、例えばp-
とp+とのエッチレイトが硝弗酸系のエッチング液の数倍
以上が得られ、結果として極めて膜厚の均一性の良いSi
膜を得ることができる。
硝弗酸系のエッチング液を用いるのではなく、アルカリ
性のエッチング液を用いることが可能なため、例えばp-
とp+とのエッチレイトが硝弗酸系のエッチング液の数倍
以上が得られ、結果として極めて膜厚の均一性の良いSi
膜を得ることができる。
また、従来の第２の方法と同様にSiウエハの接着技術
を用いることが可能なので、再結晶を行なう従来の第１
の方法と異なり、良好な結晶性を有するSi膜を得ること
ができる。
を用いることが可能なので、再結晶を行なう従来の第１
の方法と異なり、良好な結晶性を有するSi膜を得ること
ができる。
さらに、p+Si層を薄層化するために酸化を行ない、こ
れによりSiの薄層化とp+層中のボロン濃度の低減を行な
っており、これは従来の第３の方法でも行なっている
が、これと異なるのは、本発明では、p+層は既にSOI構
造となっているため、ボロンの総量が一定であり、従来
の第３の方法のように、p+基板の表面を酸化した場合に
比べて酸化によるボロン濃度の低減を効果的に行なうこ
とができ、Si層中の不純物濃度を素子を形成するのに適
した値にすることができる。
れによりSiの薄層化とp+層中のボロン濃度の低減を行な
っており、これは従来の第３の方法でも行なっている
が、これと異なるのは、本発明では、p+層は既にSOI構
造となっているため、ボロンの総量が一定であり、従来
の第３の方法のように、p+基板の表面を酸化した場合に
比べて酸化によるボロン濃度の低減を効果的に行なうこ
とができ、Si層中の不純物濃度を素子を形成するのに適
した値にすることができる。
このように、本発明のSOI基板の製造方法では、条件
、、のすべてを満たすことができる。
、、のすべてを満たすことができる。
第１図（ａ）〜（ｆ）は、本発明の一実施例のSOI基
板の製造工程を示す断面図である。
板の製造工程を示す断面図である。
まず、半導体主面が（100）面であるSi基板１を用意
する。次に、このSi基板１の主面上に、表面からの深さ
１μｍの不純物濃度が1020cm-3以上となるように設定さ
れたp+ボロンドープ層２を形成する（第１図（ａ））。
このp+ボロンドープ層２の形成方法としては、ボロンの
イオン注入法あるいはBN（窒化ボロン）の拡散法等を用
いればよい。例えば、イオン注入法では、注入エネルギ
ーが40keV、注入量が１×1016cm-2、および1100℃、30
分程度のアニールにより実現できる。また、BN拡散法で
は、1050℃、2.7時間の拡散条件により実現できる。次
に、p+ボロンドープ層２の上にSiO2膜、およびBPSG膜４
（ボロ・フォスフォ・シリケート・ガラス：ホウーリン
珪酸ガラス）（Boro-Phospho-Silicate Glass））を形
成する。
する。次に、このSi基板１の主面上に、表面からの深さ
１μｍの不純物濃度が1020cm-3以上となるように設定さ
れたp+ボロンドープ層２を形成する（第１図（ａ））。
このp+ボロンドープ層２の形成方法としては、ボロンの
イオン注入法あるいはBN（窒化ボロン）の拡散法等を用
いればよい。例えば、イオン注入法では、注入エネルギ
ーが40keV、注入量が１×1016cm-2、および1100℃、30
分程度のアニールにより実現できる。また、BN拡散法で
は、1050℃、2.7時間の拡散条件により実現できる。次
に、p+ボロンドープ層２の上にSiO2膜、およびBPSG膜４
（ボロ・フォスフォ・シリケート・ガラス：ホウーリン
珪酸ガラス）（Boro-Phospho-Silicate Glass））を形
成する。
次に、基板５とは別に、Si基板６の表面にSiO2膜７が
形成された基板９を用意し（第１図（ｂ））、両者（５
と９）をBPSG膜４、８を用いて接着する（第１図
（ｃ））。この接着方法としては、公知の技術を用いる
ことができる。ただし、形成したp+ボロンドープ層２の
不純物濃度分布の変化を少なくするため、低温で接着す
ることが必要であり、ここではBPSGを接着剤として用い
た。この場合、p+層２へBPSG層４から不純物が拡散する
のを防止するため、p+層２の表面にSiO2膜３を形成する
必要がある。
形成された基板９を用意し（第１図（ｂ））、両者（５
と９）をBPSG膜４、８を用いて接着する（第１図
（ｃ））。この接着方法としては、公知の技術を用いる
ことができる。ただし、形成したp+ボロンドープ層２の
不純物濃度分布の変化を少なくするため、低温で接着す
ることが必要であり、ここではBPSGを接着剤として用い
た。この場合、p+層２へBPSG層４から不純物が拡散する
のを防止するため、p+層２の表面にSiO2膜３を形成する
必要がある。
次に、基板５のp+層２以外の部分（Si基板１）をエッ
チング除去して薄層化する（第１図（ｄ））。この方法
としては、まず、10μｍ±２μｍの膜厚まで機械的な研
磨により薄層化し、次に、エチレンジアミン17ml、ピテ
カテコール3g、水8mlの組成比のアルカリ系の混合液を1
00℃に加熱したものを使用した。この混合液は、p-、n-
あるいはn+Si層に対するエッチング速度は、0.5μm/min
程度であるが、1020cm-3以上のボロン濃度のp+層に対し
ては、エッチング速度は10Å/min以下であり、エッチレ
イトとしては500倍以上が得られる。このため、±２μ
ｍの厚さのばらつきを持ち基板を±40Åのばらつきに低
減でき、膜厚の均一性が向上できる。このようにして1.
0μｍ±40Åのp+層２を有するSOI構造が得られる（第１
図（ｅ））。
チング除去して薄層化する（第１図（ｄ））。この方法
としては、まず、10μｍ±２μｍの膜厚まで機械的な研
磨により薄層化し、次に、エチレンジアミン17ml、ピテ
カテコール3g、水8mlの組成比のアルカリ系の混合液を1
00℃に加熱したものを使用した。この混合液は、p-、n-
あるいはn+Si層に対するエッチング速度は、0.5μm/min
程度であるが、1020cm-3以上のボロン濃度のp+層に対し
ては、エッチング速度は10Å/min以下であり、エッチレ
イトとしては500倍以上が得られる。このため、±２μ
ｍの厚さのばらつきを持ち基板を±40Åのばらつきに低
減でき、膜厚の均一性が向上できる。このようにして1.
0μｍ±40Åのp+層２を有するSOI構造が得られる（第１
図（ｅ））。
次に、この基板を1000℃の加湿酸素（ウェットO2）雰
囲気中で23時間55分酸化する。この酸化条件により、膜
厚2.0μｍのSiO2膜11が形成される（第１図（ｆ））。
よく知られているように、Siは酸化されることにより、
2.2倍の膜厚となるため、膜厚2.0μｍのSiO2膜を形成す
るには、0.91μｍのSi層が必要であり、本実施例では、
結果として膜厚900ÅのSi層２が残っている。このSi層
２のボロン濃度を測定した結果、３〜４×1016cm-3であ
った。すなわち、膜厚1.0μｍのボロン高濃度層を酸化
することにより薄層化しながら、かつ、偏析効果を利用
してボロンを吸出することにより、膜厚900Åで、３〜
４×1016cm-3のボロン濃度のSi層を有するSOI基板が実
現できた。ここで、酸化の進行によりボロン濃度がどの
ように減少していくかを調べるため、酸化の核階段にお
けるボロン濃度分布の測定を行なった。
囲気中で23時間55分酸化する。この酸化条件により、膜
厚2.0μｍのSiO2膜11が形成される（第１図（ｆ））。
よく知られているように、Siは酸化されることにより、
2.2倍の膜厚となるため、膜厚2.0μｍのSiO2膜を形成す
るには、0.91μｍのSi層が必要であり、本実施例では、
結果として膜厚900ÅのSi層２が残っている。このSi層
２のボロン濃度を測定した結果、３〜４×1016cm-3であ
った。すなわち、膜厚1.0μｍのボロン高濃度層を酸化
することにより薄層化しながら、かつ、偏析効果を利用
してボロンを吸出することにより、膜厚900Åで、３〜
４×1016cm-3のボロン濃度のSi層を有するSOI基板が実
現できた。ここで、酸化の進行によりボロン濃度がどの
ように減少していくかを調べるため、酸化の核階段にお
けるボロン濃度分布の測定を行なった。
その結果を第２図〜第５図に示す。第２図は、SiO2膜
の膜厚ｔが0.5μｍのときであり、Si膜中のボロン濃度
は多少低下しているが、まだ、７×1019cm-3程度ある。
また、第３図は、SiO2膜厚ｔが1.0μｍのときであり、S
i膜中のボロン濃度は３×1019cm-3程度となっている。
第４図は、SiO2膜厚ｔが1.5μｍのときであり、このと
きでも、Si膜中のボロン濃度は1019cm-3近くある。しか
し、第５図に示すSiO2膜厚ｔが2.0μｍのときは、ボロ
ン濃度は1017cm-3以下に低下している。これらのデータ
から残りのSi膜厚が少ないほど、ボロン濃度の低下が大
きいことがわかる。これは、Si膜厚がSOI構造上に限定
されているために生ずる現象であり、SOI構造でない場
合は、偏析によってボロン濃度を大きく減少されること
は困難である。
の膜厚ｔが0.5μｍのときであり、Si膜中のボロン濃度
は多少低下しているが、まだ、７×1019cm-3程度ある。
また、第３図は、SiO2膜厚ｔが1.0μｍのときであり、S
i膜中のボロン濃度は３×1019cm-3程度となっている。
第４図は、SiO2膜厚ｔが1.5μｍのときであり、このと
きでも、Si膜中のボロン濃度は1019cm-3近くある。しか
し、第５図に示すSiO2膜厚ｔが2.0μｍのときは、ボロ
ン濃度は1017cm-3以下に低下している。これらのデータ
から残りのSi膜厚が少ないほど、ボロン濃度の低下が大
きいことがわかる。これは、Si膜厚がSOI構造上に限定
されているために生ずる現象であり、SOI構造でない場
合は、偏析によってボロン濃度を大きく減少されること
は困難である。
上記実施例では、酸化前のp+Si層２の厚さを1.0μｍ
としたため、p+Si層２を酸化することによりp+Si層２の
厚さを0.1μｍに低減するのに、23時間55分を要した。
この酸化時間をより短くするために、酸化前のp+Si層２
の厚さを0.48μｍとした場合の結果を以下に示す。第１
図（ａ）〜（ｆ）に示したp+Si層２を得る工程と異なる
のは、第１図（ａ）におけるp+ボロンドープ層２の形成
条件であり、ここではBN（窒化ボロン）拡散法により、
1050℃、1.0時間の拡散条件とした。これにより、第１
図（ｅ）において、厚さ0.48μｍのp+Si層２を得た。p+
Si層２のボロン濃度の低減化とSi膜の薄層化のための酸
化条件は、1000℃の加湿酸化雰囲気中で、16時間40分の
酸化時間であり、その結果、Si膜厚は800Åとなった。
としたため、p+Si層２を酸化することによりp+Si層２の
厚さを0.1μｍに低減するのに、23時間55分を要した。
この酸化時間をより短くするために、酸化前のp+Si層２
の厚さを0.48μｍとした場合の結果を以下に示す。第１
図（ａ）〜（ｆ）に示したp+Si層２を得る工程と異なる
のは、第１図（ａ）におけるp+ボロンドープ層２の形成
条件であり、ここではBN（窒化ボロン）拡散法により、
1050℃、1.0時間の拡散条件とした。これにより、第１
図（ｅ）において、厚さ0.48μｍのp+Si層２を得た。p+
Si層２のボロン濃度の低減化とSi膜の薄層化のための酸
化条件は、1000℃の加湿酸化雰囲気中で、16時間40分の
酸化時間であり、その結果、Si膜厚は800Åとなった。
第９図〜第12図に、p+Si層２の酸化の進行に伴って該
Si膜厚が減少する様子と、酸化によりSi膜中のボロン濃
度が減少する様子を示す。第９図〜第12図は、それぞ
れ、酸化の進行に伴うSi膜中のボロン濃度とSi膜下のSi
O2膜（第１図（ｆ）の３）中のボロン濃度の測定結果を
示す図である。第９図は、酸化前（第１図（ｅ）の状
態）を示し、第10図は、膜厚3000ÅのSiO2膜を形成した
後を示し、第11図は、膜厚6500ÅのSiO2膜を形成した後
を示し、第12図は、膜厚8800ÅのSiO2膜を形成した後を
示す。これらの図から、酸化の進行に伴って、SiO2膜中
のボロン濃度がSi-SiO2界面で増加していることがわか
る。これは、酸化熱処理中にSi膜中のボロンが偏析によ
りSiO2膜中にわずかに拡散したためであり、本方法の１
つの特徴を示すものである。第12図に示すSi膜中のボロ
ン濃度は４×1017cm-3になっており、素子形成が可能な
濃度となっていることがわかる。
Si膜厚が減少する様子と、酸化によりSi膜中のボロン濃
度が減少する様子を示す。第９図〜第12図は、それぞ
れ、酸化の進行に伴うSi膜中のボロン濃度とSi膜下のSi
O2膜（第１図（ｆ）の３）中のボロン濃度の測定結果を
示す図である。第９図は、酸化前（第１図（ｅ）の状
態）を示し、第10図は、膜厚3000ÅのSiO2膜を形成した
後を示し、第11図は、膜厚6500ÅのSiO2膜を形成した後
を示し、第12図は、膜厚8800ÅのSiO2膜を形成した後を
示す。これらの図から、酸化の進行に伴って、SiO2膜中
のボロン濃度がSi-SiO2界面で増加していることがわか
る。これは、酸化熱処理中にSi膜中のボロンが偏析によ
りSiO2膜中にわずかに拡散したためであり、本方法の１
つの特徴を示すものである。第12図に示すSi膜中のボロ
ン濃度は４×1017cm-3になっており、素子形成が可能な
濃度となっていることがわかる。
ボロン濃度をさらに低下させるには、第２〜５図およ
び第９図〜第12図の結果から初期p+膜の膜厚を1.0μｍ
以上にし、酸化時間を長くすることが有効であることが
わかる。
び第９図〜第12図の結果から初期p+膜の膜厚を1.0μｍ
以上にし、酸化時間を長くすることが有効であることが
わかる。
また、ボロン濃度の低下のためには、酸化したSiO2膜
（第１図（ｆ）の11）を除去し、p+層上にノンドープの
非晶質あるいは多結晶Si膜等を形成し、熱処理によりボ
ロンを拡散させた後、酸化により後で形成したSi層を除
去することも効果的である。
（第１図（ｆ）の11）を除去し、p+層上にノンドープの
非晶質あるいは多結晶Si膜等を形成し、熱処理によりボ
ロンを拡散させた後、酸化により後で形成したSi層を除
去することも効果的である。
次に、第１図により形成したSOI基板を用いてｎチャ
ネルMOSFETを形成し、その特性を測定した。このMOSFET
の特性は、バルク上に形成したMOSFETに比べて、1.5倍
以上の相互コンダクタンスgmの値が得られており、SOI
構造の特長を示している。
ネルMOSFETを形成し、その特性を測定した。このMOSFET
の特性は、バルク上に形成したMOSFETに比べて、1.5倍
以上の相互コンダクタンスgmの値が得られており、SOI
構造の特長を示している。
このように、本実施例のSOI基板の製造方法では、膜
厚を決定する要因が、ボロンによるp+層の形成、エ
チレンジアミン・ピロカテコール・水のアルカリ系の混
合液によるウェットエッチ、酸化による薄層化、の３
点にあり、いずれも膜厚の制御性に優れており、かつ、
従来のLSIの製造工程を導入しやすい。
厚を決定する要因が、ボロンによるp+層の形成、エ
チレンジアミン・ピロカテコール・水のアルカリ系の混
合液によるウェットエッチ、酸化による薄層化、の３
点にあり、いずれも膜厚の制御性に優れており、かつ、
従来のLSIの製造工程を導入しやすい。
なお、本発明は、上記の実施例に限定されることがな
いことは言うまでもない。例えば、上記実施例では、BP
SGによりSi基板どうしを接着したが、方法、材質は、こ
れに限定されることなく、BPSGを他の絶縁物に変えての
接着法、あるいは多結晶Siまたは絶縁物を厚く堆積する
ことによる基板を使用することができる。すなわち、p+
層を形成した第１のSi基板上に別のSi基板あるいは少な
くとも表面層が絶縁層である第２の基板を形成し、最終
的にp+層の下に絶縁膜が形成されたSOI構造が得られれ
ばよい。
いことは言うまでもない。例えば、上記実施例では、BP
SGによりSi基板どうしを接着したが、方法、材質は、こ
れに限定されることなく、BPSGを他の絶縁物に変えての
接着法、あるいは多結晶Siまたは絶縁物を厚く堆積する
ことによる基板を使用することができる。すなわち、p+
層を形成した第１のSi基板上に別のSi基板あるいは少な
くとも表面層が絶縁層である第２の基板を形成し、最終
的にp+層の下に絶縁膜が形成されたSOI構造が得られれ
ばよい。
以上説明したように、本発明SOI基板の製造方法で
は、Si基板とp+層とのエッチレイトが大きいアルカリ性
のエッチング液を用いることができ、Si膜厚の均一性が
向上できる。また、Siウェハの接着技術を用いることが
でき、再結晶を行なう必要がないので、Si膜の結晶性を
向上できる。また、p+層の酸化によりSiの薄層化とp+層
中のボロン濃度の低減を同時に行ない、かつ、p+層は既
にSOI構造となっているため、不純物濃度の低減を効果
的に行なうことができ、Si層の不純物濃度を素子を形成
するのに適した値にすることができる。さらに、Si膜厚
を決定する要因が、p+不純物層の形成、アルカリ系
のエッチング液を用いたエッチング、酸化による薄層
化、の３点にあり、いずれも膜厚の制御性に優れてお
り、かつ、従来のLSIの製造工程を導入しやすく、また
高価なエピタキシャル成長を用いなくてもよいので、大
量生産による安価なSOI構造が製造できるため、今後のS
OI基板を用いたLSIの実現に効果がある。
は、Si基板とp+層とのエッチレイトが大きいアルカリ性
のエッチング液を用いることができ、Si膜厚の均一性が
向上できる。また、Siウェハの接着技術を用いることが
でき、再結晶を行なう必要がないので、Si膜の結晶性を
向上できる。また、p+層の酸化によりSiの薄層化とp+層
中のボロン濃度の低減を同時に行ない、かつ、p+層は既
にSOI構造となっているため、不純物濃度の低減を効果
的に行なうことができ、Si層の不純物濃度を素子を形成
するのに適した値にすることができる。さらに、Si膜厚
を決定する要因が、p+不純物層の形成、アルカリ系
のエッチング液を用いたエッチング、酸化による薄層
化、の３点にあり、いずれも膜厚の制御性に優れてお
り、かつ、従来のLSIの製造工程を導入しやすく、また
高価なエピタキシャル成長を用いなくてもよいので、大
量生産による安価なSOI構造が製造できるため、今後のS
OI基板を用いたLSIの実現に効果がある。
第１図（ａ）〜（ｆ）は、本発明の一実施例のSOI基板
の製造工程を示す断面図、第２図〜第５図は、それぞ
れ、p+Si膜の酸化の進行に伴う該Si膜中のボロン濃度の
減少の状態を示す図、第６図（ａ）、（ｂ）は、従来の
SOI基板の第１の製造方法を示す工程断面図、第７図
（ａ）、（ｂ）は、従来の第２のSOI基板の製造方法を
示す工程断面図、第８図は、従来の第３の製造方法につ
いて説明するための図、第９図〜第12図は、それぞれ、
p+Si膜の酸化の進行に伴う該Si膜中のボロン濃度とSi膜
下のSiO2膜中のボロン濃度の測定結果を示す図である。 １……Si基板 ２……p+ボロンドープ層 ３、７……SiO2膜 ４、８、10……BPSG膜 ５……第１の基板 ６……Si基板 ９……第２の基板 11……SiO2膜 61……Si基板 62……SiO2膜 63……非晶質あるいは多結晶Si膜 64……エネルギービーム 65……Si膜 71……n+あるいはp+基板 72……n-あるいはp-のエピタキシャル層 73……SiO2膜 74……第１の基板 75……Si基板 76……SiO2膜 77……第２の基板
の製造工程を示す断面図、第２図〜第５図は、それぞ
れ、p+Si膜の酸化の進行に伴う該Si膜中のボロン濃度の
減少の状態を示す図、第６図（ａ）、（ｂ）は、従来の
SOI基板の第１の製造方法を示す工程断面図、第７図
（ａ）、（ｂ）は、従来の第２のSOI基板の製造方法を
示す工程断面図、第８図は、従来の第３の製造方法につ
いて説明するための図、第９図〜第12図は、それぞれ、
p+Si膜の酸化の進行に伴う該Si膜中のボロン濃度とSi膜
下のSiO2膜中のボロン濃度の測定結果を示す図である。 １……Si基板 ２……p+ボロンドープ層 ３、７……SiO2膜 ４、８、10……BPSG膜 ５……第１の基板 ６……Si基板 ９……第２の基板 11……SiO2膜 61……Si基板 62……SiO2膜 63……非晶質あるいは多結晶Si膜 64……エネルギービーム 65……Si膜 71……n+あるいはp+基板 72……n-あるいはp-のエピタキシャル層 73……SiO2膜 74……第１の基板 75……Si基板 76……SiO2膜 77……第２の基板
Claims (1)
- 【請求項１】Siからなる第１の基板の主面上にp+不純物
ドープ層を形成する工程と、上記p+不純物ドープ層上に
絶縁膜を介在させてSi基板あるいは少なくとも上記第１
の基板側の表面層が絶縁物からなる第２の基板を形成す
る工程と、上記第１の基板の上記p+不純物ドープ層以外
のSi部分を選択的に除去する工程と、上記第２の基板と
は反対側から上記p+不純物ドープ層の一部を酸化するこ
とにより該Si層の薄層化および不純物濃度低減を行なう
工程を少なくとも含むことを特徴とするSOI基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32637788A JP2596605B2 (ja) | 1988-05-20 | 1988-12-26 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12204888 | 1988-05-20 | ||
| JP63-122048 | 1988-05-20 | ||
| JP32637788A JP2596605B2 (ja) | 1988-05-20 | 1988-12-26 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0249466A JPH0249466A (ja) | 1990-02-19 |
| JP2596605B2 true JP2596605B2 (ja) | 1997-04-02 |
Family
ID=26459270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32637788A Expired - Lifetime JP2596605B2 (ja) | 1988-05-20 | 1988-12-26 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596605B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0311217A (ja) * | 1989-06-07 | 1991-01-18 | Kawasaki Steel Corp | プラズマ溶融炉の操業方法 |
| JP3542376B2 (ja) * | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
| US5985728A (en) * | 1995-09-01 | 1999-11-16 | Elantec Semiconductor, Inc. | Silicon on insulator process with recovery of a device layer from an etch stop layer |
-
1988
- 1988-12-26 JP JP32637788A patent/JP2596605B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0249466A (ja) | 1990-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| JP3265493B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH0834174B2 (ja) | 半導体装置の製造方法 | |
| JP3033655B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2596605B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPH0669085B2 (ja) | 半導体基板の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JP2807717B2 (ja) | 半導体基板の製造方法 | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JPH08236735A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2779954B2 (ja) | 半導体基板の製造方法 | |
| CN114496733B (zh) | 一种高电阻率复合衬底、制备方法及电子元器件 | |
| JPH10189405A (ja) | 直接接合シリコン基板の作製方法 | |
| JPH02228061A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63313834A (ja) | 半導体集積回路 | |
| JPH0616537B2 (ja) | 半導体基体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |