JPH0669085B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH0669085B2
JPH0669085B2 JP61210274A JP21027486A JPH0669085B2 JP H0669085 B2 JPH0669085 B2 JP H0669085B2 JP 61210274 A JP61210274 A JP 61210274A JP 21027486 A JP21027486 A JP 21027486A JP H0669085 B2 JPH0669085 B2 JP H0669085B2
Authority
JP
Japan
Prior art keywords
layer
substrate
sio
etching
epi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61210274A
Other languages
English (en)
Other versions
JPS6365648A (ja
Inventor
清 小沢
隆司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61210274A priority Critical patent/JPH0669085B2/ja
Publication of JPS6365648A publication Critical patent/JPS6365648A/ja
Publication of JPH0669085B2 publication Critical patent/JPH0669085B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔概要〕 SOI(Silicon on Insulator)基板を接着、エッチバ
ック法で形成する際、面指数(111)の低抵抗の珪素(S
i)基板上に素子形成層(活性層)としてエピ層を形成
し、二酸化珪素(SiO2)層を介して他の基板に接着し、
エピ層をエッチングストッパとし、(111)Si基板を塩
素ガス(Cl2)の光励起によるエッチングで除去して、
(エッチングレート比は数100)広面積のSOI基板を得る
方法を提起する。
〔産業上の利用分野〕
本発明は広面積で結晶性のよいSOI基板の製造方法に関
する。
SOI基板は活性層が絶縁層で分離された基板で、素子間
分離が容易で、寄生容量が小さいため、デバイスの高集
積化、高速化に有利である。
さらに、SOI基板はCMOSのラッチアップ現象が発生しな
い等の利点があるため、各所で精力的に検討が行われて
いる。
しかしながら、晶質の異なる絶縁層上に単結晶層を形成
することは容易でなく、現状ではまだ良質のSOI基板の
形成は困難な状況である。
〔従来の技術〕 従来のSOI基板はSi基板を酸化して、その上に非晶質珪
素(a−Si)、または多結晶珪素(ポリSi)層を成長
し、この層にレーザビーム、または電子ビーム等を照射
しながら走査し、溶融再結晶化して活性層としていたた
め、結晶性がわるく、かつ広面積の再結晶化は困難であ
った。
また、SIMOX(Separation by Implanted Oxygen)と
呼ばれる方法が検討されている。これは、酸素イオンを
基板表面より注入して基板内部に表面より離れて絶縁層
を形成し、この絶縁層上の表面半導体層を活性層とする
もので、そのため活性層の結晶性、厚さの制御の点で難
点がある。
一方、単結晶基板上にエピタキシャル成長した結晶性の
よい活性層を絶縁層を介して他の基板にはりつけて出発
単結晶基板をエッチバックして除去する接着、エッチバ
ック法が活性層の結晶性、面積の点で有利であるが、エ
ッチングの際に残さなければならない活性層の厚さの制
御が困難である。そのためエッチングストッパーとなる
層が必要となる。
第2図(1)〜(3)は第1の従来例を説明する接着、
エッチバック法によるSOI基板の製造方法を示す断面図
である。
第2図(1)において、n+(100)Si基板1の上に活性
層となるエピSi層2を成長する。
第2図(2)において、熱酸化によりエピSi層2の表面
にSiO2層3を形成する。
つぎに、熱酸化により表面にSiO2層4を形成した他のSi
基板5を用意し、SiO2層3とSiO2層4を酸化雰囲気で加
熱して接着する。
第2図(3)において、n+(100)Si基板1をHF−HNO3
−CH3COOH(−H2O2)系の液を用いてエッチング除去す
る。
この場合は、組成比によりn+(100)Si基板1とエピSi
層2のエッチングレート比が小さく、ウエットエッチン
グによるため露出したエピSi層2の表面は平坦性がわる
く波打ち、または表面に傷やステイン膜が生成しやすく
なる欠点がある。
第3図(1)〜(3)は第2の従来例を説明する接着、
エッチバック法によるSOI基板の製造方法を示す断面図
である。
第3図(1)において、n+(100)Si基板1の表面に硼
素イオン(B+)を注入してp+層1Aを形成し、その上にエ
ピSi層2を成長する。
第3図(2)において、熱酸化によりエピSi層2の表面
にSiO2層3を形成する。
つぎに、熱酸化により表面にSiO2層4を形成した他のSi
基板5を用意し、SiO2層3とSiO2層4を酸化雰囲気で加
熱して接着する。
第3図(3)において、n+(100)Si基板1をKOH、また
はエチレンジアミンピロカテコール水溶液を用いてエッ
チング除去する。
この場合は、イオン注入により形成されたp+層1Aがエッ
チングストッパとなるが、この層の除去が煩雑であり、
またB原子の拡散係数が大きいため、エピSi層2への拡
散が心配である。
第4図(1)〜(3)は第3の従来例を説明する接着、
エッチバック法によるSOI基板の製造方法を示す断面図
である。
第4図(1)において、n+(100)Si基板1の表面に酸
素、または窒素イオンを注入してSiO2、または窒化珪素
(Si3N4)層1Bを形成し、その上にエピSi層2を成長す
る。
第4図(2)において、熱酸化によりエピSi層2の表面
にSiO2層3を形成する。
つぎに、熱酸化により表面にSiO2層4を形成した他のSi
基板5を用意し、SiO2層3とSiO2層4を酸化雰囲気で加
熱して接着する。
第4図(3)において、n+(100)Si基板1をHF−HNO3
系の液を用いてエッチング除去する。
この場合は、SiO2、またはSi3N4層1Bがエッチングスト
ッパとなる。しかしながら、SiO2、またはSi3N4層1B上
に成長するエピSi層2の結晶性がわるい。
〔発明が解決しようとする問題点〕
従来の接着法によるSOI基板の製造方法は、半導体層の
厚さの制御が困難であるか、または半導体層の結晶性が
わるかった。
〔問題点を解決するための手段〕
上記問題点の解決は、面指数(111)の珪素よりなる第
1の基板上に、該第1の基板より抵抗率の高い珪素層を
エピタキシャル成長し、該珪素層を酸化珪素層を介して
第2の基板に接着し、該第1の基板を塩素ガススの光励
起によるエッチングで除去する半導体基板の製造方法に
より達成される。
〔作用〕
本発明はCl2ガスの光励起によるSiのエッチングにおい
ては、n+(111)Siのエッチングレートはn型、または
p型の(111)エピSi層より2桁以上大きいことを利用
し、活性層であるエピSi層自体をエッチングストッパと
し、短いプロセスで高品位のSOI基板を得るものであ
る。
〔実施例〕
第1図(1)〜(3)は本発明を説明する接着、エッチ
ング法によるSOI基板の製造方法を示す断面図である。
第1図(1)において、砒素(As)をドープした抵抗率
0.002Ωcmのn+(111)Si基板1の上に、厚さ〜3μmで
抵抗率1Ωcm以上のn型、またはp型のエピSi層2を成
長する。
第1図(2)において、熱酸化によりエピSi層2の表面
に厚さ〜500ÅのSiO2層3を形成する。
つぎに、熱酸化により表面に厚さ〜2000ÅのSiO2層4を
形成した他のSi基板5を用意し、SiO2層3とSiO2層4を
酸化雰囲気で〜800℃に加熱して接着する。
この場合、接着前の表面酸化は一方の基板だけでもよ
い。
第1図(3)において、n+(111)Si基板1を光エッチ
ングによりエッチング除去する。
光エッチング条件は、基板の置かれた石英管内にCl2
スを50SCCM流して50Torrに減圧し、基板温度を300℃に
保って、波長290〜370nmの紫外線を0.5Wcm-2照射する。
この場合は、n+(111)Si基板1とエピSi層2のエッチ
ングレート比が極めて大きく、〜200であり、エピSi層
2自身がエッチングストッパとしてはたらく。
〔発明の効果〕
以上詳細に説明したように本発明によるCl2ガスの光励
起によるエッチングでは、高抵抗のエピSi層と低抵抗基
板のエッチングレート比を大きくとれ、エピSi層自身が
エッチングストッパとして用いることができる。
従って、低抵抗基板に厚さの不均一があっても、エピSi
層の成長を制御することにより所望の厚さで均一な活性
層をもち、かつ結晶性のよいSOI基板を製造できる。
【図面の簡単な説明】
第1図(1)〜(3)は本発明を説明する接着、エッチ
バック法によるSOI基板の製造方法を示す断面図、 第2図(1)〜(3)は第1の従来例を説明する接着、
エッチバック法によるSOI基板の製造方法を示す断面
図、 第3図(1)〜(3)は第2の従来例を説明する接着、
エッチバック法によるSOI基板の製造方法を示す断面
図、 第4図(1)〜(3)は第3の従来例を説明する接着、
エッチバック法によるSOI基板の製造方法を示す断面図
である。 図において、 1は低抵抗のn+(111)Si基板、 2はn型、またはp型のエピSi層、 3、4はSiO2層、 5は他の基板 である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】面指数(111)の珪素よりなる第1の基板
    上に、該第1の基板より抵抗率の高い珪素層をエピタキ
    シャル成長し、該珪素層を酸化珪素層を介して第2の基
    板に接着し、該第1の基板を塩素ガスの光励起によるエ
    ッチングで除去することを特徴とする半導体基板の製造
    方法。
JP61210274A 1986-09-05 1986-09-05 半導体基板の製造方法 Expired - Lifetime JPH0669085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61210274A JPH0669085B2 (ja) 1986-09-05 1986-09-05 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61210274A JPH0669085B2 (ja) 1986-09-05 1986-09-05 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6365648A JPS6365648A (ja) 1988-03-24
JPH0669085B2 true JPH0669085B2 (ja) 1994-08-31

Family

ID=16586676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61210274A Expired - Lifetime JPH0669085B2 (ja) 1986-09-05 1986-09-05 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0669085B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH067594B2 (ja) * 1987-11-20 1994-01-26 富士通株式会社 半導体基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5238865A (en) * 1990-09-21 1993-08-24 Nippon Steel Corporation Process for producing laminated semiconductor substrate
JPH04137723A (ja) * 1990-09-28 1992-05-12 Nippon Steel Corp 半導体積層基板の製造方法
JPH0834198B2 (ja) * 1990-11-28 1996-03-29 信越半導体株式会社 Soi基板における単結晶薄膜層の膜厚制御方法
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5451388A (en) * 1977-09-29 1979-04-23 Cho Lsi Gijutsu Kenkyu Kumiai Method of producing semiconductor
JPS5967634A (ja) * 1982-10-09 1984-04-17 Mitsubishi Electric Corp 半導体装置の加工方法
JPS6041229A (ja) * 1983-08-17 1985-03-04 Fujitsu Ltd 半導体装置の製造方法及びその製造装置
JPH0658934B2 (ja) * 1985-02-08 1994-08-03 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6365648A (ja) 1988-03-24

Similar Documents

Publication Publication Date Title
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JP2980497B2 (ja) 誘電体分離型バイポーラトランジスタの製造方法
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
JPH08116038A (ja) 半導体装置及びその製造方法
JP2003282885A (ja) 半導体装置およびその製造方法
JPH08501900A (ja) 結合ウェーハの製法
JPH01106466A (ja) 半導体装置の製造方法
JPH05217821A (ja) 半導体基板の作製方法
JPH04212409A (ja) 半導体基板の作製方法
JPS6318668A (ja) 光電変換装置の製造方法
JPH0669085B2 (ja) 半導体基板の製造方法
JPH05206422A (ja) 半導体装置及びその作製方法
JPH0521465A (ja) 半導体装置及びその製造方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP2542609B2 (ja) 半導体装置の製造方法
JP2004119636A (ja) 半導体装置およびその製造方法
JP2596605B2 (ja) Soi基板の製造方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JPH06163677A (ja) 半導体装置の製造方法
JP2001320033A (ja) 半導体部材の製造方法およびそれを用いた半導体部材、半導体装置
JPH056883A (ja) 半導体基板の製造方法
JPS62262431A (ja) 半導体装置の製造方法
JPH04373121A (ja) 結晶基材の製造方法
JPS63102244A (ja) 半導体基板の製造方法
JPH04299859A (ja) 半導体装置の製造方法