JP2542609B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2542609B2 JP2542609B2 JP62062050A JP6205087A JP2542609B2 JP 2542609 B2 JP2542609 B2 JP 2542609B2 JP 62062050 A JP62062050 A JP 62062050A JP 6205087 A JP6205087 A JP 6205087A JP 2542609 B2 JP2542609 B2 JP 2542609B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon layer
- substrate
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 [概要] 2枚のシリコンウエハーの表面に形成した酸化シリコ
ン膜同士を重ね合わせて接着し、一方のシリコンウエハ
ーをエッチングして薄膜化して結晶シリコン層にし、こ
の酸化シリコン膜の接着界面までの深さよりも深く、こ
の他方のシリコンウエハーのシリコンの表面が露出しな
い深さの溝を形成して、この結晶シリコン層及びこの酸
化シリコン膜をパターニングしてこの結晶シリコン層及
びこの酸化シリコン膜を複数の島状にし、この島状の結
晶シリコン層の表面とこの島状の結晶シリコン層の間の
この酸化シリコン膜の表面に延在するアモルファスシリ
コン層を被着し、このアモルファスシリコン層を熱処理
して結晶シリコン層にすることにより、接着が強固で、
且つ結晶品質の良いSOI基板を形成することができる。
ン膜同士を重ね合わせて接着し、一方のシリコンウエハ
ーをエッチングして薄膜化して結晶シリコン層にし、こ
の酸化シリコン膜の接着界面までの深さよりも深く、こ
の他方のシリコンウエハーのシリコンの表面が露出しな
い深さの溝を形成して、この結晶シリコン層及びこの酸
化シリコン膜をパターニングしてこの結晶シリコン層及
びこの酸化シリコン膜を複数の島状にし、この島状の結
晶シリコン層の表面とこの島状の結晶シリコン層の間の
この酸化シリコン膜の表面に延在するアモルファスシリ
コン層を被着し、このアモルファスシリコン層を熱処理
して結晶シリコン層にすることにより、接着が強固で、
且つ結晶品質の良いSOI基板を形成することができる。
[産業上の利用分野] 本発明は半導体装置の製造方法のうち、特に、SOI基
板の形成方法に関する。
板の形成方法に関する。
最近、SOI(Silicon On Insulator)構造の半導体装
置が注目されており、それは高性能なICなどの半導体装
置が形成できるからである。例えば、電界効果形半導体
装置において、ソースあるいはドレイン領域と同程度の
厚さのシリコン層をもつたSOI基板を用い、その薄いシ
リコン層に素子を形成した構造にすると、pn接合面の空
乏層の拡がりが抑制されて寄生容量が減少し、それだけ
高速動作する高性能なICが得られる。更に、シリコン層
が薄いためにα線等の放射線が入射しても誤動作するこ
とがない。
置が注目されており、それは高性能なICなどの半導体装
置が形成できるからである。例えば、電界効果形半導体
装置において、ソースあるいはドレイン領域と同程度の
厚さのシリコン層をもつたSOI基板を用い、その薄いシ
リコン層に素子を形成した構造にすると、pn接合面の空
乏層の拡がりが抑制されて寄生容量が減少し、それだけ
高速動作する高性能なICが得られる。更に、シリコン層
が薄いためにα線等の放射線が入射しても誤動作するこ
とがない。
しかし、このようなSOI構造の基板は、出来るだけ結
晶品質の良い基板であることが重要な条件で、そのよう
なSOI構造基板が要望されている。
晶品質の良い基板であることが重要な条件で、そのよう
なSOI構造基板が要望されている。
[従来の技術と発明が解決しようとする問題点] さて、従前より著名なSOI構造の半導体基板に、SOS
(Silicon On Sapphire)基板が知られており、それは
第2図の断面図に示すように、サファイヤ基板1上いシ
リコンをエピタキシャル成長して、単結晶シリコン層2
を生成させた基板である。即ち、サファイヤ基板は単結
晶の材料であるから、約950℃に加熱して、その上に化
学気相成長(CVD)法などによりシリコン層を形成する
と、サファイヤの結晶製の影響を受けた単結晶のシリコ
ン層がエピタキシャル成長する。
(Silicon On Sapphire)基板が知られており、それは
第2図の断面図に示すように、サファイヤ基板1上いシ
リコンをエピタキシャル成長して、単結晶シリコン層2
を生成させた基板である。即ち、サファイヤ基板は単結
晶の材料であるから、約950℃に加熱して、その上に化
学気相成長(CVD)法などによりシリコン層を形成する
と、サファイヤの結晶製の影響を受けた単結晶のシリコ
ン層がエピタキシャル成長する。
しかし、サファイヤ基板が非常に高価であり、且つ、
単結晶シリコンがその上に成長するとは云うものの、結
晶学的には異質であり、結晶格子のミスマッチが生じ
て、作製したシリコン層2に多数の結晶欠陥が含まれ
る。従つて、従来の引き上げ法や帯域精製法で作成した
シリコン基板(バルクシリコン)と比較すれば、結晶品
質は決して良質のものではなく、そのため、SOS基板は
余り汎用されるに至つていない。
単結晶シリコンがその上に成長するとは云うものの、結
晶学的には異質であり、結晶格子のミスマッチが生じ
て、作製したシリコン層2に多数の結晶欠陥が含まれ
る。従つて、従来の引き上げ法や帯域精製法で作成した
シリコン基板(バルクシリコン)と比較すれば、結晶品
質は決して良質のものではなく、そのため、SOS基板は
余り汎用されるに至つていない。
また、最近、提唱されているSOI構造の基板に、ビー
ムアニールして作成するSOI基板があり、第3図にその
断面図を示している。3はシリコン基板,4は酸化シリコ
ン(SiO2)膜,5は単結晶シリコン層,6はSiO2膜である
が、その形成方法は、シリコン基板3の表面を酸化して
SiO2膜4を生成し、その上に多結晶シリコン層を化学気
相成長(CVD)法によつて被着し、更に、その上に同じC
VD法によつてSiO2膜6を被着する。次いで、SiO2膜6の
上から多結晶シリコン膜を、例えば、連続アルゴンレー
ザ(CW−Ar Laser)ビームで走査して加熱溶融し(これ
がビームアニールで、本例はレーザアニールである)、
多結晶シリコン層を単結晶シリコン層5に変成すると云
う方法である。
ムアニールして作成するSOI基板があり、第3図にその
断面図を示している。3はシリコン基板,4は酸化シリコ
ン(SiO2)膜,5は単結晶シリコン層,6はSiO2膜である
が、その形成方法は、シリコン基板3の表面を酸化して
SiO2膜4を生成し、その上に多結晶シリコン層を化学気
相成長(CVD)法によつて被着し、更に、その上に同じC
VD法によつてSiO2膜6を被着する。次いで、SiO2膜6の
上から多結晶シリコン膜を、例えば、連続アルゴンレー
ザ(CW−Ar Laser)ビームで走査して加熱溶融し(これ
がビームアニールで、本例はレーザアニールである)、
多結晶シリコン層を単結晶シリコン層5に変成すると云
う方法である。
しかし、この方法で作成したSOI基板は、大面積の多
結晶シリコン膜5を完全に単結晶化することが難しく、
また、単結晶化しても結晶品質は余り良質ではない。
結晶シリコン膜5を完全に単結晶化することが難しく、
また、単結晶化しても結晶品質は余り良質ではない。
そこで、最近、結晶品質の良いシリコン基板(バルク
シリコン)をSiO2膜を介して重ね合わせた後、片方を薄
膜化して薄いシリコン層(0.1〜1μmの厚み)に形成
し、そこに半導体素子を設ける構造のSOI基板が提案さ
れている。第4図(a)〜(c)はそのようなSOI基板
の従来の製造方法の工程順断面図であり、まず、第4図
(a)に示すように、2枚のシリコンウエハー(シリコ
ン基板)10,11を温度1000〜1100℃のスチーム中で酸化
して膜厚0.5μm程度のSiO2膜を生成し、ウエハー表面
のSiO2膜10′,11′面を対向させる。この場合、SiO2膜1
0′,11′の膜厚は同じでなくともよい。更に、裏面のSi
O2膜は除去しても良い。
シリコン)をSiO2膜を介して重ね合わせた後、片方を薄
膜化して薄いシリコン層(0.1〜1μmの厚み)に形成
し、そこに半導体素子を設ける構造のSOI基板が提案さ
れている。第4図(a)〜(c)はそのようなSOI基板
の従来の製造方法の工程順断面図であり、まず、第4図
(a)に示すように、2枚のシリコンウエハー(シリコ
ン基板)10,11を温度1000〜1100℃のスチーム中で酸化
して膜厚0.5μm程度のSiO2膜を生成し、ウエハー表面
のSiO2膜10′,11′面を対向させる。この場合、SiO2膜1
0′,11′の膜厚は同じでなくともよい。更に、裏面のSi
O2膜は除去しても良い。
次いで、第4図(b)に示すように、シリコン基板1
0,11のSiO2膜10′,11′面を重ね合わせて接着する。接
着方法は加圧,加熱あるいはその両者の併用によつて行
われるが、そのメカニズムは、SiO2表面のシラノール
(Si−OH)基が脱水縮合し、シロキサン(Si−O−Si)
基を生成して、シロキサン結合ができるためとされてい
る。その結合反応を示すと次式の通りである。
0,11のSiO2膜10′,11′面を重ね合わせて接着する。接
着方法は加圧,加熱あるいはその両者の併用によつて行
われるが、そのメカニズムは、SiO2表面のシラノール
(Si−OH)基が脱水縮合し、シロキサン(Si−O−Si)
基を生成して、シロキサン結合ができるためとされてい
る。その結合反応を示すと次式の通りである。
(Si−OH)+(Si−OH)→H2O+(Si−O−Si) 接着させるシリコン基板は、例えば、直径4インチ
φ,厚さ500μmのものを用いる。
φ,厚さ500μmのものを用いる。
次いで、第4図(c)に示すように、一方のシリコン
基板11をエッチングまたは研磨して薄厚0.5μm程度の
結晶シリコン層11を形成して、SOI基板に仕上げる。
基板11をエッチングまたは研磨して薄厚0.5μm程度の
結晶シリコン層11を形成して、SOI基板に仕上げる。
このようにして作製したSOI基板は、薄膜化した結晶
シリコン層11がバルクシリコンを源にした結晶層である
から結晶品位が良くて、上記のSOS基板や第3図で説明
したSOI基板に比べて遥かに結晶性の優れた品質のもの
である。
シリコン層11がバルクシリコンを源にした結晶層である
から結晶品位が良くて、上記のSOS基板や第3図で説明
したSOI基板に比べて遥かに結晶性の優れた品質のもの
である。
ところが、シロキサン結合によつて接着すると、接着
が二次元的なものであつて、必ずしも十分な接着力が得
られず、そのため、結晶シリコン層にICなどの半導体素
子を作製してパターニングして微細に分割すると、部分
的に剥離が生じるという問題点がある。
が二次元的なものであつて、必ずしも十分な接着力が得
られず、そのため、結晶シリコン層にICなどの半導体素
子を作製してパターニングして微細に分割すると、部分
的に剥離が生じるという問題点がある。
本発明は、このような欠点を解消させるSOI基板の製
造方法を提案するものである。
造方法を提案するものである。
[問題点を解決するための手段] 本発明の半導体装置の製造方法は、2枚のシリコン基
板の表面に酸化シリコン膜を形成し、この酸化シリコン
膜同士を重ね合わせて接着する工程と、一方のシリコン
基板をエッチングして薄膜化した結晶シリコン層にする
工程と、この酸化シリコン膜の接着界面までの深さ、あ
るいは接着界面よりも深く、この他方のシリコン基板の
シリコンの表面が露出しない深さの溝を形成して、この
結晶シリコン層と、表面で接着したこの二つの酸化シリ
コン膜のうちこの結晶シリコン層側の酸化シリコン膜と
からなる複数の島を形成する工程と、この島状の結晶シ
リコン層の表面と、この島状の結晶シリコン層の間の、
表面で接着したこの二つの酸化シリコン膜のうちこのシ
リコン基板側の酸化シリコン膜の表面に延在するアモル
ファスシリコン層を被着し、このアモルファスシリコン
層を熱処理して結晶シリコン層にする工程とを含むよう
に構成する。
板の表面に酸化シリコン膜を形成し、この酸化シリコン
膜同士を重ね合わせて接着する工程と、一方のシリコン
基板をエッチングして薄膜化した結晶シリコン層にする
工程と、この酸化シリコン膜の接着界面までの深さ、あ
るいは接着界面よりも深く、この他方のシリコン基板の
シリコンの表面が露出しない深さの溝を形成して、この
結晶シリコン層と、表面で接着したこの二つの酸化シリ
コン膜のうちこの結晶シリコン層側の酸化シリコン膜と
からなる複数の島を形成する工程と、この島状の結晶シ
リコン層の表面と、この島状の結晶シリコン層の間の、
表面で接着したこの二つの酸化シリコン膜のうちこのシ
リコン基板側の酸化シリコン膜の表面に延在するアモル
ファスシリコン層を被着し、このアモルファスシリコン
層を熱処理して結晶シリコン層にする工程とを含むよう
に構成する。
[作用] 即ち、本発明においては、2枚のシリコン基板の表面
に酸化シリコン膜を形成し、この酸化シリコン膜同士を
重ね合わせて接着し、一方のシリコン基板をエッチング
して薄膜化した結晶シリコン層にし、ついでこの酸化シ
リコン膜の接着界面までの深さよりも深く、この他方の
シリコン基板のシリコンの表面が露出しない深さの溝を
形成して、この結晶シリコン層と、表面で接着したこの
二つの酸化シリコン膜のうちこの結晶シリコン層側の酸
化シリコン膜とからなる複数の島を形成するので、接着
強度が弱い酸化シリコン膜の接着界面が取り除かれ、こ
の島状の結晶シリコン層の表面と、この島状の結晶シリ
コン層の間の、表面で接着したこの二つの酸化シリコン
膜のうちこのシリコン基板側の酸化シリコン膜の表面に
延在するアモルファスシリコン層を被着し、このアモル
ファスシリコン層を熱処理して結晶シリコン層にする
と、周知のように酸化シリコン膜表面におけるアモルフ
ァスシリコン層の接着強度は極めて強いから、この他方
ノシリコン基板の表面に形成した酸化シリコン膜とこの
アモルファス層とを強力に接着することができるので、
安定した接着界面を得ることが可能となり、結晶品質の
良いSOI基板を得ることが可能となる。
に酸化シリコン膜を形成し、この酸化シリコン膜同士を
重ね合わせて接着し、一方のシリコン基板をエッチング
して薄膜化した結晶シリコン層にし、ついでこの酸化シ
リコン膜の接着界面までの深さよりも深く、この他方の
シリコン基板のシリコンの表面が露出しない深さの溝を
形成して、この結晶シリコン層と、表面で接着したこの
二つの酸化シリコン膜のうちこの結晶シリコン層側の酸
化シリコン膜とからなる複数の島を形成するので、接着
強度が弱い酸化シリコン膜の接着界面が取り除かれ、こ
の島状の結晶シリコン層の表面と、この島状の結晶シリ
コン層の間の、表面で接着したこの二つの酸化シリコン
膜のうちこのシリコン基板側の酸化シリコン膜の表面に
延在するアモルファスシリコン層を被着し、このアモル
ファスシリコン層を熱処理して結晶シリコン層にする
と、周知のように酸化シリコン膜表面におけるアモルフ
ァスシリコン層の接着強度は極めて強いから、この他方
ノシリコン基板の表面に形成した酸化シリコン膜とこの
アモルファス層とを強力に接着することができるので、
安定した接着界面を得ることが可能となり、結晶品質の
良いSOI基板を得ることが可能となる。
[実施例] 以下、図面を参照して実施例によつて詳細に説明す
る。
る。
第1図(a)〜(e)は本発明にかかる製造方法の工
程順断面図を示しており、同図により順を追つて説明す
る。
程順断面図を示しており、同図により順を追つて説明す
る。
第1図(a)参照;まず、2枚のシリコン基板(シリ
コンウエハー)20,21を温度1000〜1100℃のスチーム
中、もしくは、ドライ酸素中で酸化して、それぞれ膜厚
0.5μmおよび0.02μmのSiO2膜20′,21′を形成し、そ
のSiO2膜20′,21′面を重ね合わせて接着する。この
時、後工程で薄膜化するシリコン基板21のSiO2膜21′は
薄い方が良く、厚さ数十Åの自然酸化膜でもよい。ま
た、裏面のSiO2膜は除去しておいても良い。接着法は、
例えば、温度800℃に加熱し、且つ、加圧して接着する
が、これは従来法と同じくシロキサン結合によるもので
ある。
コンウエハー)20,21を温度1000〜1100℃のスチーム
中、もしくは、ドライ酸素中で酸化して、それぞれ膜厚
0.5μmおよび0.02μmのSiO2膜20′,21′を形成し、そ
のSiO2膜20′,21′面を重ね合わせて接着する。この
時、後工程で薄膜化するシリコン基板21のSiO2膜21′は
薄い方が良く、厚さ数十Åの自然酸化膜でもよい。ま
た、裏面のSiO2膜は除去しておいても良い。接着法は、
例えば、温度800℃に加熱し、且つ、加圧して接着する
が、これは従来法と同じくシロキサン結合によるもので
ある。
なお、この時、シリコン基板21は、例えば、高濃度な
n+型(または、p+型)シリコン板21Aの上にエピタキシ
ャル成長して、膜厚0.5μm程度の高純度シリコン層21B
を形成し、その高純度シリコン層21Bを熱酸化してSiO2
膜21′を生成するのが好ましい。それは、次のエッチン
グして薄膜化する工程の制御が容易になるからである。
n+型(または、p+型)シリコン板21Aの上にエピタキシ
ャル成長して、膜厚0.5μm程度の高純度シリコン層21B
を形成し、その高純度シリコン層21Bを熱酸化してSiO2
膜21′を生成するのが好ましい。それは、次のエッチン
グして薄膜化する工程の制御が容易になるからである。
第1図(b)参照;次いで、シリコン基板21を弗酸1:
硝酸3:酢酸8からなるエッチング溶液でエッチングして
薄膜化し、膜厚0.3μm程度の結晶シリコン層21を形成
する。この時、上記のように高濃度なn+型(もしくはp+
型)シリコン板21Aを用いると、n+型(もしくはp+型)
シリコン板21Aと高純度シリコン層21Bとのエッチング比
(前者が大きい)のために、結晶シリコン層21が精度良
く均一に薄膜化して作製される。
硝酸3:酢酸8からなるエッチング溶液でエッチングして
薄膜化し、膜厚0.3μm程度の結晶シリコン層21を形成
する。この時、上記のように高濃度なn+型(もしくはp+
型)シリコン板21Aを用いると、n+型(もしくはp+型)
シリコン板21Aと高純度シリコン層21Bとのエッチング比
(前者が大きい)のために、結晶シリコン層21が精度良
く均一に薄膜化して作製される。
第1図(c)参照;次いで、フォトリソグラフィによ
つて結晶シリコン層21の上にマスクパターン(図示せ
ず)を形成しエッチングして、島状の結晶シリコン層21
およびSiO2膜21′にパターンニングする。この島状結晶
シリコン層21は、例えば、幅1μm,長さ数mm程度の多数
の短冊パターンである。なお、SiO2膜21′を除去する
際、一部のSiO2膜20′が除去されてもよい。必要なのは
SiO2膜21′を完全に除去しておくことである。そうすれ
ば後記するように接着性が強くなるからである。
つて結晶シリコン層21の上にマスクパターン(図示せ
ず)を形成しエッチングして、島状の結晶シリコン層21
およびSiO2膜21′にパターンニングする。この島状結晶
シリコン層21は、例えば、幅1μm,長さ数mm程度の多数
の短冊パターンである。なお、SiO2膜21′を除去する
際、一部のSiO2膜20′が除去されてもよい。必要なのは
SiO2膜21′を完全に除去しておくことである。そうすれ
ば後記するように接着性が強くなるからである。
第1図(d)参照;次いで、この島状の結晶シリコン
層21の表面とこの島状の結晶シリコン層22の間のこの酸
化シリコン膜20′の表面に延在するアモルファスシリコ
ン層22を被着する。原料はモノシラン(SiH4)ガスを用
い、基板を約500℃に加熱して被着させると、アモルフ
ァス化したシリコン層が形成される。
層21の表面とこの島状の結晶シリコン層22の間のこの酸
化シリコン膜20′の表面に延在するアモルファスシリコ
ン層22を被着する。原料はモノシラン(SiH4)ガスを用
い、基板を約500℃に加熱して被着させると、アモルフ
ァス化したシリコン層が形成される。
第1図(e)参照;次いで、水素ガス中で1000℃,10
分間の熱処理を行なうと、アモルファスシリコン層22が
結晶シリコン層22′に固相成長する。この時、表面の多
少の凹凸は加熱時にアモルファスシリコンが流動するた
めに平坦化されて、結晶品質の良い結晶シリコン層22′
が形成される。更に、SiO2膜21′の膜厚が薄い方が結晶
シリコン層22′の底面の平坦性も良くなる。
分間の熱処理を行なうと、アモルファスシリコン層22が
結晶シリコン層22′に固相成長する。この時、表面の多
少の凹凸は加熱時にアモルファスシリコンが流動するた
めに平坦化されて、結晶品質の良い結晶シリコン層22′
が形成される。更に、SiO2膜21′の膜厚が薄い方が結晶
シリコン層22′の底面の平坦性も良くなる。
このような形成方法によれば、結晶軸・面方位が完全
に一致している島状結晶シリコン層21上で結晶軸・面方
位を引き継いで結晶が成長するために、結晶品質の極め
て良好な結晶シリコン層22′となる。且つ、SiO2膜2
0′,21′の密着よりも、アモルファスシリコン層22とSi
O2膜20′との密着性の方が良いために接着力が強く、従
つて、非常に品質の優れたSOI基板が得られる。
に一致している島状結晶シリコン層21上で結晶軸・面方
位を引き継いで結晶が成長するために、結晶品質の極め
て良好な結晶シリコン層22′となる。且つ、SiO2膜2
0′,21′の密着よりも、アモルファスシリコン層22とSi
O2膜20′との密着性の方が良いために接着力が強く、従
つて、非常に品質の優れたSOI基板が得られる。
[発明の効果] 以上の説明から明らかなように、本発明によれば接着
力が強くて、且つ、結晶品質の良い結晶シリコン層をも
つたSOI基板が得られて、ICの性能向上に大きく役立つ
ものである。
力が強くて、且つ、結晶品質の良い結晶シリコン層をも
つたSOI基板が得られて、ICの性能向上に大きく役立つ
ものである。
第1図(a)〜(e)は本発明にかかる製造方法の工程
順断面図、 第2図は従来のSOS基板の断面図、 第3図は従来のビームアニール法によるSOI基板の断面
図、 第4図(a)〜(c)は本発明に関わりある従来のSOI
基板の製造方法の工程順断面図である。 図において、 10,20はシリコン基板(シリコンウエハー)、11,21はシ
リコン基板(シリコンウエハー)、または、結晶シリコ
ン層、10′,11′,20′,21′はSiO2膜、22はアモルファ
スシリコン層、22′は結晶シリコン層 を示している。
順断面図、 第2図は従来のSOS基板の断面図、 第3図は従来のビームアニール法によるSOI基板の断面
図、 第4図(a)〜(c)は本発明に関わりある従来のSOI
基板の製造方法の工程順断面図である。 図において、 10,20はシリコン基板(シリコンウエハー)、11,21はシ
リコン基板(シリコンウエハー)、または、結晶シリコ
ン層、10′,11′,20′,21′はSiO2膜、22はアモルファ
スシリコン層、22′は結晶シリコン層 を示している。
Claims (1)
- 【請求項1】第一のシリコン基板上に第一の酸化シリコ
ン膜を形成する工程と、 第二のシリコン基板上に第二の酸化シリコン膜を形成す
る工程と、 該第一の酸化シリコン膜と該第二の酸化シリコン膜とを
重ね合わせて接着する工程と、 該第一のシリコン基板をエッチングして、薄膜化した結
晶シリコン層を形成する工程と、 次いで、該第二の酸化シリコン膜が露出するように、該
結晶シリコン層及び該第一の酸化シリコン膜を選択的に
除去して、溝を形成する工程と、 次いで、該溝内及び該結晶シリコン層上に延在するよう
に、アモルファスシリコン層を被着し、該アモルファス
シリコン層を熱処理して結晶シリコン層にする工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62062050A JP2542609B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62062050A JP2542609B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63226914A JPS63226914A (ja) | 1988-09-21 |
JP2542609B2 true JP2542609B2 (ja) | 1996-10-09 |
Family
ID=13188937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62062050A Expired - Lifetime JP2542609B2 (ja) | 1987-03-16 | 1987-03-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2542609B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6713819B1 (en) * | 2002-04-08 | 2004-03-30 | Advanced Micro Devices, Inc. | SOI MOSFET having amorphized source drain and method of fabrication |
JP5355928B2 (ja) * | 2008-05-09 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 貼り合わせ法による半導体基板の製造方法 |
JP5222867B2 (ja) * | 2010-02-22 | 2013-06-26 | 株式会社半導体理工学研究センター | 半導体装置の製造方法 |
JP5819614B2 (ja) * | 2011-02-02 | 2015-11-24 | 信越化学工業株式会社 | Soiウェーハの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254609A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61294846A (ja) * | 1985-06-20 | 1986-12-25 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体デバイスの製造方法 |
-
1987
- 1987-03-16 JP JP62062050A patent/JP2542609B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254609A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS61294846A (ja) * | 1985-06-20 | 1986-12-25 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体デバイスの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS63226914A (ja) | 1988-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
JPH05175469A (ja) | 半導体基材の作製方法 | |
JP2542609B2 (ja) | 半導体装置の製造方法 | |
JPH02191320A (ja) | 結晶物品及びその形成方法 | |
JPH0613456A (ja) | 半導体装置の製造方法 | |
JPH0613593A (ja) | 半導体基板 | |
JPH0669085B2 (ja) | 半導体基板の製造方法 | |
JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
JPH01305534A (ja) | 半導体基板の製造方法 | |
JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
JPS628007B2 (ja) | ||
JPS58175844A (ja) | 半導体装置の製造方法 | |
JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
JPH0494113A (ja) | 貼り合わせウェハの製造方法 | |
JPH0513327A (ja) | 単結晶シリコン膜の形成方法 | |
JPH04206925A (ja) | 貼り合わせウェハの製造方法 | |
JPH0529214A (ja) | 半導体基板の製造方法 | |
JPH07235591A (ja) | 半導体装置の製造方法 | |
JPH08222625A (ja) | 誘電体分離基板の製造方法 | |
JPH05326683A (ja) | Soi基板の製法 | |
JPH0828487B2 (ja) | 半導体装置の製造方法 | |
JPH0669024B2 (ja) | 半導体装置の製造方法 | |
JPS62174969A (ja) | 半導体装置の製造方法 | |
JPS60106165A (ja) | 半導体装置の製造方法 |