JPS6318668A - 光電変換装置の製造方法 - Google Patents

光電変換装置の製造方法

Info

Publication number
JPS6318668A
JPS6318668A JP61162129A JP16212986A JPS6318668A JP S6318668 A JPS6318668 A JP S6318668A JP 61162129 A JP61162129 A JP 61162129A JP 16212986 A JP16212986 A JP 16212986A JP S6318668 A JPS6318668 A JP S6318668A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
insulating layer
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61162129A
Other languages
English (en)
Other versions
JP2505754B2 (ja
Inventor
Masaharu Ozaki
尾崎　正晴
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61162129A priority Critical patent/JP2505754B2/ja
Priority to CA000541582A priority patent/CA1301896C/en
Priority to AU75391/87A priority patent/AU609405B2/en
Priority to DE3752126T priority patent/DE3752126T2/de
Priority to AT87306129T priority patent/ATE159125T1/de
Priority to EP87306129A priority patent/EP0252757B1/en
Publication of JPS6318668A publication Critical patent/JPS6318668A/ja
Priority to US08/475,830 priority patent/US5610094A/en
Application granted granted Critical
Publication of JP2505754B2 publication Critical patent/JP2505754B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/152—Single crystal on amorphous substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)
  • Glass Compositions (AREA)
  • Amplifiers (AREA)
  • Optical Head (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置に係り、特に堆積面材料の種類に
よる堆積材料の核形成密度の差を利用して選択的に結晶
を成長させる結晶成長方法を利用して形成された結晶層
を用いた多層構造を有する光電変換装置に関する。
［従来技術およびその問題点］ 半導体素子を基板の法線方向に請層形成し、高集積化お
よび多機ｆＩ化を達成する三次元集積回路の研究開発が
近年盛んに行われている。
三次元集積回路を実現するには、トランジスタ等の電子
素子を形成するための半導体＋；１２を非晶質絶縁物上
に形成することが必要である。ところが、一般に非晶質
上には非晶質シリコン又は多結晶シリコンしか成長しな
い。
そこで、従来では、非晶質又は多結晶シリコンをそのま
ま電子素子の半導体層として使用するか、又は成長した
非晶質又は多結晶シリコンをレーザビーム等で溶融させ
て単結晶化を行い、その単結晶シリコンを電子素子の半
導体層として使用するかに大別されていた。
しかしながら、非晶質又は多結晶シリコンをそのまま電
子素子の半導体層として使用すると、非晶質シリコンで
は〜０．１ＣＩＩ２／ｖ１１ｓｅｃ、ｌａ百への粒径を
有する多結晶シリコンでは１−１０ｃｍ２　／ｖ−３ｅ
ｃ程度の低い電子易動度しか得られず、またＰＮ接合を
形成してもリーク電流が大きい等の問題点あり、高性能
の電子素子を形成することができなかった。
一方、成長した非晶質又は多結晶シリコンを溶融再結晶
化させる方法は、単結晶層を半導体層とするために、高
性能の電子素子を得ることができる反面、レーザビーム
によって加熱して溶融させるために、下層に形成された
素子の性使に大きく影響するという問題点を有していた
。
［問題点を解決するための手段］ 本発明の目的は、上記従来の問題点を解決するとともに
、単結晶又は多結晶を使用した高性悦素子および光セン
サの多層集積回路構造を有する光電変換装置を提供する
ことにある。
本発明による光電変換装置は、 光センサと、該光センサ出力の処理を少なくとも行う回
路部とを有する光電変換装置において、前記光センサお
よび回路部は、該光センサを最上層とした多層集結回路
構造を成し、 ｔｒＩ記回路部を構成する素子が形成された下層の上に
、直接又は所望絶縁層を挟んで堆積面材料層が形成され
ており、 該堆積面材料の面上に、該堆積面材料より核形成密度が
十分大きく、かつ単一の核だけが成長する程度に十分微
細な異種材料が設けられ、該異種材料に成長した屯−の
核から成長して形成された結晶層に前記回路部を構成す
る他の素子又は前記光センサが形成されて上層を成し、 前記下層および上層の関係で前記多層集積回路構造が構
成されていることを特徴とする。
［作用］ このように、上記光センサが最上層に形成されているこ
とで、開口率が向上し高感度を達成できる。また、後述
するように、上記結晶層を形成する方法（選択結晶成長
法）によって、非晶質材料上にも容易に単結晶を成長さ
せることができるために、多層集積回路構造内に品性ス
侶の光センサ、電界効果トランジスタ、パイボーラトン
ラジスタ等を容易に形成することができ、高速動作が可
ｆ８で多機能の光電変換装置を得ることができる。
［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。
第１図は、本発明による光電変換装置の一実施例の概略
的断面図である。
同図において、ｐ型シリコン基板＋０１上に、バイポー
ラトランジスタ１０２が形成された第−層、ＭＯＳ　）
ランジスタ１０３が形成された第二層、およびフォトダ
イオード１０４が形成された第三層（最上層）が積層さ
れている。
ｍＷのバイポーラトランジスタ１０２は、通常の集積回
路製造プロセスによって基板１０１に形成される。まず
、ｐ基板１０１にｎ十埋込み層１０５がＡｓ、　Ｓｂ、
　Ｐ等の不純物拡散によって形成され、その上にコレク
タ領域となるｎエピタキシャル層１０６が形成される。
ｎエピタキシャル層１０６には、ポロン等の不純物拡散
によってｐベース領域１０７が形成され、更にＰ　、　
Ａｓ′Ｓ−の不純物拡散によってｎ十エミフタ領域１０
８が形成される。そして、不純物拡散によって２５の素
子分離領域１０９を形成した後、絶縁層１１０で表面を
覆い、コンタクトホールを開けて、エミッタ電極、ベー
ス電極およびオーミックコンタクト層を介してコレクタ
電極をそれぞれ形成する。
次に、木実流側では、核形成密度の小さい堆積面材料で
あるとともに絶縁材料である５ｉ０２を用いて層間絶縁
層１１１が形成される１層間絶縁層１１１は一般的なＣ
ＶＤ法によって形成され、さらに平坦化技術によって表
面を平坦化するのが望ましい。
次に、層間絶縁層１１１上に、Ｓｉ０２より核形成密度
の十分大きい異種材料１１３を微小に形成する。本実施
例では、異種材料として窒化シリコンを用い、大きさ１
，２ルｍ角として、後述するようにｐ型シリコン単結晶
層１１４を形成する。その際の形成温度は７００〜１０
００℃程度であるために、既に形成されている第−層の
バイポーラトランジスタの特性を劣化させることはない
。
次に、ｐ型車結晶シリコン層１１４上にゲート絶縁層を
形成した後、ゲート電極１１５をパターニング形成する
。続いて、ソース・ドレイン領域をｎ型不純物拡散によ
って形成し、その他記録を形成してｎチャネルＭＯ９）
ランジスタ１０３かも成る第二層を作製する。
また、層間絶縁層１１１にコンタクトホールを開け、Ｍ
ＯＳ　）ランジスタ１０３を配置１１２によって下層の
バイポーラトランジスタ１０２等に接続する。
次に、第二層上に層間絶縁層１１６を形成し、異種材料
１１８を微小に形成して、上述した選択納品成長法によ
り、ｎ型の単結晶シリコン層１１９を形成する。続いて
、単結晶シリコン層１１９にＰ型不純物を拡散してＰ領
域＋２０を形成し、　ｐｎ接合を有するフォトダイオー
ド１０４を作製する。また、居間絶縁層１１６にコンタ
クトホールを開け、フォトダイオード１０４を配線＋１
７によって下層のＭＯＳ　）ランジスタ１０３に接続す
る。
こうして、最上層にフォトダイオード１０４を複数個形
成することで、入射光１２１が効率的にフォトダイオー
ド１０４に入射し、感度の良いセンサを構成することが
できる。
また、単結晶シリコン層を７００〜１０００℃程度の低
温で形成できるために、下層の素子の特性劣化がなく、
１４０Ｓトランジスタ１０３のチャネル易動度も４００
　ｃｍ２　／　Ｖ　ｅ　ｓｅｃ以上であり、従来の他結
品シリコン層に形成されたものより易動度が１０倍以上
向上している。
第２図は、本実施例における基本的回路構成の一例を示
す回路図である。
同図において、フォトダイオード１０４がアレイ状に配
列されており、その一端は電源電圧が印加され、他端は
各々ｇｏｓ　トランジスタＩＯ３を介してバイポーラト
ランジスタ等から成るアンプ１０２に接続されている。
そして、ＭＯＳ　）ランジスタ１０３のゲート電極１１
５に印加される制御信号によってフォトダイオード＋０
４の出力が走査され、アンプ１０２へシリアルに送出さ
れる。
本実施例では、フォトダイオード１０４からの信号を、
単結晶層から成る高性能のＭＯＳダイオード１０３やバ
イポーラトランジスタ１０２によって処理するために、
高速動作が可歳である。
なお、本実施例では層間絶縁層上に単結晶層を形成した
が、必要に応じて多結晶層を形成してもよい、多結晶層
の形成工程は後述する。
また、本実施例では三層構造であるが、勿論回路部を必
要総数で多層化してもよい、たとえば、フォトダイオー
ド１０４からの信号読出し部、演算部、記憶部等を各層
に形成することもできる。
さらに、本実施例では、光センサとしてフォトダイオー
ドを示したが、他の方式の光センサでもよいことは自然
である。
次に、本実施例におけるＭＯＳ　トランジスタ１０３お
よびフォトダイオード１０４を作製するための結晶層の
形成方法について詳細に説明する。
まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる０選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。
第３図（Ａ）および（Ｂ）は選択堆積法の説明図である
。まず同図（Ａ）に示すように、基板１上に、基板１と
上記因子の異なる材料から成る薄膜２を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと。
ドｙ膜３は薄膜２上にのみ成長し、基板１上には成長し
ないという現象を生じさせることができる。
この現象を利用することで、自己整合的に成形された薄
膜３奄成長させることができ、従来のようなレジストを
用いたリングラフィ工程の省略が可濠となる。
このような選択形成法による堆積を行うことができる材
料としては、たとえば基板ｌとしてＳｉｎ　２　、薄膜
２としてＳｉ、ＧａＡｑ、窒化シリコン、そして堆積さ
せる薄膜３としてＳｉ、　Ｗ　、　ＧａＡ、ｓ、ｆＰ等
がある。
第４図は、Ｓｉｎ　２の堆積面と窒化シリコンの堆積面
との核形成密度の経蒔変化を示すグラフである。
同グラフが示すように、堆積を開始して間もな（Ｓｉ０
２上での核形成密度は１０３　ｃｍ−２以下で飽和し、
２０分後でもその値はほとんど変化しない。
それに対して窒化シリコン（Ｓｉ３　Ｎ　４　）上では
、〜４　Ｘ　１０”　ｃｍ−２で一旦飽和し、それから
１ｏ分はど変化しないが、それ以降は急激に増大する。
なお、この測定例では、５ｉＣＩ４ガスをＨ２ガスで希
釈し、圧力１７５　Ｔｏｒｒ、温度１０００℃の条件下
でＣＶＤ法により堆積した場合を示している。他にＳｉ
Ｈ４、ＳｉＨ２０１２、５ｉＨＩｌｌ：ｌ　３　、　Ｓ
ｉＦ　４等を反応ガスとして用いて、圧力、温度等を調
整することで同様の作用を得ることができる。また、真
空蒸着でも可能である。
この場合、ＳｉＯｚ上の核形成はほとんど問題とならな
いが、反応ガス中にＨＣ１ガスを添加することで、Ｓｉ
０２上での核形成を更に抑制し、５ｉ０２上でのＳｉの
堆積を皆無にすることができる。
このような現象は、Ｓｉ０２および窒化シリコンの材料
表面のＳｉに対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、Ｓｉ原子自身によって
Ｓｉ０２が反応し、蒸気圧が高い一酸化シリコンが生成
されることでＳｉ０２自身がエツチングされ、窒化シリ
コン上ではこのようなエツチング現象は生じないという
ことも選択堆積を生じさせる原因となっていると考えら
れる（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ、
Ｓ、Ｍｉｙａｚａｗａ　Ｊｏｕｒｎａｌ　ｏｆＡｐｐｌ
ｉｅｄ　Ｐｈｙｓｉｃｓ　５３．　Ｅ１８３９．１９８
２）　。
このように堆積面の材料としてＳｉ０２および窒化シリ
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料としてＳｉ
Ｏ２が望ましいが、これに限らずＳｉＯｘであっても槌
形に＃、密度差を得ることができる。
勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で１０３倍以
上であれば十分であり、後に例示するような材料によっ
ても堆ｖｉ膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては、Ｓｉ０２上
に局所的にＳｉやＮ等をイオン注入して過剰にＳｉやＮ
等を有する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶を選択的に成長させ
ることができる。
なお、単結晶の選択的成長は、堆積面表面の電子状態、
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料（たとえばＳｉｎ　２　）は
バルク材料である必要はなく、任意の材料や基板等の表
面のみに形成されて上記堆積面を成していればよい。
第５図（Ａ）〜（Ｄ）は、多層構造の製造方法の第−例
を示す形成工程図であり、第６図（Ａ）および（Ｂ）は
、第５図（Ａ）および（Ｄ）における基板の斜視図であ
る。
第５図および第６図において、基板４′は第１図に示す
下層のトランジスタ１０２又は１０３等が形成された基
板１０１を示す、以下同様に、下層の素子等は図面では
省略される。
まず、第５図（Ａ）および第６図（Ａ）に示すように、
基板４′上に、選択堆積を可能にする核形成密度の小さ
い堆積面材料層５　（たとえばＳｉ０２等）を形成し、
その上に核形成密度の大きい異種材料を薄く堆積させ、
リングラフィ等によってパターニングすることで異種材
料８を後述するように単一の各が形成される程度に十分
微細に形成する。また、異種材料６とは、上述したよう
に、ＳＩやＮ等を堆積面材料層５にイオン注入して形成
される過剰にＳｉやＮ等を有する変質領域も含めるもの
とする。
次に、堆積条件を適巴に設定することによって異種材料
６だけに堆積材料の単一の核が形成される。すなわち、
５１層種材料６は、単一の核のみが形成される程度に十
分微細に形成する必要がある。
異種材料６の大きさは、材料の種類によって異なるが、
数ミクロン以下であればよい、更に、核は単結晶構造を
保ちながら成長し、第５図（Ｂ）に示すように島状の単
結晶粒７となる。島状の単結晶粒７が形成されるために
は、すでに述べたように、堆積面材料層５上で全く核形
成が起こらないように条件を決めることが必要である。
島状の単結晶粒７は単結晶構造を保ちながら異種材料６
を中心して更に成長し、同図（Ｃ）に示すように堆積面
材料層５を覆う。
続いて、エツチング又はＭＰｊによって単結晶粒７を平
坦化し、第５図（Ｄ）および第６図（Ｂ）に示すように
、所望の素子を形成することができる単結晶層８が堆積
面材料層５上に形成される。
こうして、トランジスタ１０１等が形成された基板４′
上に絶縁層でもある堆積材料層５を挟んで単結晶層８が
形成され、この単結晶Ｍ５Ｂにトランジスタ１０２等の
電子素子を形成し、さらに配線および下層とのコンタク
トホール等を通常の半導体プロセスによって形成するこ
とで二層の集積回路を構成できる。勿論、上記工程を繰
返えせば、多層構造の三次元集積回路を容易に作製でき
る。
第７５４（＾）〜（［ｌ）は、多層構造の製造方法の第
二例を示す形成工程図であり、第８図（＾）および（Ｂ
）は、第７図（Ａ）および（Ｄ）における基板の斜視図
である。
：ＪＳ７図（Ａ）および第８ｒｊ；４（＾）に示すよう
に、電子素子が形成されている基板４′上に、堆積面材
料層５　（ここでは絶縁層でもある５ｉ０２層）が形成
され、その上に距離皇を隔てて上記選択堆積を可能とす
るＬＡ種材料１２を十分に小さく配こする。
この距ｇｌ又は、たとえば′ｒ、導体素子を形成するた
めに必要とされる単結晶領域の大きさと同じか又はそれ
以上に設定される。
次に、退出な堆載条件によって異種材享４１２だけに堆
積材料の中−の核が形成される。すなわち。
＋Ａ！ｌ材料１２は、弔−の核のみが形成される程度に
十分微細に形成する必要がある。異種材料１２の大きさ
は、材料の種類によって異なるが、数ミクロン以下であ
ればよい、更に、核は単結晶構造を保ちながら成長し、
＠７図（Ｂ）に示すように島状の単結晶粒１３となる。
島状の単結晶粒１３が形成されるためには、すでに述べ
たように、堆積面材料層５上で全く核形成が起こらない
ように条件を決めることが必要である。
島状の単結晶粒１３の基板法線方向の結晶方位は、堆積
面材料および堆積する材料の界面エネルギを最小にする
ように一定に決まる。なぜならば、表面あるいは界面エ
ネルギは結晶面によって異方性を有するからである。し
かしながら、すでに述べたように、非晶質面上における
面内の結晶方位は決定されない。
島状の単結晶粒１３は更に１ｉ、長して、第７図（Ｃ）
に示すように隣りの単結晶粒！３と接触するが、堆積面
内の結晶方位は一定ではないために、異種材＄４１２の
中間位ごに結晶粒界１４が形成される。
続いて、単結晶粒１３は三次元的に成長するが、成長速
度の遅い結晶面が７γセツトとして現われるために、エ
ツチング又は研磨によって表面の平坦化を行い、更に粒
界１４の部分を除去して、第７図（Ｄ）および０′ｓ８
図（Ｂ）に示すように粒界を含まない単結晶の薄膜１５
を格子状に形成する。この中結晶薄１１２１５の大きさ
は、上述したように異種材料１２の１？：１隔文によっ
て決定される。すなわち、′ＡＪ！材料１２の形成パタ
ー７を適当に定めることによって１粒界の位置を制御す
ることができ、所望の大きさの単結晶を所望の配列で形
成することができる。
こうして、トランジスタ１０２又は１０３１が形成され
た基板４′上に絶縁層でもある堆積材８４層５を挟んで
単結晶層１５が形成され、この単結晶層＋５に本実施例
のようにＭＯＳ　トランジスタ】０３又はフォトダイオ
ード１０４　等の電子素子を通常の半導体プロセスによ
って形成することで：ＪＳ１図に示す三層の集積回路を
構成できる。勿論、」；記Ｔ程を繰返えせば、多層構造
の集積回路を容易に作製できる。
第９図（Ａ）〜（Ｃ）は、多層構造の製造方法の第三例
を示す形成工程図であり、第１０図（Ａ）および（Ｂ）
は、第９図（Ａ）および（Ｃ）における基板の斜視図で
ある。
まず、第９図（Ａ）および第１Ｏ図（Ａ）に示すように
、電子素子が形成されている基板４′上に、堆積面材料
層１８（ここでは絶縁層でもあるＳｉ０２層）を形成し
、堆積面材料層１８に必要な大きさおよび形状の四部１
６を形成し、その中に十分に微細な異種材料１２を形成
する。
続いて、第９図（Ｂ）に示すように、第一実施例と同様
にして島状の単結晶粒１３を成長させる。
そして、第９図（Ｃ）および第１０図（Ｅｌ）に示すよ
うに、単結晶粒１３が凹部１６を埋めるまで成長させ、
単結晶層１７を形成する。
本実施例では、凹部１６内に単結晶粒１３が成長するた
めに、平坦化および粒界部分の除去工程が不要となる。
こうして、トランジスタ１０２又は１０３等が形成され
た基板４′上に絶縁層でもある堆積材料層１日を挟んで
単結晶層１７が島状に形成され、この単結晶層１７にフ
ォトダイオードやトランジスタ等の電子素子を通常の半
導体プロセスによって形成する。
第１１図（Ａ）〜（Ｄ）は、多層構造の製造方法の第四
例を示す形成工程図である。
同図（Ａ）〜（Ｃ）は、第７図の（Ａ）〜（Ｇ）と同じ
である。すなわち、異種材料１２を間隔２をおいて形成
し、単結晶ａ１３を形成する。これによって異種材料！
２のほぼ中央に粒界１４が形成され、平坦化することで
粒径文の多結晶層２１を得ることができる。
この多結晶層２Ｉの粒径は異種材料１２の間隔りによっ
て決定されるために、多結晶の粒径制御が可能となる。
従来では、多結晶の粒径は形成方法や形成温度等の複数
の要因によって変化するものであったが、本形成法によ
れば異種材料１２の間隔見によって制御性良く決定され
る。
このように、単結晶層だけではなく、多結晶層を多層化
することも容易にできる。
（具体例） 次に、上記実施例における単結晶層の具体的形成方法を
第７図に示す第二例および第１１図に示す第四例を中心
に説明する。
Ｓｉ単結晶ウェハ１０１上にバイポーラトランジスタ１
０２および／又はＭＯＳ　トランジスタ１０３が形成さ
れた基板４′上に居間絶縁層Ｉｌｌ又は１１８としての
Ｓｉ０２層５を形成する。勿論、金属、半導体、磁性体
、圧電体、絶縁体等の任意の基板上に、スパッタ法、Ｃ
ＶＤ法、真空蒸着法等を用いて基板表面にＳｉ０２層を
形成してもよい。なお、堆積面材料としてはＳｉＯ２が
望ましいが、　ＳｉＯｘとしてＸの値を変化させたもの
であってもよい。
こうして形成されたＳｉ０２層５上に減圧気相成長法に
よって窒化シリコン層（ここではＳｉ３　Ｎ　４層）又
は多結晶シリコン層を異種材料として堆積させ、通常の
りソグラフィ技術又はＸ線、′ｉ［子線若しくはイオン
線を用いたリングラフィ技術で窒化シリコン層又は多結
晶シリコン層をバターニングし、数ミクロン以下、望ま
しくは〜Ｉｇｍ以下の微小な異種材料１２を形成する。
上記実施例では、１．２　用ｍ角の正方形とした。
続いて、ＨＣＩ　　とＨ２と、ＳｉＨ２０１２，５ｉＣ
１４、ＳｉＨＣ１３、ＳｉＦ　４若しくはＳｉＨ４との
混合ガスを用いて」二足Ｓｉ０２層５上にＳｉを選択的
に成長させる。その際の基板温度は７００〜１０００℃
、圧力は約１００　Ｔｏｒｒテある。
数十分程度の時間で、５ｉ０２上の窒化シリコン又は多
結晶シリコンの微細な異種材料１２を中心として、単結
晶のＳｉの粒１３が成長し、最適の成長条件とすること
で、その大きさは数十ｇｍ以上に成長する。
続いて、ＳｉとＳｉ０２との間にエツチング速度差があ
る反応性イオンエツチング（ＲＩＥ）によって、Ｓｉの
みをエツチングして平坦化することで、粒径制御された
多結晶シリコン層２１が形成され、更に粒界部分を除去
して島状の単結晶シリコン層１５が形成される。なお、
単結晶粒１３の表面の凹凸が大きい場合は、機械的回心
を行った後にエツチングを行う。
このようにして形成された大きさ数十μｍ以上で粒界を
含まない単結晶シリコン層１５に、ＭＯＳ　トランジス
タ１０３又はフォトダイオード１０４を形成すると、単
結晶シリコンウェハに形成したものに劣らない特性を示
した。また、多数の素子を配列させる場合でも、単結晶
シリコン層１５を既に配列した状態で形成することがで
きるために、製造工程が惰略化される。
また、隣接する単結晶シリコン層１５とは５１０２によ
って電気的に分離されているために、相補型電界効果ト
ランジスタ（Ｃ−ＭＯＳ）を構成しても、相互の干渉が
ない。また、素子の活性層の厚さが、Ｓｉウェハな用い
た場合より薄いために、放射線を照射された時に発生す
るウェハ内の電荷による誤動作がなくなる。更に、寄生
容量が低下するために、素子の高速化が図れる。また、
任意の基板が使用できるために、Ｓｉウェハを用いるよ
りも、大面蹟基板上に単結晶層を低コストで形成するこ
とができる。更に、他の半導体、圧電体、誘電体等の基
板上にも単結晶層を形成できるために、多機能の三次元
集積回路を実現することができる。
（窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、Ｓｉ３　Ｎ　４に限定さ
れるものではなく、窒化シリコンの組成を変化させたも
のでもよい。
ＲＦプラズマ中でＳｉＨ４ガスとＮＨ３ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマＣＶＤ法
では、ＳｉＨ４ガスとＮＨ３ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のＳｉとＮの組成比
を大幅に変化させることができる。
第１２図は、Ｓ　ｉ　Ｈ４とＮＨ３の流量比と形成され
た窒化シリコン膜中のＳｉおよびＮの組成比との関係を
示したグラフである。
この詩の堆積条件は、ＲＦ出力１７５Ｗ、基板温度３８
０℃であり、ＳｉＨ４ガス流量を３００ｃ　ｃ　／　ｍ
　ｉ　ｎに固定し、ＮＨ３ガスの流量を変化させた。同
グラフに示すようにＮ　Ｈ３／　Ｓ　ｉ　Ｈ４のガス流
量比を４〜１０へ変化させると、窒化シリコン膜中のＳ
　ｉ　／　Ｎ比は１，１〜０．５８に変化することがオ
ージェ電子分光法によって明らかとなった。
また、減圧ＣＶＤ法でＳｉＨ２０１２ガスとＮＨ３ガス
とを導入し、０　、３Ｔｏ　ｒ　ｒの減圧下、温度約８
００℃の条件で形成した窒化シリコン膜の組成は、はぼ
化学量論比であるＳｉ３　Ｎ　４　　（Ｓｉ／Ｎ　＝０
．７５）に近いものであったゆ また、ＳｔをアンモニアあるいはＮ２中で約１２００℃
で熱処理すること（８窒化法）で形成される窒化シリコ
ン膜は、その形成方法が熱平衡下で行われるために、更
に化学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをＳｉの
核形成密度が５ｉ０２より高い堆積面材料として用いて
上記Ｓｉの核を成長させると、その組成比により核形成
密度に差が生じる。
第１３図は、Ｓｉ／Ｎ、ｉ［酸比と核形成密度との関係
を示すグラフである。同グラフに示すように、窒化シリ
コン膜の組成を変化させることで、その上に成長するＳ
ｉの核形成密度は大幅に変化する。この時の核形成条件
は、５ｉＣＩ４ガスを１７５Ｔａｒｒに減圧し、１００
０”ＣｊでＨ２と反応させてＳｔを生成させる。
このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
したがって、核形成密度と、単一・の核が選択できる最
適な窒化シリコンの大きさとを選択する必要がある。た
とえば〜１０５ｃｍ−２の核形成密度を得る堆積条件で
は、窒化シリコンの大きさは約４ｐｍ以下であれば単一
の核を選択できる。
（イオン注入による異種材料の形成〕 Ｓｉに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料である５ｉ０２の表面に局所的
にＳｉ　、Ｎ、Ｐ、Ｂ、Ｆ、Ａｒ。
Ｈｅ、Ｃ，Ａｓ、Ｇａ、Ｇｅ等をイオン注入して５ｉ０
２の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
例えば、ＳｉＯ２表面をレジストで多い、所望の箇所を
露光、現像、溶解させてＳｉＯ２表面を部分的に表出さ
せる。
続いて、Ｓ　ｉ　Ｆ４ガスをンースガスとして用い、Ｓ
ｉイオンを１０ｋｅｙで１×１０１６〜１×１０１８ｃ
ｍ−２の密度で５ｉｏ２表面に打込む、これによる投影
飛程は１１４人であり、ＳｉＯ２表面ではＳｔ濃度が〜
１０２２ｃｍ−３に達する。
５ｉ０２はもともと非晶質であるために、Ｓｉイオンを
注入した領域も非晶質である。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが　１束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたＳ
ｉイオンをＳｉＯ２表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離するこ
とで、ＳｉＯ２面にＳｉが過剰な変質領域が形成される
。このような変質領域が形成されたＳｉＯ２堆積面にＳ
ｔを気相成長させる。
第１４図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。
同グラフに示すように、Ｓｉ十十人入量多い程、核形成
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてＳｉの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。
（ＣＶＤ以外のＳｉ堆堆力方法 Ｓｉの選択核形成による単結晶の成長は、ＣＶＤ法だけ
ではなく、Ｓｔを真空中（＜１Ｏ−６Ｔｏｒｒ）で電子
銃により蒸発させ、加熱した基板に堆積させる方法も用
いられる。特に、超高真空中（＜　１０−９Ｔｏｒｒ）
　テ（１）蒸着であるＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂ
ｅａｍ　Ｅｐｉｔａｘｙ）法では、基板温度９００℃以
上でＳｉビームと５ｉ０２が反応を始め、５ｉ０２上で
のＳｔの核形成は皆無になることが知られている（Ｔ、
Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ　ａｎｄＳ、
Ｍｉｙａｚａｗａ　Ｊｏｕｒｎａｌｏｆ　Ａｐｐｌｉｅ
ｄ　ＰｈｙＳｉｃｓ　５３゜１０　、　ｐ６８３９　、
１９８３）。
この現象を利用して５ｉ０２上に点在させた微小な窒化
シリコンに完全な選択性をもってＳｉの単一の核を形成
し、そこに単結晶Ｓｉを成長させることができた。この
時の堆積条件は、真空度１Ｏ−８Ｔｏｒｒ以下、Ｓｉビ
ーム強度９．７×１０１４ａｔｏｍｓ　／ｃｒａ２ｅ　
ｓｅａ　、基板温度９００℃〜１０００℃であった。
この場合、　　５ｉ０２　＋Ｓｉ→２ＳｉＯ↑という反
応により、ＳｉＯという蒸気圧の著しく高い反応生成物
が形成され、この７４発による５ｉ０２自身のＳｉによ
るエツチングが生起している。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、そして堆積が生じている。
このことから核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物（Ｔａ　２０　ｓ　
）　、窒化シリコン酸化物（ＳｉＯＮ）等を使用しても
同様の効果を得ることができる。したがって、これらの
材料を微小形成して上記異種材料とすることで、同様に
単結晶を成長させることができる。
なお、これまで述べた堆積面材料、異種材料および堆積
材料の組合せは、上記各実施例に示したものだけではな
く、十分な核形成密度差を有する材料の組合せであれば
よいことは明らかである。
したがって、選択堆積可能なＧａＡＳやＩＪＩＰ等の化
合物詐導体の場合にも、上記結晶成長法によって単結晶
、単結晶群又は粒径制御された多結晶を形成することが
できる。
［９，明の効果］ 以上詳細に説ＩＩ　したように、本発明による光電変換
装置は、光センサが最上層に形成されていることで、開
口率が向上し高感度を達成できる。また、堆積面の材料
より核形成密度の十分大きい異種材料を単一の核だけが
成長するように十分微細に形成することによって、その
微細な異種材料の存在する箇所に単結晶や多結晶等の結
晶を成長させるという結晶形成法を利用することで、非
晶質材料上にも容易に単結晶を成長させることができる
ために、多層集積回路構造内に高性能の光センサ、電界
効果トランジスタ、パイポーラトンラジスタ等を容易に
形成することができ、高速動作が可濠で多機能の光電変
換装はを得ることができる。
【図面の簡単な説明】
第１図は、本発明による光電変換装置の一実施例の概略
的断面図、 第２図は、本実施例の回路構成の一例を示す回路図、 第３図（Ａ）および（Ｂ）は選択堆積法の説明図、第４
図は、５ｉ０２の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフ、第５図（Ａ）〜（Ｄ
）は、多層構造の製造方法の第−例を示す形成工程図、 第６図（Ａ）および（Ｂ）は、第５図（Ａ）および（Ｄ
）における基板の斜視図、 第７図（Ａ）〜（Ｄ）は、多層構造の５８！造方法の第
二例を示す形成工程図、 第８図（Ａ）および（Ｂ）は、第７図（Ａ）および（Ｄ
）における基板の斜視図、 第９図（Ａ）〜（Ｃ）は、多層構造の製造方法の第三例
を示す形成工程図、 第ｉｏ図（Ａ）および（Ｂ）は、第９図（Ａ）および（
Ｃ）における基板の斜視図、 第１１図（Ａ）〜（Ｄ）は、多層構造の製造方法の第四
例を示す形成工程図。 ｍ１２図は、ＳｉＨ４とＮＨ３の泣量比と形成された窒
化シリコン膜中のＳｉおよびＮの組成比との関係を示し
たグラフ、 第１３図は、Ｓ　ｉ　／　Ｎ組成比と核形成密度との関
係を示すグラフ、 第１４図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。 １０１　・・・シリコン基板 １０２　・・Φバイポーラトランジスタ１０３　・串・
ＭＯＳ　）ランジスタ １０４　・・・フォトダイオード １１１　、１１８　・・・層間絶縁層 ４′・・・所望基板 ５．１８．２０・・・堆積面材料層 ６．１２−・拳異種材料 ８．１５．１７φ・・単結晶層 １４・・・粒界 ２１・・・多結晶層 代理人　　弁理士　山　下　穣　平 図面の浄書（内容に変更なし） １（、＋１ 第２図 第３図 （△） （Ｂ） ＠４図 ｕ々朋（分う 第５図 （Ｃ）７ （Ａ） （Ｂ） 第７　図 第８　図 （Ａ） （Ｅ３） 第１０図 （Ｂ） 第１２図 ＮＨ３／ＳｉＨ４；ｉ℃量比 ０　　　　　　　　　　　　０．５　　　　　　　　　
　　１．Ｏ５ｉ／Ｎ紐八ル 手糸売ネ市正書（方式） 昭和６１年１０月　７［］ 特許庁長官　　黒　１）明　雄　　殿 １、　事件の表示 昭和６１年特許願第１６２１２９号 ２、　発明の名称 光電変換装置 ３、　補正をする者 事件との関係　特許出願人 住所　東京都大田区下丸子３丁目３０番２号名称（Ｚｏ
ｏ）キャノン株式会社 ４、代理人 住所　東京都港区虎ノ門五丁目１３番１号虎ノ門４０森
ビル昭和６１年９月３０日 ６、　補正の対象 図面 ７、　補正の内容 願書に最初に添付した図面の浄書 別紙の通り（内容に変更なし）

Claims (1)

    【特許請求の範囲】
  1. （１）光センサと、該光センサ出力の処理を少なくとも
    行う回路部とを有する光電変換装置において、 前記光センサおよび回路部は、該光セン サを最上層とした多層集積回路構造を成し、前記回路部
    を構成する素子が形成された 下層の上に、直接又は所望絶縁層を挟んで堆積面材料層
    が形成されており、 該堆積面材料の面上に、該堆積面材料よ り核形成密度が十分大きく、かつ単一の核だけが成長す
    る程度に十分微細な異種材料が設けられ、該異種材料に
    成長した単一の核から成長して形成された結晶層に前記
    回路部を構成する他の素子又は前記光センサが形成され
    て上層を成し、 前記下層および上層の関係で前記多層集 積回路構造が構成されていることを特徴とする光電変換
    装置。
JP61162129A 1986-07-11 1986-07-11 光電変換装置の製造方法 Expired - Fee Related JP2505754B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61162129A JP2505754B2 (ja) 1986-07-11 1986-07-11 光電変換装置の製造方法
CA000541582A CA1301896C (en) 1986-07-11 1987-07-08 Photoelectric conversion device
AU75391/87A AU609405B2 (en) 1986-07-11 1987-07-09 Photoelectric conversion device
AT87306129T ATE159125T1 (de) 1986-07-11 1987-07-10 Photoelektrischer wandler
DE3752126T DE3752126T2 (de) 1986-07-11 1987-07-10 Photoelektrischer Wandler
EP87306129A EP0252757B1 (en) 1986-07-11 1987-07-10 Photoelectric conversion device
US08/475,830 US5610094A (en) 1986-07-11 1995-06-07 Photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61162129A JP2505754B2 (ja) 1986-07-11 1986-07-11 光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6318668A true JPS6318668A (ja) 1988-01-26
JP2505754B2 JP2505754B2 (ja) 1996-06-12

Family

ID=15748590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61162129A Expired - Fee Related JP2505754B2 (ja) 1986-07-11 1986-07-11 光電変換装置の製造方法

Country Status (7)

Country Link
US (1) US5610094A (ja)
EP (1) EP0252757B1 (ja)
JP (1) JP2505754B2 (ja)
AT (1) ATE159125T1 (ja)
AU (1) AU609405B2 (ja)
CA (1) CA1301896C (ja)
DE (1) DE3752126T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008039161A (ja) * 2006-08-10 2008-02-21 Sumitomo Heavy Ind Ltd 減速機
JP2020191471A (ja) * 2014-10-24 2020-11-26 株式会社半導体エネルギー研究所 撮像装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2516604B2 (ja) * 1986-10-17 1996-07-24 キヤノン株式会社 相補性ｍｏｓ集積回路装置の製造方法
US6077781A (en) * 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
JP3125915B2 (ja) * 1996-01-09 2001-01-22 日本電気株式会社 半導体装置の製造方法
US5770482A (en) * 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with a patterned upper transistor substrate and interconnection thereto
US5770483A (en) * 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
US5872029A (en) * 1996-11-07 1999-02-16 Advanced Micro Devices, Inc. Method for forming an ultra high density inverter using a stacked transistor arrangement
US5926700A (en) 1997-05-02 1999-07-20 Advanced Micro Devices, Inc. Semiconductor fabrication having multi-level transistors and high density interconnect therebetween
US5818069A (en) 1997-06-20 1998-10-06 Advanced Micro Devices, Inc. Ultra high density series-connected transistors formed on separate elevational levels
US5888872A (en) 1997-06-20 1999-03-30 Advanced Micro Devices, Inc. Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall
US6037602A (en) * 1998-02-13 2000-03-14 C.P. Clare Corporation Photovoltaic generator circuit and method of making same
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
JP4497844B2 (ja) * 2003-05-30 2010-07-07 キヤノン株式会社 固体撮像装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587819A (ja) * 1981-07-07 1983-01-17 Nec Corp 気相成長の方法
JPS5856323A (ja) * 1981-09-29 1983-04-04 Nec Corp 半導体基板の製造方法
JPS5918196A (ja) * 1982-07-21 1984-01-30 Hitachi Ltd 単結晶薄膜の製造方法
JPS60178662A (ja) * 1984-02-24 1985-09-12 Toshiba Corp 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3620833A (en) * 1966-12-23 1971-11-16 Texas Instruments Inc Integrated circuit fabrication
DE2951879A1 (de) * 1978-12-22 1980-07-31 Nippon Kogaku Kk Photoekektrischer umformer mit einer photoelektrischen elementanordnung des ladungsspeichertyps
EP0020135A1 (en) * 1979-05-29 1980-12-10 Massachusetts Institute Of Technology Three-dimensional integration by graphoepitaxy
JPS57106181A (en) * 1980-12-24 1982-07-01 Toshiba Corp Integrated circuit
US4471371A (en) * 1981-01-06 1984-09-11 Fuji Xerox Co., Ltd. Thin film image pickup element
JPS5837949A (ja) * 1981-08-31 1983-03-05 Toshiba Corp 集積回路装置
JPS5892254A (ja) * 1981-11-27 1983-06-01 Mitsubishi Electric Corp 半導体装置
IN157312B (ja) * 1982-01-12 1986-03-01 Rca Corp
US4482422A (en) * 1982-02-26 1984-11-13 Rca Corporation Method for growing a low defect monocrystalline layer on a mask
US4686554A (en) * 1983-07-02 1987-08-11 Canon Kabushiki Kaisha Photoelectric converter
JPS6030282A (ja) * 1983-07-28 1985-02-15 Mitsubishi Electric Corp 固体撮像装置
US4686758A (en) * 1984-06-27 1987-08-18 Honeywell Inc. Three-dimensional CMOS using selective epitaxial growth
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
US4751561A (en) * 1986-04-29 1988-06-14 Rca Corporation Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
JPH0812906B2 (ja) * 1986-07-11 1996-02-07 キヤノン株式会社 光電変換装置の製造方法
JP2505767B2 (ja) * 1986-09-18 1996-06-12 キヤノン株式会社 光電変換装置の製造方法
JPS63119218A (ja) * 1986-11-07 1988-05-23 Canon Inc 半導体基材とその製造方法
CA1296816C (en) * 1987-02-28 1992-03-03 Kenji Yamagata Process for producing a semiconductor article
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US4866291A (en) * 1987-06-30 1989-09-12 Canon Kabushiki Kaisha Photosensor with charge storage unit and switch unit formed on a single-crystal semiconductor film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587819A (ja) * 1981-07-07 1983-01-17 Nec Corp 気相成長の方法
JPS5856323A (ja) * 1981-09-29 1983-04-04 Nec Corp 半導体基板の製造方法
JPS5918196A (ja) * 1982-07-21 1984-01-30 Hitachi Ltd 単結晶薄膜の製造方法
JPS60178662A (ja) * 1984-02-24 1985-09-12 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008039161A (ja) * 2006-08-10 2008-02-21 Sumitomo Heavy Ind Ltd 減速機
JP2020191471A (ja) * 2014-10-24 2020-11-26 株式会社半導体エネルギー研究所 撮像装置

Also Published As

Publication number Publication date
EP0252757A3 (en) 1988-08-31
DE3752126D1 (de) 1997-11-13
EP0252757B1 (en) 1997-10-08
CA1301896C (en) 1992-05-26
AU609405B2 (en) 1991-05-02
JP2505754B2 (ja) 1996-06-12
AU7539187A (en) 1988-01-14
US5610094A (en) 1997-03-11
DE3752126T2 (de) 1998-03-12
EP0252757A2 (en) 1988-01-13
ATE159125T1 (de) 1997-10-15

Similar Documents

Publication Publication Date Title
JP2516604B2 (ja) 相補性ｍｏｓ集積回路装置の製造方法
US5269876A (en) Process for producing crystal article
US5236546A (en) Process for producing crystal article
JPS6318667A (ja) 光電変換装置の製造方法
US5422302A (en) Method for producing a three-dimensional semiconductor device
JPS6318668A (ja) 光電変換装置の製造方法
US5086326A (en) Photoelectric conversion device
US4999313A (en) Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
JP2596547B2 (ja) 太陽電池及びその製造方法
JP2654055B2 (ja) 半導体基材の製造方法
JP2505767B2 (ja) 光電変換装置の製造方法
JPH02191320A (ja) 結晶物品及びその形成方法
JP2695413B2 (ja) 結晶基材の製造方法
JP2900588B2 (ja) 結晶物品の形成方法
JPH0475649B2 (ja)
JP2651144B2 (ja) 結晶基材の製造方法
JP2515301B2 (ja) 半導体装置の製造方法
JP2651145B2 (ja) 半導体基材の製造方法
JPH04373121A (ja) 結晶基材の製造方法
JP2525773B2 (ja) 半導体装置及びその製造方法
JPS63119254A (ja) 半導体メモリ装置
JPS63239979A (ja) フオトセンサ及びその製造方法
JPS63260170A (ja) 光電変換装置
JPS63239978A (ja) 画像入力用光センサ
JPH04109683A (ja) 単結晶Ｓｉ積層体とその製造方法およびそれを使用したフォトダイオード

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees