JPS63119254A - 半導体メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体メモリ装置に係り、特に情報記憶回路部
を構成する複数の第１のトランジスタと、情報の入出力
を制御するゲート部を構成する複数の第２のトランジス
タとを有する半導体メモリ装置に関する。

［従来技術］ 近年、情報化社会の発達に伴ってメモリ装置の需要が増
大し、特に半導体メモリ装置は性能９価格等から重要な
地位を占めている。

半導体メモリの一つに、情報を記憶する情報記憶回路部
と、この情報の読み出し書き込みを制御するゲート部と
を有するものがある。

第３図はスタティックＲＡＭセルの一例を示す回路構成
図である。

同図に示すようにスタティックＲＡＭセルは情報記憶回
路部２０とゲート部２１ａ、２１ｂとから構成される。

情報記憶回路部２０はＣＭＯＳインバータを構成するＭ
ＯＳ）ランジスタＴＩ、Ｔ３とＭＯＳ）ランジスタＴ２
．Ｔ４とからなる。

ゲート部２１ａ、２１ｂはＭＯＳ）ランジスタＴ５．Ｔ
ＥＩから構成され、前記情報記憶回路部２０と読み出し
線り、Ｄとを結合するとともに、ＭＯＳ）ランジスタＴ
５．ＴＯのゲートがアドレス線ＡＬと接続されて、読み
出し及び書き込み用のゲート素子としての役目を果たす
。

上述したスタティックＲＡＭのような情報記憶回路部と
ゲート部とを有する半導体メモリを製造する場合、一般
に絶縁層上に半導体単結晶層を形成することは困難であ
るために、ＭＯＳ）ランジスタを積層することができず
、従来は同一半導体基板上に前記情報記憶回路部と前記
ゲート部とを平面的に配置し、読み出し線とアドレス線
を絶縁層上に配する構造をとっていた。

［発明が解決しようとする問題点］ しかしながら、上記の構造は配線部分の読み出し線とア
ドレス線しか積層させることができず、高集積化の障害
となっていた。本発明の目的は情報記憶回路部のトラン
ジスタとゲート部のトランジスタを絶縁層を介して積層
構造に形成し、チップサイズを減少させ、大容量で且つ
多機爺な半導体メモリ装置を提供することにある。

［問題点を解決するための手段］ 上記の問題点は、情報記憶回路部を構成する複数の第１
のトランジスタと、情報の入出力を制御するゲート部を
構成する複数の第２のトランジスタとを有する半導体メ
モリ装置において、前記複数の第１のトランジスタと前
記複数の第２のトランジスタとを絶縁層を介して積層構
造に形成し、 前記絶縁層上に形成されるトランジスタを絶縁層の材料
より核形成密度が十分大きく、且つ半導体層材料の単一
の核だけが成長する程度に十分微細な異種材料が設けら
れ、この異種材料に形成された単一の核を中心に成長さ
せて設けられた半導体単結晶層又は実質的な半導体単結
晶層に形成したことを特徴とする本発明の半導体メモリ
装置によって解決される。

［作　用］ 本発明は情報記憶回路部を構成する第１のトランジスタ
と、情報の入出力を制御するゲート部を構成する第２の
トランジスタとを、半導体基体上に絶縁層を介して積層
し、この絶縁層上に積層させるトランジスタを前記絶縁
層の材料より核形成密度が十分大きく、且つ半導体層材
料の単一の核だけが成長する程度に十分微細な異種材料
が設けられ、この異種材料に形成された単一の核を中心
に成長させて設けられた半導体単結晶層又は実質的な半
導体単結晶層に形成したことにより、絶縁層上に半導体
単結晶層又は実質的な半導体単結晶層を形成することを
可能とし、高集積度で且つ同一半導体基体上にトランジ
スタを形成した場合に劣らない優れた特性を有する半導
体メモリ装置を提供するものである。

なお前記の絶縁層上に半導体単結晶層又は実質的な半導
体単結晶層を形成する工程は、後述するように通常の半
導体プロセスを用いるだけであり、何ら特別な工程を必
要としない。

［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図は本発明の半導体メモリ装置の一実施例を示す概
略的な部分断面図である。

第２図は上記半導体メモリ装置の一メモリセルの回路図
である。

第２図に示すように、本実施例において、情報記憶回路
部２０は２つのＣＭＯＳインバータ１２．１３から構成
されており、第３図に示したスタティックＲＡＭを構成
している。ＣＭＯＳインバータ１２の入力はＣＭＯＳイ
ンバータ１３の出力と接続され、且つゲート部２１ｂの
ＭＯＳトランジスタ１８１　．１８２　．１８３のソー
スと接続される。同様にＣＭＯＳインバータ１３の入力
はＣＭＯＳインバータ１２の出力と接続され、且つゲー
ト部２１ａのＭＯＳ）ランジスタ１７１　。

１７２．１７３のソースと接続される。ゲート部２１ｂ
のＭＯＳトランジスタ１８１　．１８２　。

１８３のゲートはアドレス線ＡＬＩ　　、ＡＬ２　。

ＡＬ３と接続され、ドレインは読み出し線ＤＩ　　。

Ｄ２．Ｄ３と接続される。同様にゲート部２１ａのＭＯ
３ｌ−ランジスタ１７１　．１７２　。

１７３のゲートはアドレス線ＡＬＩ　　、ＡＬ２　　。

ＡＬ３と接続され、ドレインは読み出し線ＤＩ　　。

Ｄ２．Ｄ３　と接続される。

アドレス！ｌ！ＡＬＩ　　、ＡＬ２　、Ａ’Ｌ３によっ
てゲート部２１ａのＭＯＳ）ランジスタ１７１　。

１７２．１７３及びゲート部２１ｂのＭＯＳトランジス
タ１８１　．１８２．１８３が制御され、情報記憶回路
部２０の情報の書き込み、読み出しが制御される。

なお、本実施例においては、情報記憶回路部２０に多数
のＭＯＳ　）ランジスタ１７１〜１７３　。

１８１〜１８３を接続させているが、ゲート部２１ａ、
２１ｂのＭＯＳ）ランジスタの数を増すことにより、半
導体メモリ装置をより多目的に用いることができる。

以下、上記半導体メモリ装置の製造方法について説明す
る。

まず第１図に示すように、ｎ型シリコン基板ｌ上に公知
の半導体製造技術を用いてＰチャネルＭＯＳトランジス
タ２、ＮチャネルＭＯＳ）ランジスタ３を形成して、０
ＭＯ５）ランジスタを形成する。この時フィールド絶縁
層４により各素子は分離される。０ＭＯ３）ランジスタ
上に絶縁層たるＳ　ｉ　０２層５を形成し、さらにＳｉ
０２層５上に異種材料たるＳｉ３Ｈ４膜６，７を形成し
、後述する製造方法を用いて、Ｓｉ３Ｈ４膜６．７を中
心としてシリコン単結晶層又は実質的なシリコン単結晶
層を成長させる。シリコン単結晶層又は実質的なシリコ
ン単結晶層の成長条件としては、水素ガスをキャリアガ
スとして、ＳｉＨ４，５ｉＣ１４，５ｉＨＣ１３等のガ
スを用いて、７００℃〜ｔｏｏｏ℃程度の温度で成長さ
せる。前記条件にてＳ　ｉ　０２層５上にシリコン核が
形成される密度Ａに対して、Ｓｉ３Ｈ４膜６．７上にシ
リコン核が形成される密度Ｂの比Ｎ＝Ｂ／Ａを１０４以
上とすることができる。

シリコン単結晶層又は実質的なシリコン単結晶層の形成
後は多角形の形状をしているので、エッチバック等の集
積回路技術を用いて平坦化を行う。シリコン単結晶層又
は実質的なシリコン単結晶層を平坦化させた後は、従来
の半導体製造技術を用いて、ソース領域８、ドレイン領
域９を形成し、さらにゲート絶縁層１０を介してゲート
電極１１を形成してゲート部を構成するＭＯＳ）ランジ
スタ１５．１６を形成する。下層の０ＭＯ５）ランジス
タとの接続はスルーホール１２を介して配線１９によっ
て行われる。ゲート部を構成するＭＯＳトランジスタを
さらに設ける場合には、ＭＯＳ）ランジメタ１５．１６
上に絶縁層１３を形成し、同様にしてＭＯＳ）ランジス
タを形成し、絶縁層１３にスルーホール１４を設けるこ
とにより、下層の０ＭＯ３）ランジスタと接続させる。

なお上記実施例においては、情報記憶回路部２０を構成
する０ＭＯ５）ランジスタ上に絶縁層を介してゲート部
２１ａ、２１ｂを構成するＭＯＳ）ランジスタを設けて
いるが、逆にゲート部を構成するＭＯＳ）ランジスタ上
に情報記憶回路部２０を構成する０ＭＯ３）ランジスタ
を設け　　　　□ることも可能である。

次に、半導体単結晶層又は実質的な半導体単結晶層の形
成方法について詳細に説明する。

まず、堆積面上に選択的に堆積膜を形成する選択堆積法
について述べる。選択堆積法とは、表面エネルギ、付着
係数、脱離係数、表面拡散速度等という薄膜形成過程で
の核形成を左右する因子の材料間での差を利用して、基
板上に選択的に薄膜を形成する方法である。

第４図（Ａ）および（Ｂ）は選択堆積法の説明図である
。まず同図（Ａ）に示すように、基板１０１上に、基板
１０１と上記因子の異なる材料から成る薄膜１０２を所
望部分に形成する。そして、適当な堆積条件によって適
当な材料から成る薄膜の堆積を行うと、薄膜１０３は薄
膜１０２上にのみ成長し、基板１０１上には成長しない
という現象を生じさせることができる。この現象を利用
することで、自己整合的に成形された薄膜１０３を成長
させることができ、従来のようなレジストを用いたりソ
ゲラフイエ程の省略が可能となる。

このような選択形成法による堆積を行うことができる材
料としては、たとえば基板１０１としてＳｉ０２　、薄
膜１０２としてＳｉ、　ＧａＡｓ、窒化シリコン、そし
て堆積させる薄膜１０３としてＳｉ、　Ｗ、ＧａＡｓ、
ＩｎＰ等がある。

第５図は、Ｓｉｎ　２の堆積面と窒化シリコンの堆積面
との核形成密度の経時変化を示すグラフである。

同グラフが示すように、堆積を開始して間もな（Ｓｉ０
２上での核形成密度は１０３　ｃｍ−”以下で飽和し、
２０分後でもその値はほとんど変化しない。

それに対して窒化シリコン（Ｓｉ３　Ｎ　４　）上では
、〜４　ＸＩＯ５ａｍ−２で一旦飽和し、それから１０
分はど変化しないが、それ以降は急激に増大する。

なお、この測定例では、５ｉＣ１４ガスをＨ２ガスで希
釈し、圧力１７５　Ｔｏｒｒ、温度１０００℃の条件下
でＣＶＤ法により堆積した場合を示している。他にＳｉ
Ｈ４、ＳｉＨ２Ｇ＋２　、５ｉＨＣＩ　３　、　ＳｉＦ
　４等を反応ガスとして用いて、圧力、温度等を調整す
ることで同様の作用を得ることができる。また、真空蒸
着でも回部である。

この場合、Ｓｉ０２上の核形成はほとんど問題とならな
いが、反応ガス中にＨＧＩガスを添加することで、Ｓｉ
０２上での核形成を更に抑制し、５ｉ０２上でのＳｉの
堆積を皆無にすることができる。

このような現象は、Ｓｉ０２および窒化シリコンの材料
表面のＳｉに対する吸着係数、脱離係数、表面拡散係数
等の差によるところが大きいが、Ｓｉ［子自身によって
Ｓｉ０２が反応し、蒸気圧が高い一酸化シリコンが生成
されることでＳｉ０２自身がエツチングされ、窒化シリ
コン上ではこのようなエツチング現象は生じないという
ことも選択堆積を生じさせる原因となっていると考えら
れる（Ｔ−Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ、
Ｓ、Ｍｉｙａｚａｗａ　Ｊｏｕｒｎａｌ　ｏｆＡｐｐｌ
ｉｅｄ　Ｐｈｙｓｉｃｓ　５３．　Ｂａ２Ｏ，１９８２
）。

このように堆積面の材料として５ｉ０２および窒化シリ
コンを選択し、堆積材料としてシリコンを選択すれば、
同グラフに示すように十分に大きな核形成密度差を得る
ことができる。なお、ここでは堆積面の材料として５ｉ
０２が望ましいが、これに限らすＳｉＯｘであっても核
形成密度差を得ることができる。

勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で１０３倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。

この核形成密度差を得る他の方法としては、Ｓｉ０２上
に局所的にＳｉやＮ等をイオン注入して過剰にＳｉやＮ
等を有する領域を形成してもよい。

このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶又は実質的な単結晶
を選択的に成長させることができる。

なお、単結晶又は実質的な単結晶の選択的成長は、堆積
面表面の電子状態、特にダングリングボンドの状態によ
って決定されるために、核形成密度の低い材料（たとえ
ばＳｉ０２　）はバルク材料である必要はなく、任意の
材料や基板等の表面のみに形成されて上記堆積面を成し
ていればよい。

第６図（Ａ）〜（Ｄ）は、単結晶又は実質的な単結晶の
形成方法の一例を示す形成工程図であり、第７図（Ａ）
および（Ｂ）は、第６図（Ａ）および（１１）における
基板の斜視図である。

まず、第６図（Ａ）および第７図（Ａ）に示すように、
基板１０４上に、選択堆積を可能にする核形成密度の小
さい薄［１０５を形成し、その上に核形成密度の大きい
異種材料を薄く堆積させ、リングラフィ等によってパタ
ーニングすることで異種材料１０Ｂを十分微細に形成す
る。ただし、基板１０４の大きさ、結晶構造および組成
は任意のものでよく、機能素子が形成された基板であっ
てもよい。

また、異種材料１０６とは、上述したように、ＳｉやＮ
等を薄膜１０５にイオン注入して形成される過剰にＳｉ
やＮ等を有する変質領域も含めるものとする。

次に、適当な堆積条件によって異種材料１０６だけに薄
膜材料の単一の核が形成される。すなわち、異種材料１
０Ｂは、単一の核のみが形成される程度に十分微細に形
成する必要がある。異種材料１０Ｂの大きさは、材料の
種類によって異なるが、数ミクロン以下であればよい。

更に、核は単結晶構造又は実質的な単結晶構造を保ちな
がら成長し、第６図（Ｂ）に示すように島状の単結晶粒
１０？となる。島状の単結晶粒１０７が形成されるため
には、すでに述べたように、薄１１ｊ１０５上で全く核
形成が起こらないように条件を決めることが必要で工　
５ ある。

島状の単結晶粒１０７は単結晶構造又は実質的な単結晶
構造を保ちながら異種材料１０Ｂを中心して更に成長し
、同図（Ｃ）に示すように薄膜１０５上体を覆う。

続いて、エツチング又は研磨によって単結晶粒１０７を
平坦化し、第６図（ｎ）および第７図ＣＢ）に示すよう
に、所望の素子を形成することができる単結晶層１０８
が薄膜１０５上に形成される。

このように堆積面の材料である薄膜１０５が基板１０４
上に形成されているために、支持体となる基板１０４は
任意の材料を使用することができ、更に基板１０４に機
能素子等が形成されたものであっても、その上に容易に
単結晶層又は実質的な単結晶層を形成することができる
。

なお、上記実施例では、堆積面の材料を薄膜１０５で形
成したが、選択堆積を可能にする核形成密度の小さい材
料から成る基板をそのまま用いて、単結晶層又は実質的
な単結晶層を同様に形成してもよい。

（具体例） 次に、上記例における単結晶層の具体的形成方法を説明
する。

ＳｉＯ２を薄膜１０５の堆積面材料とする。勿論、石英
基板を用いてもよいし、金属、半導体、磁性体、圧電体
、絶縁体等の任意の基板上に、スパッタ法、ＣＶＤ法、
真空蒸着法等を用いて基板表面にＳｉ０２層を形成して
もよい。また、堆積面材料としては５ｉ０２が望ましい
が、　ＳｉＯｘとしてＸの値を変化させたものでもよい
。

こうして形成されたＳｉ０２５１０５上に減圧気相成長
法によって窒化シリコン層（ここではＳｉ３　Ｎ　４層
）又は多結晶シリコン層を異種材料として堆積させ、通
常のりソグラフィ技術又はＸ線、電子線若しくはイオン
線を用いたリングラフィ技術で窒化シリコン層又は多結
晶シリコン層をパターニングし、数ミクロン以下、望ま
しくは〜ＩＪＬｍ以下の微小な異種材料１０Ｂを形成す
る。

続イテ、　ＨＧＩ　とＨ２と、ＳｉＨ２Ｇ１２　、５ｉ
Ｃ１４、ＳｉＨ０１３、ＳｉＦ　４若しくはＳｉＨ４と
の混合ガスを用いて上記基板１１上にＳｉを選択的に成
長させる。

その際の基板温度は７００〜１１００℃、圧力は約１０
０　Ｔｏｒｒである。

数十分程度の時間で、ＳｉＯ２上の窒化シリコン又は多
結晶シリコンの微細な異種材料１０６を中心として、単
結晶のＳｉの粒１０？が成長し、最適の成長条件とする
ことで、その大きさは数十ＩＬｍ以上に成長する。

続いて、ＳｉとＳｉ０２との間にエツチング速度差があ
る反応性イオンエツチング（ＲＩＥ）によって、Ｓｉの
みをエツチングして平坦化することで、粒径制御された
多結晶シリコン層が形成され、更に粒界部分を除去して
島状の単結晶シリコン層１０８が形成される。なお、単
結晶粒１０７の表面の凹凸が大きい場合は１機械的研磨
を行った後にエツチングを行う。

このようにして形成された大きさ数十ＩＬｍ以上で粒界
を含まない単結晶シリコン層１０８に、電界効果トラン
ジスタを形成すると、単結晶シリコンウェハに形成した
ものに劣らない特性を示した。

また、隣接する単結晶シリコン層１０８とはＳｉＯ２に
よって電気的に分離されているために、相補型電界効果
トランジスタ（Ｇ−ＭＯＳ）を構成しても、相互の干渉
がない。また、素子の活性層の厚さが、Ｓｉウェハを用
いた場合より薄いために、放射線を照射された時に発生
するウェハ内の電荷による誤動作がなくなる。更に、寄
生容量が低下するために、素子の高速化が図れる。また
、任意の基板が使用できるために、Ｓｉウェハを用いる
よりも、大面積基板上に単結晶層を低コストで形成する
ことができる。更に、他の半導体、圧電体、誘電体等の
基板上にも単結晶層を形成できるために、多機能の三次
元集積回路を実現することができる。

（窒化シリコンの組成） これまで述べてきたような堆積面材料と異種材料との十
分な核形成密度差を得るには、Ｓｉ３　Ｎ　４に限定さ
れるものではなく、窒化シリコンの組成を変化させたも
のでもよい。

ＲＦプラズマ中でＳｉＨ４ガスとＮＨ３ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマＣＶＤ法
では、ＳｉＨ４ガスとＮＨ３ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のＳｉとＮの組成比
を大幅に変化させることができる。

第８図は、ＳｉＨ４とＮＨ３の流量比と形成された窒化
シリコン膜中のＳＬおよびＮの組成比との関係を示した
グラフである。

この時の堆積条件は、ＲＦ出力１７５Ｗ、基板温度３８
０℃であり、ＳｉＨ４ガス流量を３００ｃｃ／ｍｉｎに
固定し、ＮＨ３ガスの流量を変化させた。同グラフに示
すようにＮＨ３／ＳｉＨ４のガス流量比を４〜１０へ変
化させると、窒化シリコン膜中のＳ　ｉ　／　Ｎ比は１
．１〜０．５８に変化することがオージェ電子分光法に
よって明らかとなった。

また、減圧ｃｖｎ法でＳｉＨ２Ｇ＋２ガスとＮＨ３ガス
とを導入し、０　、３Ｔｏ　ｒ　ｒの減圧下、温度約８
００℃の条件で形成した窒化シリコン膜の組成は、はぼ
化学量論比であるＳｉ３　Ｎ　４　　（Ｓｉ／Ｎ　＝０
．７５）に近いものであった。

また、ＳｔをアンモニアあるいはＮ２中で約１２００℃
で熱処理すること（熱窒化法）で形成される窒化シリコ
ン膜は、その形成方法が熱平衡下で行われるために、更
に化学量論比に近い組成を得ることができる。

以上の様に種々の方法で形成した窒化シリコンをＳｉの
核形成密度がＳ　ｉ　０２より高い堆積面材料として用
いて上記Ｓｉの核を成長させると、その組成比により核
形成密度に差が生じる。

第９図は、Ｓｔ／Ｎｉ成比と核形成密度との関係を示す
グラフである。同グラフに示すように、窒化シリコン膜
の組成を変化させることで、その上に成長するＳｉの核
形成密度は大幅に変化する。この時の核形成条件は、５
ｉＧ１４ガスを１７５Ｔｏｒｒに減圧し、１０００℃で
Ｎ２と反応させてＳＬを生成させる。

このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。

したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜１０５ｃｍ−２の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約４１Ｌｍ以下であれば単一
の核を選択できる。

（イオン注入による異種材料の形成） ＳＬに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料である５ｉ０２の表面に局所的
にＳｉ　、Ｎ、Ｐ、Ｂ、Ｆ、Ａｒ。

Ｈｅ、Ｃ，Ａｓ、Ｇａ、Ｇｅ等をイオン注入して５ｉ０
２の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。

例えば、Ｓｉ０２表面をレジストで多い、所望の箇所を
露光、現像、溶解させてＳｉ０２表面を部分的に表出さ
せる。

続いて、ＳｉＦ４ガスをソースガスとして用い、Ｓｉイ
オンを１０　ｋｅＶで１Ｘ１０１６〜ＬＸ１０１Ｂ　ｃ
　ｍ−２の密度でＳｉＯ２表面に打込む。これによる投
影飛程は１１４人であり、ＳｉＯ２表面ではＳｔ濃度が
〜１０２２ｃｍ−３に達する。

５ＩＯ２はもともと非晶質であるために、Ｓｉイオンを
注入した領域も非晶質である。

なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたＳ
ｉイオンをＳｉＯ２表面に注入してもよい。

こうしてイオン注入を行った後、レジストを剥離するこ
とで、ＳｉＯ２面にＳｉが過剰な変質領域が形成される
。このような変質領域が形成されたＳ　ｉ　０２堆積面
にＳｔを気相成長させる。

第１Ｏ図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。

同グラフに示すように、Ｓｉ＋注大量大量い程、核形成
密度が増大することがわかる。

したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてＳｔの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。

なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。

（ＣＶＤ以外のＳｉ堆積方法） Ｓｔの選択核形成によって単結晶を成長させるには、Ｃ
ＶＤ法だけではなく、Ｓｉを真空中（＜　ｌ　Ｏ−６丁
ｏｒｒ）で電子銃により蒸発させ、加熱した基板に堆積
させる方法も用いられる。特に、超高真空中（＜　１０
−９Ｔｏｒｒ）で蒸着を行うＭＢ　Ｅ　（Ｎｏｌｅｃｕ
ｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）法では、基板温度
９００℃以上でＳＬビームと５ｉ０２が反応を始め、５
ｉ０２上でのＳｉの核形成は皆無になることが知られて
いる（Ｔ、Ｙｏｎｅｈａｒａ、Ｓ、Ｙｏｓｈｉｏｋａ　
ａｎｄＳ、旧ｙａｚａｗａ　Ｊｏｕｒｎａｌ　ｏｆ　Ａ
ｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　５３゜１０、ｐ８８３
８．１９８３）。

この現象を利用してＳ　ｉ　０２上に点在させた微小な
窒化シリコンに完全な選択性をもってＳｉの単一の核を
形成し、そこに単結晶Ｓｉを成長させることができた。

この時の堆積条件は、真空度１０　’−８Ｔｏｒｒ以下
、Ｓｔビーム強度９．７×１０１’ａｔｏｍｓ　／　ｃ
＋ｓ２　ｍ　ｓｅｃ　、基板温度９００℃〜１０００℃
であった。

この場合、５ｉ０２　＋Ｓｉ→２ＳｉＯ↑という反応に
より、ＳｉＯという蒸気圧の著しく高い反応生成物が形
成され、この蒸発による５ｉ０２自身のＳｉによるエツ
チングが生起している。

これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、そして堆積が生じている。

したがって、核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物（Ｔａ　２０　ｓ　
）　、窒化シリコン酸化物（ＳｉＯＮ）等を使用しても
同様の効果を得ることができる。すなわち、これらの材
料を微小形成して上記異種材料とすることで、同様に単
結晶を成長させることができる。

以上詳細に説明した単結晶成長法によって、上記半導体
結晶層が絶縁層上に形成される。

［発明の効果］ 以上詳細に説明したように、本発明によれば、情報記憶
回路部を構成するトランジスタと、ゲート部を形成する
トランジスタとを積層させることができるので、高集積
化が可能となり、大容量の半導体メモリ装置を実現する
ことができる。

なお、本発明において、ゲート部を形成するトランジス
タを積層構造とすれば、同一面積で多数個の入出力制御
用トランジスタを設けることができ、半導体メモリ装置
を多目的に用いることができる。

【図面の簡単な説明】

第１図は本発明の半導体メモリ装置の一実施例を示す概
略的な部分断面図である。 第２図は上記半導体メモリ装置の一メモリセルの回路図
である。 第３図はスタティックＲＡＭセルの一例を示す回路構成
図である。 第４図（Ａ）および（Ｂ）は選択堆積法の説明図である
。 第５図は、Ｓｉ０２の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。 第６図（Ａ）〜（ＩＩ）は、単結晶又は実質的な単結晶
の形成方法の一例を示す形成工程図である。 第７図（Ａ）〜（Ｂ）は、第６図（Ａ）および（Ｄ）に
おける基板の斜視図である。 第８図は、ＳｉＨ４とＮＨ３の流量比と形成された窒化
シリコン膜中のＳｉおよびＮの組成比との関係を示した
グラフである。 第９図は、Ｓ　ｉ　／　Ｎ組成比と核形成密度との関係
を示すグラフである。 第１０図は、Ｓｉイオンの注入量と核形成密度との関係
を示すグラフである。 ｌ・・φ拳・ｎ５シリコン基板 ２・・Φ・・ＰチャネルＭＯ３）ランジスタ３・−―・
・ＮチャネルＭＯ３）ランジスタ５．１３・・・絶縁層 １２．１４・１１１１スルーホール １５．１６拳・・ＭＯＳ）ランジスタ 代理人　　弁理士　　山　下　穣　平 第１図 第２図 第４図 （Ａ） 第５図 ａ１朋　（脅う 第６　図 第７　図 （Ａ） 第９図 Ｑ　　　　　　　　　　　（１５１，Ｏ５；／Ｎ＃ＬＡ
ル 第１０図

Claims (2)

【特許請求の範囲】
1. （１）情報記憶回路部を構成する複数の第１のトランジ
   スタと、情報の入出力を制御するゲート部を構成する複
   数の第２のトランジスタとを有する半導体メモリ装置に
   おいて、 前記複数の第１のトランジスタと前記複数の第２のトラ
   ンジスタとを絶縁層を介して積層構造に形成し、 前記絶縁層上に形成されるトランジスタを絶縁層の材料
   より核形成密度が十分大きく、且つ半導体層材料の単一
   の核だけが成長する程度に十分微細な異種材料が設けら
   れ、この異種材料に形成された単一の核を中心に成長さ
   せて設けられた半導体単結晶層又は実質的な半導体単結
   晶層に形成したことを特徴とする半導体メモリ装置。
2. （２）前記複数の第２のトランジスタを絶縁層を介して
   積層構造に形成し、この絶縁層上に形成される第２のト
   ランジスタを絶縁層の材料より核形成密度が十分大きく
   、且つ半導体層材料の単一の核だけが成長する程度に十
   分微細な異種材料が設けられ、この異種材料に形成され
   た単一の核を中心に成長させて設けられた半導体単結晶
   層又は実質的な半導体単結晶層に形成した特許請求の範
   囲第１項記載の半導体メモリ装置。