JPS6318667A - 光電変換装置の製造方法 - Google Patents
光電変換装置の製造方法Info
- Publication number
- JPS6318667A JPS6318667A JP61162128A JP16212886A JPS6318667A JP S6318667 A JPS6318667 A JP S6318667A JP 61162128 A JP61162128 A JP 61162128A JP 16212886 A JP16212886 A JP 16212886A JP S6318667 A JPS6318667 A JP S6318667A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- electrode
- photoelectric conversion
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 239000000969 carrier Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 32
- 239000000758 substrate Substances 0.000 abstract description 30
- 238000000034 method Methods 0.000 abstract description 24
- 239000013078 crystal Substances 0.000 abstract description 23
- 229910052681 coesite Inorganic materials 0.000 abstract description 21
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 21
- 229910052682 stishovite Inorganic materials 0.000 abstract description 21
- 229910052905 tridymite Inorganic materials 0.000 abstract description 21
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 18
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 49
- 238000000151 deposition Methods 0.000 description 35
- 238000010899 nucleation Methods 0.000 description 34
- 230000006911 nucleation Effects 0.000 description 34
- 229910052581 Si3N4 Inorganic materials 0.000 description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 31
- 230000008021 deposition Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 26
- 239000010408 film Substances 0.000 description 18
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- 239000007789 gas Substances 0.000 description 16
- 239000000203 mixture Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000002109 crystal growth method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910007277 Si3 N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 235000012976 tarts Nutrition 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
- H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
- H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
- H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
- H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/152—Single crystal on amorphous substrate
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、キャパシタを介して電位が制御される光電荷
蓄積領域を有する光電変換装置に関する。
蓄積領域を有する光電変換装置に関する。
[従来技術J
第13図(A)は、#′j願昭58−120755号公
報に記載されている光電変換装置の概略的平面図、第1
3図(B)は、そのA−A ’線断面図、第13図(C
)は、その等価回路図である。
報に記載されている光電変換装置の概略的平面図、第1
3図(B)は、そのA−A ’線断面図、第13図(C
)は、その等価回路図である。
同図(A)および(B)において、nシリコン基板+0
1上に光電変換セルが配列されており、各光電変換セル
は5i02 、 Si3 N4 、又はポリシリコン等
より成る素子分離領域102によって隣接する光電変換
セルから電気的に絶縁されている。
1上に光電変換セルが配列されており、各光電変換セル
は5i02 、 Si3 N4 、又はポリシリコン等
より成る素子分離領域102によって隣接する光電変換
セルから電気的に絶縁されている。
各光電変換セルは次のような構成を有する。
エピタキシャル技術等で形成される不純物濃度の低いn
−領域103上にはP型の不純物(たとえばポロン等)
をドーピングすることでp領域104および105が形
成され、P領域104には不純物拡散技術又はイオン注
入技術等によってn中領域iosが形成されている。
−領域103上にはP型の不純物(たとえばポロン等)
をドーピングすることでp領域104および105が形
成され、P領域104には不純物拡散技術又はイオン注
入技術等によってn中領域iosが形成されている。
p領域104および105は、各々PチャネルMOSト
ランジスタのソース領域およびドレイン領域であり、p
領域104およびn十領域10Bは、各々NPNバイポ
ーラトランジスタのベースおよびエミッタである。すな
わち、p領域104は、pチャネルMOS )ランジス
タのソースとNPNバイボータトランジスタのベースと
を兼ねている。
ランジスタのソース領域およびドレイン領域であり、p
領域104およびn十領域10Bは、各々NPNバイポ
ーラトランジスタのベースおよびエミッタである。すな
わち、p領域104は、pチャネルMOS )ランジス
タのソースとNPNバイボータトランジスタのベースと
を兼ねている。
このように各領域が形成されたn−領域103上には酸
化膜107が形成され、酸化膜+07上に前記Pチャネ
ルにOSトランジスタのゲー)′1ftJ4i108と
、所定の面積を有するキャパシタ電極109とが形成さ
れている。キャパシタ電極+09は、酸化膜107を挟
んでp領域104と対向し、キャパシタを構成している
。
化膜107が形成され、酸化膜+07上に前記Pチャネ
ルにOSトランジスタのゲー)′1ftJ4i108と
、所定の面積を有するキャパシタ電極109とが形成さ
れている。キャパシタ電極+09は、酸化膜107を挟
んでp領域104と対向し、キャパシタを構成している
。
その他に、n中領域106に接続されたエミッタ電極1
10 、 P領域105に接続された電極111 、お
よび基板101の裏面にオーミックコンタクト層を挟ん
でコレクタ電極112がそれぞれ形成されている。
10 、 P領域105に接続された電極111 、お
よび基板101の裏面にオーミックコンタクト層を挟ん
でコレクタ電極112がそれぞれ形成されている。
次に、基本的な動作を説明する。まず、バイポーラトラ
ンジスタのベースであるP領域104は負電位の初期状
態にあるとする。このp領域104に光が入射し、入射
光によって発生した電子・正孔対のうちの正孔がp領域
104に蓄積され、これによってP領域104の電位が
正方向に上昇する(蓄積動作)。
ンジスタのベースであるP領域104は負電位の初期状
態にあるとする。このp領域104に光が入射し、入射
光によって発生した電子・正孔対のうちの正孔がp領域
104に蓄積され、これによってP領域104の電位が
正方向に上昇する(蓄積動作)。
続いて、エニー2夕電極110を浮遊状態とし、キャパ
シタ電極103に読出し用の正電圧パルスを印加する。
シタ電極103に読出し用の正電圧パルスを印加する。
キャパシタ電極109に正電圧が印加されると、ベース
であるp領域104の電位が上昇してベース・エミッタ
間が順バイアス状態となり、エミッタ・コレクタ間に蓄
植動作時のベース電位変化分に対応した電流が流れる。
であるp領域104の電位が上昇してベース・エミッタ
間が順バイアス状態となり、エミッタ・コレクタ間に蓄
植動作時のベース電位変化分に対応した電流が流れる。
したがって、浮遊状態としたエミッタ電極110に入射
光量に対応した電気信号が現われる(読出し動作)、そ
の際、ベースであるp領域104の蓄積電荷量はほとん
ど減少しないために、同一光情報を繰返し読出すことが
可1屯である。
光量に対応した電気信号が現われる(読出し動作)、そ
の際、ベースであるp領域104の蓄積電荷量はほとん
ど減少しないために、同一光情報を繰返し読出すことが
可1屯である。
次に、p領域104に蓄積された正孔を除去するリフレ
ッシュ動作について説明する。
ッシュ動作について説明する。
第14図(A)および(B)は、リフレッシュ動作を説
明するための電圧波形図である。
明するための電圧波形図である。
同図(A)に示すように、MOS トランジスタは、ゲ
ート電極108にしきい値以上の負電圧が印加された時
だけON状態となる。
ート電極108にしきい値以上の負電圧が印加された時
だけON状態となる。
同図(B)において、リフレッシュ動作を行うには、エ
ミッタ電極110を接地するとともに、電極111を接
地電位にしておく。そして、まず、ゲート電極108に
負電圧を印加してpチャネルxos トランジスタをO
Nさせる。これによって、Pベース領域104の電位は
、蓄積電位の高低に拘らず一定値となる。続いて、キャ
パシタ電極lO9にリフレーアシュ用正電圧パルスを印
加することで、p領域104はn中領域106に対して
順方向にバイアスされ、蓄積された正孔が接地されたエ
ミッタ電極110を通して除去される。そして、リフレ
ッシュパルスが立下がった時点でp領域104は負電位
の初期状態に復帰する(リフレッシュ動作)、このよう
に、Pベース領域104の電位をMOS )ランジスタ
によって一定電位にした後、リフレッシュパルスを印加
して残留電荷の消去を行うために、前回の蓄積電位に依
存することなく新たな蓄積動作を行うことができる。ま
た、残留電荷を迅速に消滅させることができ、高速動作
が可能となる。
ミッタ電極110を接地するとともに、電極111を接
地電位にしておく。そして、まず、ゲート電極108に
負電圧を印加してpチャネルxos トランジスタをO
Nさせる。これによって、Pベース領域104の電位は
、蓄積電位の高低に拘らず一定値となる。続いて、キャ
パシタ電極lO9にリフレーアシュ用正電圧パルスを印
加することで、p領域104はn中領域106に対して
順方向にバイアスされ、蓄積された正孔が接地されたエ
ミッタ電極110を通して除去される。そして、リフレ
ッシュパルスが立下がった時点でp領域104は負電位
の初期状態に復帰する(リフレッシュ動作)、このよう
に、Pベース領域104の電位をMOS )ランジスタ
によって一定電位にした後、リフレッシュパルスを印加
して残留電荷の消去を行うために、前回の蓄積電位に依
存することなく新たな蓄積動作を行うことができる。ま
た、残留電荷を迅速に消滅させることができ、高速動作
が可能となる。
以後、同様に蓄積、読出し、リフレッシュという各動作
が繰り返される。
が繰り返される。
[発明が解決しようとする問題点]
しかしながら、一つのセンサセルにバイポーラトランジ
スタおよびMOS )ランジスタが形成されているため
に端子数が多く、従来の構造では微細化が困難であると
いう問題点を有していた。
スタおよびMOS )ランジスタが形成されているため
に端子数が多く、従来の構造では微細化が困難であると
いう問題点を有していた。
[問題点を解決するための手段]
上記従来の問題点を解決するために、本発明による光電
変換装置は、 一導電型半導体より成る主電極領域と反対導電型半導体
より成る制御電極領域とから成る半導体トランジスタと
、浮遊状態にした前記制御電極領域の電位を制御するた
めのキャパシタとを有し。
変換装置は、 一導電型半導体より成る主電極領域と反対導電型半導体
より成る制御電極領域とから成る半導体トランジスタと
、浮遊状態にした前記制御電極領域の電位を制御するた
めのキャパシタとを有し。
該キャパシタを介して前記制御電極領域の電位を制御す
ることによって、光によって発生したキャリアを前記制
御電極領域に蓄積し、該蓄i電圧を読出し、蓄積キャリ
アをリフレッシュするという各動作を行う光電変換装置
において、 前記制御電極領域の電位を所望電位に設定するためのス
イッチ手段が上記半導体トランジスタおよびキャパシタ
とは別の階層に形成された多層構造を有することを特徴
とする。
ることによって、光によって発生したキャリアを前記制
御電極領域に蓄積し、該蓄i電圧を読出し、蓄積キャリ
アをリフレッシュするという各動作を行う光電変換装置
において、 前記制御電極領域の電位を所望電位に設定するためのス
イッチ手段が上記半導体トランジスタおよびキャパシタ
とは別の階層に形成された多層構造を有することを特徴
とする。
[作用]
このように、上記スイッチ手段が別の階層に形成されて
いるために、端子数が多くとも容易に微細化を促進する
ことができ、高密度化および高解像度化を達成できる。
いるために、端子数が多くとも容易に微細化を促進する
ことができ、高密度化および高解像度化を達成できる。
なお、スイッチ手段としては、後述するように、電界効
果トランジスタ、バイポーラトランジスタ、又はpn接
合ダイオード等の半導体スイッチング素子を含む。
果トランジスタ、バイポーラトランジスタ、又はpn接
合ダイオード等の半導体スイッチング素子を含む。
[実施例]
以下、本発明の実施例を図面を用いて詳細に説明する。
第1図(A)は、本発明による光電変換装置の一実施例
の概略的断面図、第1図(B)は、その等価回路図であ
る。ただし、第13図に示す従来例と同一機能を有する
部分には同一番号が付されている。
の概略的断面図、第1図(B)は、その等価回路図であ
る。ただし、第13図に示す従来例と同一機能を有する
部分には同一番号が付されている。
第1図(A)において、n基板101上にn−エピタキ
シャル層103が形成され、そこに素子分離領域102
に囲まれてpベース領域104が形成されている。さら
にpベース領域104には、n十エミッタ領域106が
形成されている。
シャル層103が形成され、そこに素子分離領域102
に囲まれてpベース領域104が形成されている。さら
にpベース領域104には、n十エミッタ領域106が
形成されている。
このように各領域が形成されたn−エピタキシャル層1
03上に絶縁層107が形成され、その上にキャパシタ
電極109がpベース領域104と対向して形成されて
いる。
03上に絶縁層107が形成され、その上にキャパシタ
電極109がpベース領域104と対向して形成されて
いる。
このようなバイポーラトランジスタを下層とし、その上
にSi02等の絶縁層113が形成され、絶縁層113
の凹部に後述する単結晶成長法を用いてn型の単結晶シ
リコン114を成長させる。また、n十エミッタ領域1
08上にコンタクトホールな形成して、エミッタ電極1
10を形成する。
にSi02等の絶縁層113が形成され、絶縁層113
の凹部に後述する単結晶成長法を用いてn型の単結晶シ
リコン114を成長させる。また、n十エミッタ領域1
08上にコンタクトホールな形成して、エミッタ電極1
10を形成する。
単結晶成長法によって形成された単結晶シリコン層11
4に、ゲート酸化膜、ゲート電極108、ソースeドレ
イン領域を各々形成し、MOS )ランジスタ115が
構成される。また、ドレイン領域は配線11Eiによっ
て下層のpベース領域104に接続されている。さらに
、MOS )ランジメタ115上にパッシベーション膜
117が形成され、にOSトランジスタ115のソース
領域は電極111に接続されている。
4に、ゲート酸化膜、ゲート電極108、ソースeドレ
イン領域を各々形成し、MOS )ランジスタ115が
構成される。また、ドレイン領域は配線11Eiによっ
て下層のpベース領域104に接続されている。さらに
、MOS )ランジメタ115上にパッシベーション膜
117が形成され、にOSトランジスタ115のソース
領域は電極111に接続されている。
このような構成を有する本実施例の等価回路は、同図(
B)に示す通りであるが、 xos トランジスタ11
5のサブストレートであるn型9937層114に接続
する電極を形成して、電極112と接続すれば、従来例
の等価回路と同一となる。したがって、本実施例の基本
的な蓄積、読出しおよびリフレッシュの各動作は、すで
に述べた従来例の動作と同様である。すなわち、リフレ
ッシュ動作において、まずMOS )ランジスタ115
をON状態とすることで、pベース領域104の電荷が
配線116およびMOS トランジスタ115を通して
接地された電i1+1から除去される。こうしてpベー
ス領域104を一定電位に設定した後、キャパシタ電極
109にリフレッシュ用正電圧パルスを印加し、Pベー
ス領域104の残留電荷を消滅させる。
B)に示す通りであるが、 xos トランジスタ11
5のサブストレートであるn型9937層114に接続
する電極を形成して、電極112と接続すれば、従来例
の等価回路と同一となる。したがって、本実施例の基本
的な蓄積、読出しおよびリフレッシュの各動作は、すで
に述べた従来例の動作と同様である。すなわち、リフレ
ッシュ動作において、まずMOS )ランジスタ115
をON状態とすることで、pベース領域104の電荷が
配線116およびMOS トランジスタ115を通して
接地された電i1+1から除去される。こうしてpベー
ス領域104を一定電位に設定した後、キャパシタ電極
109にリフレッシュ用正電圧パルスを印加し、Pベー
ス領域104の残留電荷を消滅させる。
また、n型9937層114に接続する電極と電極+1
1 とを接続すれば、より筒車な構成で上記と同様のリ
フレッシュ動作を行うことができ、さらにpベース領域
104に過剰な電荷が蓄積された時に過剰電荷を逃がす
効果も有する。過剰電荷を逃がすことで、エリアセンサ
を構成した場合のブルーミングの発生を防止することが
できる。
1 とを接続すれば、より筒車な構成で上記と同様のリ
フレッシュ動作を行うことができ、さらにpベース領域
104に過剰な電荷が蓄積された時に過剰電荷を逃がす
効果も有する。過剰電荷を逃がすことで、エリアセンサ
を構成した場合のブルーミングの発生を防止することが
できる。
第2図(A)は、本発明の第二実施例の等価回路図、第
2図(B)は、リフレッシュ動作時の電圧波形図である
。
2図(B)は、リフレッシュ動作時の電圧波形図である
。
本実施例では、第1図(A)におけるMOS )ランジ
スタ115をnチャネルMOSトランジスタで構成して
いる。構造は、MOS トランジスタ115がnチャネ
ル型となっただけで、他は第一実施例と同一である。
スタ115をnチャネルMOSトランジスタで構成して
いる。構造は、MOS トランジスタ115がnチャネ
ル型となっただけで、他は第一実施例と同一である。
ただし、nチャネル型であるために、第2図(B)に示
すように、ゲート電極108の電位が負電位の時にはO
FF状態、しきい値より高い電位となった時だけON状
慝となる。この場合も、すでに述べたようにリフレッシ
ュ動作が行われる。
すように、ゲート電極108の電位が負電位の時にはO
FF状態、しきい値より高い電位となった時だけON状
慝となる。この場合も、すでに述べたようにリフレッシ
ュ動作が行われる。
第3図(A)は、本発明の第三実施例の等価回路図、第
3図(B)は、リフレッシュ動作時の電圧波形図である
。
3図(B)は、リフレッシュ動作時の電圧波形図である
。
本実施例では、MOS )ランジスタ115の代りに、
ダイオードが形成されている。すなわち、第1′図(A
)において、絶縁層113の凹部に単結晶シリコンを成
長させ、pn接合を形成する。そして、n領域を配線1
16に接続し、p領域を?1i8illlに接続する。
ダイオードが形成されている。すなわち、第1′図(A
)において、絶縁層113の凹部に単結晶シリコンを成
長させ、pn接合を形成する。そして、n領域を配線1
16に接続し、p領域を?1i8illlに接続する。
このような構成では、読出し動作時にPベース領域10
4の電位が上昇しても、電極111に負電圧が印加され
てダイオードが逆バイアス状態にあるから、pベース領
域104の?I積重電荷維持される。それに対して、リ
フレッシュ動作時には、まず電極111にベース電位よ
り高い電圧を印加し、ダイオードを順バイアス状態とし
てpベース領域104の電位を一定値に設定する。その
後、キャパシタ電極109にリフレッシュ用正電圧パル
スを印加して残留電荷を消滅させる。
4の電位が上昇しても、電極111に負電圧が印加され
てダイオードが逆バイアス状態にあるから、pベース領
域104の?I積重電荷維持される。それに対して、リ
フレッシュ動作時には、まず電極111にベース電位よ
り高い電圧を印加し、ダイオードを順バイアス状態とし
てpベース領域104の電位を一定値に設定する。その
後、キャパシタ電極109にリフレッシュ用正電圧パル
スを印加して残留電荷を消滅させる。
第4図(A)は、本発明の第四実施例の等価回路図、第
4図(B)は、リフレッシュ動作時の電圧波形図である
。
4図(B)は、リフレッシュ動作時の電圧波形図である
。
本実施例では、MOSトランジスタ115の代わりにp
npバイポーラトランジスタを用いている。すなわち、
単結晶シリコン層114に通常のプロセスによりpnp
バイポーラトランジスタを形成し、pコレクタ領域を配
線116によりpベース領域104に接続し、pエミッ
タ領域を電極Illに接続する。またnベース憤城は接
地される。
npバイポーラトランジスタを用いている。すなわち、
単結晶シリコン層114に通常のプロセスによりpnp
バイポーラトランジスタを形成し、pコレクタ領域を配
線116によりpベース領域104に接続し、pエミッ
タ領域を電極Illに接続する。またnベース憤城は接
地される。
この構成において、読出し動作時には、電極111は接
地電位であり、pベース領域104の電位が上昇しても
pnpバイポーラトランジスタはON状態とはならない
。
地電位であり、pベース領域104の電位が上昇しても
pnpバイポーラトランジスタはON状態とはならない
。
リフレッシュ動作時には、まず、電極111に正電圧パ
ルスが印加され、これによってpnpバイポーラトラン
ジスタがONN状上なり、pベース領域104の電位を
一定値に設定する。続いて、キャパシタ電極+08にリ
フレッシュ用正電圧パルスを印加してPベース領域10
4の残留電荷を消滅させる。
ルスが印加され、これによってpnpバイポーラトラン
ジスタがONN状上なり、pベース領域104の電位を
一定値に設定する。続いて、キャパシタ電極+08にリ
フレッシュ用正電圧パルスを印加してPベース領域10
4の残留電荷を消滅させる。
次に、絶縁層+13の凹部に単結晶シリコンを成長させ
るrli結晶成長法について詳述する。
るrli結晶成長法について詳述する。
まず、堆積面上に選択的に堆v1膜を形成する選択堆積
法について述べる0選択堆積法とは、表面エネルギ、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。
法について述べる0選択堆積法とは、表面エネルギ、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。
第5図(A)および(B)は選択堆積法の説明図である
。まず同図(A)に示すように、基板l上に、基板lと
上記因子の異なる材料から成る薄膜2を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと、Q膜3はF1j膜2上にのみ
成長し、基板1上には成長しないという現象を生じさせ
ることができる。
。まず同図(A)に示すように、基板l上に、基板lと
上記因子の異なる材料から成る薄膜2を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと、Q膜3はF1j膜2上にのみ
成長し、基板1上には成長しないという現象を生じさせ
ることができる。
この現象を利用することで、自己整合的に成形されたF
j膜3を成長させることができ、従来のようなレジスト
を用いたリングラフィ工程の省略が可1七となる。
j膜3を成長させることができ、従来のようなレジスト
を用いたリングラフィ工程の省略が可1七となる。
このような選択形成法による堆積を行うことができる材
料としては、たとえば基板lとしてSi02 、薄膜2
としてSi、 GaAs、窒化シリコ7、そして堆積さ
せるQ Il’23 としテsi、 W 、 GaAs
、fP等がある。
料としては、たとえば基板lとしてSi02 、薄膜2
としてSi、 GaAs、窒化シリコ7、そして堆積さ
せるQ Il’23 としテsi、 W 、 GaAs
、fP等がある。
第6図は、SiO2の堆積面と窒化シリコンの堆積面と
の核形成密度の経時変化を示すグラフである。
の核形成密度の経時変化を示すグラフである。
同グラフが示すように、堆積を開始して間もなく5i0
2上での核形成密度は1O3c「2以下で飽和し、20
分後でもその値はほとんど変化しない。
2上での核形成密度は1O3c「2以下で飽和し、20
分後でもその値はほとんど変化しない。
それに対して窒化シリコン(Si3 N 4 )上では
、〜4 X 105105Cで一旦飽和し、それから1
0分はど変化しないが、それ以降は急激に増大する。
、〜4 X 105105Cで一旦飽和し、それから1
0分はど変化しないが、それ以降は急激に増大する。
なお、この測定例では、SiC++ガスをH2ガスで希
釈し、圧力175 Tart、温度1000℃の条件下
でCVD法により堆積した場合を示している。他にSi
H4、SiH2CI2 、5iHC:l 3 、 Si
F 4等を反応ガスとして用いて、圧力、温度等を調整
することで同様の作用を得ることができる。また、真空
蒸着でも可能である。
釈し、圧力175 Tart、温度1000℃の条件下
でCVD法により堆積した場合を示している。他にSi
H4、SiH2CI2 、5iHC:l 3 、 Si
F 4等を反応ガスとして用いて、圧力、温度等を調整
することで同様の作用を得ることができる。また、真空
蒸着でも可能である。
この場合、Si02上の核形成はほとんど問題とならな
いが、反応ガス中にHC1ガスを添加することで、Si
02上での核形成を更に抑制し、5i02上でのSiの
堆積を皆無にすることかでざる。
いが、反応ガス中にHC1ガスを添加することで、Si
02上での核形成を更に抑制し、5i02上でのSiの
堆積を皆無にすることかでざる。
このような現象は、Sin 2および窒化シリコンの材
料表面のSiに対する吸着係数、脱離4XN数、表面拡
散係数等の差によるところが大きいが、Si原子自身に
よってSiO2が反応し、蒸気圧が高い一酸化シリコン
が生成されることでSiO2自身がエツチングされ、窒
化シリコン上ではこのようなエツチング現象は生じない
ということも選択堆積を生じさせる原因となっていると
考えられる(↑、Yonehara、S、Yoshio
ka、S、NiN17aza Journal ofA
pplied Physics 53.8839.19
82) 。
料表面のSiに対する吸着係数、脱離4XN数、表面拡
散係数等の差によるところが大きいが、Si原子自身に
よってSiO2が反応し、蒸気圧が高い一酸化シリコン
が生成されることでSiO2自身がエツチングされ、窒
化シリコン上ではこのようなエツチング現象は生じない
ということも選択堆積を生じさせる原因となっていると
考えられる(↑、Yonehara、S、Yoshio
ka、S、NiN17aza Journal ofA
pplied Physics 53.8839.19
82) 。
このように堆積面の材料としてSin 2および窒化シ
リコンを選択し、堆積材料としてシリコンを選択すれば
、同グラフに示すように十分に大きな核形成密度差を得
ることができる。なお、ここでは堆積面の材料としてS
iO2が望ましいが、これに限らずSiOxであっても
核形成密度差を得ることができる。
リコンを選択し、堆積材料としてシリコンを選択すれば
、同グラフに示すように十分に大きな核形成密度差を得
ることができる。なお、ここでは堆積面の材料としてS
iO2が望ましいが、これに限らずSiOxであっても
核形成密度差を得ることができる。
勿論、これらの材料に限定されるものではなく、核形成
密度の差が同グラフで示すように核の密度で103倍以
上であれば十分であり、後に例示するような材料によっ
ても堆a膜の十分な選択形成を行うことができる。
密度の差が同グラフで示すように核の密度で103倍以
上であれば十分であり、後に例示するような材料によっ
ても堆a膜の十分な選択形成を行うことができる。
この核形成密度差を得る他の方法としては、5i02上
に局所的にSiやN等をイオン注入して過剰にSiやN
等を有する領域を形成してもよい。
に局所的にSiやN等をイオン注入して過剰にSiやN
等を有する領域を形成してもよい。
このような選択堆積法を利用し、堆積面の材料より核形
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶を選択的に成長させ
ることができる。
成密度の十分大きい異種材料を単一の核だけが成長する
ように十分微細に形成することによって、その微細な異
種材料の存在する箇所だけに単結晶を選択的に成長させ
ることができる。
なお、単結晶の選択的成長は、堆積面表面の電子状態、
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料(たとえばSiO2)はバル
ク材料である必要はなく、任意の材料や基板等の表面の
みに形成されて上記堆積面を成していればよい。
特にダングリングボンドの状態によって決定されるため
に、核形成密度の低い材料(たとえばSiO2)はバル
ク材料である必要はなく、任意の材料や基板等の表面の
みに形成されて上記堆積面を成していればよい。
第7図(A)〜(D)は、単結品形戊方法の一例を示す
形成工程図であり、第8図(A)および(日)は、第7
図(A)および(D)における基板の斜視図である。
形成工程図であり、第8図(A)および(日)は、第7
図(A)および(D)における基板の斜視図である。
まず、第7図(A)およヅ第8図(A)に示すように、
基板4上に、選択堆積を可能にする核形成密度の小さい
g膜5を形成し、その上に核形成密度の大きい異種材料
を薄く堆積させ、リングラフィ等によってパターニング
することで異種材料6を十分微細に形成する。ただし、
基板4の大きさ、納品構造および組成は任意のものでよ
く、機能素子が形成された基板であってもよい。また、
異種材料6とは、上述したように、SiやN等をFi
l125にイオン注入して形成される過剰にSiやN等
を有する変質領域も含めるものとする6 次に、適昌な堆積条件によって異種材料6だけに薄膜材
料の単一の核が形成される。すなわち、異種材料6は、
単一の核のみが形成される程度に十分微細に形成する必
要がある。異種材料6の大きさは、材料の種類によって
異なるが、数ミクロン以下であればよい。更に、核は単
結晶構造を保ちながら成長し、第71に(8)に示すよ
うに島状の単結晶粒7となる。島状の単結晶粒7が形成
されるだめには、すでに述べたように、薄膜5上で全く
核形成が起こらないように条件を決めることが必要であ
る。
基板4上に、選択堆積を可能にする核形成密度の小さい
g膜5を形成し、その上に核形成密度の大きい異種材料
を薄く堆積させ、リングラフィ等によってパターニング
することで異種材料6を十分微細に形成する。ただし、
基板4の大きさ、納品構造および組成は任意のものでよ
く、機能素子が形成された基板であってもよい。また、
異種材料6とは、上述したように、SiやN等をFi
l125にイオン注入して形成される過剰にSiやN等
を有する変質領域も含めるものとする6 次に、適昌な堆積条件によって異種材料6だけに薄膜材
料の単一の核が形成される。すなわち、異種材料6は、
単一の核のみが形成される程度に十分微細に形成する必
要がある。異種材料6の大きさは、材料の種類によって
異なるが、数ミクロン以下であればよい。更に、核は単
結晶構造を保ちながら成長し、第71に(8)に示すよ
うに島状の単結晶粒7となる。島状の単結晶粒7が形成
されるだめには、すでに述べたように、薄膜5上で全く
核形成が起こらないように条件を決めることが必要であ
る。
島状の単結晶粒7は単結晶構造を保ちながら異種材料6
を中心して更に成長し、同図(C)に示すように薄膜5
全体を苧う。
を中心して更に成長し、同図(C)に示すように薄膜5
全体を苧う。
続いて、エツチング又は研磨によって単結晶粒7を平坦
化し、第7図(D)および第8図(B)に示すように、
所望の素子を形成することができる単結晶層8が薄膜5
上に形成される。
化し、第7図(D)および第8図(B)に示すように、
所望の素子を形成することができる単結晶層8が薄膜5
上に形成される。
このように堆積面の材料である薄膜5が基板4上に形成
されているために、支持体となる基板4は任意の材料を
使用することができ、更に基板4に機1財素子等が形成
されたものであっても、その上に容易に単結晶層を形成
することができる。
されているために、支持体となる基板4は任意の材料を
使用することができ、更に基板4に機1財素子等が形成
されたものであっても、その上に容易に単結晶層を形成
することができる。
なお、上記実施例では、堆積面の材料をF−I膜5で形
成したが、選択堆積を回走にする核形成密度の小さい材
料から成る基板をそのまま用いて、単結晶層を同様に形
成してもよい。
成したが、選択堆積を回走にする核形成密度の小さい材
料から成る基板をそのまま用いて、単結晶層を同様に形
成してもよい。
(具体例)
次に、上記例における単結晶層の具体的形成方法を説明
する。
する。
5i02を薄膜5の堆積面材料とする。勿論、石英基板
を用いてもよいし、全屈、半導体、磁性体、圧電体、絶
縁体等の任意の基板上に、スパッタ法、CVD法、真空
蒸着法等を用いて基板表面にSin 2層を形成しても
よい、また、堆積面材料としてはSi02が望ましいが
、 SiOxとしてXの値を変化させたものでもよい。
を用いてもよいし、全屈、半導体、磁性体、圧電体、絶
縁体等の任意の基板上に、スパッタ法、CVD法、真空
蒸着法等を用いて基板表面にSin 2層を形成しても
よい、また、堆積面材料としてはSi02が望ましいが
、 SiOxとしてXの値を変化させたものでもよい。
こうして形成されたSi02層5上に減圧気相成長法に
よって窒化シリコン層(ここではSi3 N 4層)又
は多結晶シリコン層を異種材料として堆積させ、通常の
リングラフィ技術又はX線、電子線若しくはイオン線を
用いたリングラフィ技術で窒化シリコン層又は多結晶シ
リコン層をパターニングし、数ミクロン以下、望ましく
は〜lJLm以下の微小な異種材料6を形成する。
よって窒化シリコン層(ここではSi3 N 4層)又
は多結晶シリコン層を異種材料として堆積させ、通常の
リングラフィ技術又はX線、電子線若しくはイオン線を
用いたリングラフィ技術で窒化シリコン層又は多結晶シ
リコン層をパターニングし、数ミクロン以下、望ましく
は〜lJLm以下の微小な異種材料6を形成する。
続いて、HCI とH2と、SiH2CI2 、5iC
I4、SiHC13、SiF 4若しくはSiH4との
混合ガスを用いてSiを選択的に成長させる。その際の
基板温度は700〜1100℃、圧力は約100 To
rrfある。
I4、SiHC13、SiF 4若しくはSiH4との
混合ガスを用いてSiを選択的に成長させる。その際の
基板温度は700〜1100℃、圧力は約100 To
rrfある。
数十分程度の詩間で、5i02上の窒化シリコン又は多
結晶シリコンの微細な異種材料Bを中心として、単結晶
のSiの粒7が成長し、最適の成長条件とすることで、
その大きさは数+74.m以上に成長する。
結晶シリコンの微細な異種材料Bを中心として、単結晶
のSiの粒7が成長し、最適の成長条件とすることで、
その大きさは数+74.m以上に成長する。
続いて、SiとSi02 との間にエツチング速度差が
ある反応性イオンエツチング(RIE)によって、Si
のみをエツチングして平坦化することで、粒径制御され
た多結晶シリコン層が形成され、更に粒界部分を除去し
て島状の単結晶シリコン層8が形成される。なお、単結
晶粒7の表面の凹凸が大きい場合は、機械的研磨を行っ
た後にエツチングを行う。
ある反応性イオンエツチング(RIE)によって、Si
のみをエツチングして平坦化することで、粒径制御され
た多結晶シリコン層が形成され、更に粒界部分を除去し
て島状の単結晶シリコン層8が形成される。なお、単結
晶粒7の表面の凹凸が大きい場合は、機械的研磨を行っ
た後にエツチングを行う。
このようにして形成された大きさ数十用m以上で粒界を
含まない単結晶シリコン層8に、電界効果トランジスタ
を形成すると、単結晶シリコンウェハに形成したものに
劣らない特性を示した。
含まない単結晶シリコン層8に、電界効果トランジスタ
を形成すると、単結晶シリコンウェハに形成したものに
劣らない特性を示した。
また、隣接する単結晶シリコン層8とはSi02によっ
て電気的に分離されているために、相補型電界効果トラ
ンジスタ(c−xos)を構成しても、相互の干渉がな
い、また、素子の活性層の厚さが。
て電気的に分離されているために、相補型電界効果トラ
ンジスタ(c−xos)を構成しても、相互の干渉がな
い、また、素子の活性層の厚さが。
Siウェハを用いた場合より薄いために、放射線を照射
された時に発生するウェハ内の電荷による誤動作がなく
なる。更に、寄生容量が低下するために、素子の高速化
が図れる。また、任意の基板が使用できるために、Si
ウェハを用いるよりも、大面積基板上に単結晶層奢低コ
ストで形成することができる。更に、他の半導体、圧電
体、誘電体等の基板上にも単結晶層を形成できるために
、多機億の三次元集積回路を実現することができる。
された時に発生するウェハ内の電荷による誤動作がなく
なる。更に、寄生容量が低下するために、素子の高速化
が図れる。また、任意の基板が使用できるために、Si
ウェハを用いるよりも、大面積基板上に単結晶層奢低コ
ストで形成することができる。更に、他の半導体、圧電
体、誘電体等の基板上にも単結晶層を形成できるために
、多機億の三次元集積回路を実現することができる。
(窒化シリコンの組成)
これまで述べてきたような堆積面材料と異種材料との十
分な槌形I&密度差を得るには、Si3 N 4に限定
されるものではなく、窒化シリコンの組成を変化させた
ものでもよい。
分な槌形I&密度差を得るには、Si3 N 4に限定
されるものではなく、窒化シリコンの組成を変化させた
ものでもよい。
RFプラズマ中でSiH4カスとNH3ガスとを分解さ
せて低温で窒化シリコン膜を形成するプラズマCVD法
では、SiH4ガスとNH3ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のSiとNの組成比
を大幅に変化させることができる。
せて低温で窒化シリコン膜を形成するプラズマCVD法
では、SiH4ガスとNH3ガスとの流量比を変化させ
ることで、堆積する窒化シリコン膜のSiとNの組成比
を大幅に変化させることができる。
第9図は、SiH4とNH3の流量比と形成された窒化
シリコン膜中のSi8よびNの組成比との関係を示した
グラフである。
シリコン膜中のSi8よびNの組成比との関係を示した
グラフである。
この時の堆積条件は、RF出力175W、基板温度38
0℃であり、SiH4ガス流量を300cc/minに
固定し、NH3ガスの流量を変化させた。同グラフに示
すようにNH3/SiH4のガスR,4i比を4〜10
へ変化させると、窒化シリコン膜中のS i / N比
は1.1〜0.58に変化することがオージェ電子分光
法によって明らかとなった。
0℃であり、SiH4ガス流量を300cc/minに
固定し、NH3ガスの流量を変化させた。同グラフに示
すようにNH3/SiH4のガスR,4i比を4〜10
へ変化させると、窒化シリコン膜中のS i / N比
は1.1〜0.58に変化することがオージェ電子分光
法によって明らかとなった。
また、減圧CVD法でSiH2CI2ガスとNH3ガス
とを導入し、0 、3To r rの減圧下、温度約8
00℃の条件で形成した窒化シリコン膜の組成は、はぼ
化学量論比であるSi3 N 4 (Si/N =0
.75)に近いものであった。
とを導入し、0 、3To r rの減圧下、温度約8
00℃の条件で形成した窒化シリコン膜の組成は、はぼ
化学量論比であるSi3 N 4 (Si/N =0
.75)に近いものであった。
また、SiをアンモニアあるいはN2中で約1200℃
で熱処理すること(S窒化法)で形成される窒化シリコ
ン■りは、その形成方法が熱平衡下で行われるために、
更に化学量論比に近い組成を得ることができる。
で熱処理すること(S窒化法)で形成される窒化シリコ
ン■りは、その形成方法が熱平衡下で行われるために、
更に化学量論比に近い組成を得ることができる。
以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がS i 02より高い堆積面材料として用
いて上記Siの核を成長させると、その組成比により核
形成密度に差が生じる。
核形成密度がS i 02より高い堆積面材料として用
いて上記Siの核を成長させると、その組成比により核
形成密度に差が生じる。
第10図は、Si/N、ff1J&比と核形成密度との
関係を示すグラフである。同グラフに示すように、窒化
シリコン膜の組成を変化させることで、その上に成長す
るSiの核形成密度は大幅に変化する。この時の核形成
条件は、SiC]4ガスを175Torrに減圧し、1
000℃でN2と反応させてStを生成させる。
関係を示すグラフである。同グラフに示すように、窒化
シリコン膜の組成を変化させることで、その上に成長す
るSiの核形成密度は大幅に変化する。この時の核形成
条件は、SiC]4ガスを175Torrに減圧し、1
000℃でN2と反応させてStを生成させる。
このように窒化シリコンの組成によって核形成密度が変
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
化する現象は、単一の核を成長させる程度に十分微細に
形成される異種材料としての窒化シリコンの大きさに影
響を与える。すなわち、核形成密度が大きい組成を有す
る窒化シリコンは、非常に微細に形成しない限り、単一
の核を形成することができない。
したがって、核形成密度と、単一の核が選択できる最適
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜105cm−2の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約4ルm以下であれば単一の
核を選択できる。
な窒化シリコンの大きさとを選択する必要がある。たと
えば〜105cm−2の核形成密度を得る堆積条件では
、窒化シリコンの大きさは約4ルm以下であれば単一の
核を選択できる。
(イオン注入による異種材料の形成)
Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料である5i02の表面に局所的
にSt 、N、P、B、F、Ar。
成密度の低い堆積面材料である5i02の表面に局所的
にSt 、N、P、B、F、Ar。
He、C,As、Ga、Ge等をイオン注入して530
2の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
2の堆積面に変質領域を形成し、この変質領域を核形成
密度の高い堆積面材料としても良い。
例えば、Si02表面をレジストで多い、所望の箇所を
露光、現像、溶解させてSi02表面を部分的に表出さ
せる。
露光、現像、溶解させてSi02表面を部分的に表出さ
せる。
続いて、S i F4ガスをソースガスとして用い、S
iイオンを10keVで1X1016〜lX1018c
m’の密度でSi02表面に打込む。これによる投影飛
程は114人であり、Si02表面ではSi?fa度が
〜1022cm−3に達する。
iイオンを10keVで1X1016〜lX1018c
m’の密度でSi02表面に打込む。これによる投影飛
程は114人であり、Si02表面ではSi?fa度が
〜1022cm−3に達する。
5i02はもともと非晶質であるために、Siイオンを
注入した領域も非晶質である。
注入した領域も非晶質である。
なお、変質領域を形成するには、レジストをマスクとし
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたS
iイオンをSi02表面に注入してもよい。
てイオン注入を行うこともできるが、集束イオンビーム
技術を用いて、レジストマスクを使用せずに絞られたS
iイオンをSi02表面に注入してもよい。
こうしてイオン注入を行った後、レジストを剥離するこ
とで、Si02面にSiが過剰な変質領域が形成される
。このような変質領域が形成されたSi02堆積面にS
iを気相成長させる。
とで、Si02面にSiが過剰な変質領域が形成される
。このような変質領域が形成されたSi02堆積面にS
iを気相成長させる。
第11図は、Siイオンの注入量と核形成密度との関係
を示すグラフである。
を示すグラフである。
同グラフに示すように、Si+注入量が多い程、核形成
密度が増大することがわかる。
密度が増大することがわかる。
したがって、変質領域を十分微細に形成することで、こ
の変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
の変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
なお、変質領域を単一の核が成長する程度に十分微細に
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。
形成することは、レジストのパターニングや、集束イオ
ンビームのビームを絞ることによって容易に達成される
。
(CVD以外のSi堆積方法)
Siの選択核形成によって単結晶を成長させるには、C
VD法だけではなく、Siを真空中(< 10−’ T
orr)で電子銃により蒸発させ、加熱した基板に堆積
させる方法も用いられる。特に、超高真空中(< 10
−9Torr)で蒸着を行うM B E (Molec
ular日eaIIEpitaxy)法では、基板温度
900℃以上でSiビームと5i02が反応を始め、5
i02上でのSiの核形成は皆無になることが知られて
いる(T、Yonehara、S、YoShioka
andSjliyazawa Journal or
Applied Physics 53゜10 、P8
83!II 、 1983)。
VD法だけではなく、Siを真空中(< 10−’ T
orr)で電子銃により蒸発させ、加熱した基板に堆積
させる方法も用いられる。特に、超高真空中(< 10
−9Torr)で蒸着を行うM B E (Molec
ular日eaIIEpitaxy)法では、基板温度
900℃以上でSiビームと5i02が反応を始め、5
i02上でのSiの核形成は皆無になることが知られて
いる(T、Yonehara、S、YoShioka
andSjliyazawa Journal or
Applied Physics 53゜10 、P8
83!II 、 1983)。
この現象を利用して5i02上に点在させた微小な窒化
シリコンに完全な選択性をもってSiの単一の核を形成
し、そこに単結晶Siを成長させることができた。この
時の堆積条件は、真空度10−8Torr以下、Stビ
ーム強度9.7×1014atoms / cm2 a
sec 、基板温度900℃〜1000℃であった。
シリコンに完全な選択性をもってSiの単一の核を形成
し、そこに単結晶Siを成長させることができた。この
時の堆積条件は、真空度10−8Torr以下、Stビ
ーム強度9.7×1014atoms / cm2 a
sec 、基板温度900℃〜1000℃であった。
この場合、5i02 +Si→2SiO↑という反応に
より、SiOという蒸気圧の著しく高い反応生成物が形
成され、この蒸発による5i02自身のStによるエツ
チングが生起している。
より、SiOという蒸気圧の著しく高い反応生成物が形
成され、この蒸発による5i02自身のStによるエツ
チングが生起している。
これに対して、窒化シリコン上では上記エツチング現象
は起こらず、核形成、そして堆積が生じている。
は起こらず、核形成、そして堆積が生じている。
したがって、核形成密度の高い堆積面材料としては、窒
化シリコン以外に、タンタル酸化物(Ta 20 s
) 、窒化シリコン酸化物(SiON)等を使用しても
同様の効果を得ることができる。すなわち、これらの材
料を微小形成して上記異種材料とすることで、同様に単
結晶を成長させることができる。
化シリコン以外に、タンタル酸化物(Ta 20 s
) 、窒化シリコン酸化物(SiON)等を使用しても
同様の効果を得ることができる。すなわち、これらの材
料を微小形成して上記異種材料とすることで、同様に単
結晶を成長させることができる。
以上詳細に説明した単結晶成長法によって、上記各実施
例に示す絶縁層113の凹部の単結晶シリコン層114
が形成される。
例に示す絶縁層113の凹部の単結晶シリコン層114
が形成される。
第12図(A)〜(C)は、各実施例における単結晶シ
リコンの形成工程図である。
リコンの形成工程図である。
同図(A)において、5102の絶縁層113にエツチ
ングにより四部を形成し、そこに異種材料120(ここ
ではSi3 N 4 )を微小に形成する。
ングにより四部を形成し、そこに異種材料120(ここ
ではSi3 N 4 )を微小に形成する。
次に、n型不純物ガスを混ぜて単結晶シリコンを成長さ
せ、同図(B)に示すようにn型単結晶シリコンで四部
を埋め、平坦化してn型単結晶9937層114を形成
する。
せ、同図(B)に示すようにn型単結晶シリコンで四部
を埋め、平坦化してn型単結晶9937層114を形成
する。
次に、同図(C)に示すように、単結晶9927層11
4上にゲート酸化膜121を形成した後、ポリシリコン
等の材料でゲート電極108をパターニング形成する。
4上にゲート酸化膜121を形成した後、ポリシリコン
等の材料でゲート電極108をパターニング形成する。
次に、p型不純物イオンをゲート電i 108をマスク
として注入し、続く熱処理によってソース・ドレイン領
域122および123を形成する。
として注入し、続く熱処理によってソース・ドレイン領
域122および123を形成する。
[発明の効果]
以上詳細に説明したように、本発明による光電変換装置
は、スイッチ手段が別の階層に形成されているために、
端子数が多くとも容易に微細化を促進することができ、
高密度化および高解像度化を達成できる。
は、スイッチ手段が別の階層に形成されているために、
端子数が多くとも容易に微細化を促進することができ、
高密度化および高解像度化を達成できる。
第1図(A)は、本発明による光電変換装置の一実施例
の概略的断面図、第1図(B)は、その等価回路図、 第2図(A)は、本発明の第二実施例の等価回路図、第
2図(B)は、リフレッシュ動作を説明するための電圧
波形図、 第3図(A)は、本発明の第三実施例の等価回路図、第
3図(B)は、リフレッシュ動作を説明するだめの電圧
波形図、 第4図(A)は、本発明の第四実施例の等価回路図、第
4図(B)は、リフレッシュ動作を説明するための電圧
波形図、 第5図(A)および(B)は選択堆精法の説明図、第6
図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフ、第7図(A)〜(D
)は、単結晶形成方法の一例を示す形成工程図、 第8図(A)および(B)は、第7図(A)8よび(D
)における基板の斜視図、 第9図は、SiH4とNH3の流量比と形成された窒化
シリコン膜中のStおよびNの組成比との関係を示した
グラフ、 第10図は、S i / N組成比と核形成C#:度と
の関係を示すグラフ、 第11図は、Siイオンの注入量と核形成密度との関係
を示すグラフ、 第12図(A)〜(C)は、各実施例における単結晶シ
リコンの形成工程図、 第13図(A)は、特願昭58−120755号に記載
されている光電変換装置の概略的平面図、第13図(B
)は、そのA−A ’線断面図、第13図(C)は、そ
の等価回路図、 第14図(A)は、MOS )ランジスタの動作を説明
する電圧波形図、第14図(B)は、リフレッシュ動作
を説明するための電圧波形図である。 101 ・・の基板 103−−・n−エピタキシャル層 104e・・pベース領誠 10B”*n”エミッタ領塘 109 ・・・キャパシタ電極 113 ・・・絶縁層 114−−・単結晶シリコン層 115 ・・・MCl5 トランジスタ代理人 弁理
士 山 下 積 子 箱1図 (B) 第2図 (△) 第4図 (B) 第5図 (日) ス 第6図 瞬間(分) 第7図 (A) (Bン (C) ア (Dン 第8図 (A) (B) 第9図 N)−13/ SiH4ン1t’l’ 比第11図 S11’!−X”!(ions / cm2)第12図 (A) (C) 第 13 トQ (Aン 第13図 第14図 (A) (Bン
の概略的断面図、第1図(B)は、その等価回路図、 第2図(A)は、本発明の第二実施例の等価回路図、第
2図(B)は、リフレッシュ動作を説明するための電圧
波形図、 第3図(A)は、本発明の第三実施例の等価回路図、第
3図(B)は、リフレッシュ動作を説明するだめの電圧
波形図、 第4図(A)は、本発明の第四実施例の等価回路図、第
4図(B)は、リフレッシュ動作を説明するための電圧
波形図、 第5図(A)および(B)は選択堆精法の説明図、第6
図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフ、第7図(A)〜(D
)は、単結晶形成方法の一例を示す形成工程図、 第8図(A)および(B)は、第7図(A)8よび(D
)における基板の斜視図、 第9図は、SiH4とNH3の流量比と形成された窒化
シリコン膜中のStおよびNの組成比との関係を示した
グラフ、 第10図は、S i / N組成比と核形成C#:度と
の関係を示すグラフ、 第11図は、Siイオンの注入量と核形成密度との関係
を示すグラフ、 第12図(A)〜(C)は、各実施例における単結晶シ
リコンの形成工程図、 第13図(A)は、特願昭58−120755号に記載
されている光電変換装置の概略的平面図、第13図(B
)は、そのA−A ’線断面図、第13図(C)は、そ
の等価回路図、 第14図(A)は、MOS )ランジスタの動作を説明
する電圧波形図、第14図(B)は、リフレッシュ動作
を説明するための電圧波形図である。 101 ・・の基板 103−−・n−エピタキシャル層 104e・・pベース領誠 10B”*n”エミッタ領塘 109 ・・・キャパシタ電極 113 ・・・絶縁層 114−−・単結晶シリコン層 115 ・・・MCl5 トランジスタ代理人 弁理
士 山 下 積 子 箱1図 (B) 第2図 (△) 第4図 (B) 第5図 (日) ス 第6図 瞬間(分) 第7図 (A) (Bン (C) ア (Dン 第8図 (A) (B) 第9図 N)−13/ SiH4ン1t’l’ 比第11図 S11’!−X”!(ions / cm2)第12図 (A) (C) 第 13 トQ (Aン 第13図 第14図 (A) (Bン
Claims (5)
- (1)一導電型半導体より成る主電極領域と反対導電型
半導体より成る制御電極領域とから成る半導体トランジ
スタと、浮遊状態にした前記制御電極領域の電位を制御
するためのキャパシタとを有し、該キャパシタを介して
前記制御電極領域の電位を制御することによって、光に
よって発生したキャリアを前記制御電極領域に蓄積し、
該蓄積電圧を読出し、蓄積キャリアをリフレッシュする
という各動作を行う光電変換装置において、前記制御電
極領域の電位を所望電位に設 定するためのスイッチ手段が上記半導体トランジスタお
よびキャパシタとは別の階層に形成された多層構造を有
することを特徴とする光電変換装置。 - (2)上記スイッチ手段は半導体スイッチ手段であり、
絶縁層上に形成されていることを特徴とする特許請求の
範囲第1項記載の光電変換装置。 - (3)上記半導体スイッチ手段は、絶縁ゲート型トラン
ジスタであることを特徴とする特許請求の範囲第2項記
載の光電変換装置。 - (4)上記半導体スイッチ手段は、pn接合ダイオード
であることを特徴とする特許請求の範囲第2項記載の光
電変換装置。 - (5)上記半導体スイッチ手段は、バイポーラトランジ
スタであることを特徴とする特許請求の範囲第2項記載
の光電変換装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61162128A JPH0812906B2 (ja) | 1986-07-11 | 1986-07-11 | 光電変換装置の製造方法 |
DE19873722916 DE3722916A1 (de) | 1986-07-11 | 1987-07-10 | Fotoelektrische wandlervorrichtung |
FR8709833A FR2601503B1 (fr) | 1986-07-11 | 1987-07-10 | Appareil de conversion photo-electrique |
GB8716261A GB2192488B (en) | 1986-07-11 | 1987-07-10 | Photoelectric conversion apparatus |
US07/357,635 US5008206A (en) | 1986-07-11 | 1989-05-24 | Method for making a photoelectric conversion device using an amorphous nucleation site |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61162128A JPH0812906B2 (ja) | 1986-07-11 | 1986-07-11 | 光電変換装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6318667A true JPS6318667A (ja) | 1988-01-26 |
JPH0812906B2 JPH0812906B2 (ja) | 1996-02-07 |
Family
ID=15748572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61162128A Expired - Fee Related JPH0812906B2 (ja) | 1986-07-11 | 1986-07-11 | 光電変換装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5008206A (ja) |
JP (1) | JPH0812906B2 (ja) |
DE (1) | DE3722916A1 (ja) |
FR (1) | FR2601503B1 (ja) |
GB (1) | GB2192488B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1290077C (en) * | 1986-06-30 | 1991-10-01 | Takao Yonehara | Semiconductor device with single crystal layer grown from single nucleus |
JP2505754B2 (ja) * | 1986-07-11 | 1996-06-12 | キヤノン株式会社 | 光電変換装置の製造方法 |
US5176557A (en) * | 1987-02-06 | 1993-01-05 | Canon Kabushiki Kaisha | Electron emission element and method of manufacturing the same |
US5201681A (en) * | 1987-02-06 | 1993-04-13 | Canon Kabushiki Kaisha | Method of emitting electrons |
DE3835700A1 (de) * | 1988-10-20 | 1990-04-26 | Licentia Gmbh | Anordnung und verfahren zur herstellung eines bildsensors |
US5288988A (en) * | 1990-08-07 | 1994-02-22 | Canon Kabushiki Kaisha | Photoconversion device having reset control circuitry |
JP2744350B2 (ja) * | 1990-11-22 | 1998-04-28 | キヤノン株式会社 | 半導体基板およびその製造方法 |
US5406332A (en) * | 1992-03-06 | 1995-04-11 | Canon Kabushiki Kaisha | Photoelectric converting device |
DE19649851C2 (de) * | 1995-12-05 | 2002-06-20 | Intel Gmbh | Vorrichtung zur Übersprechdämpfung integrierter Fototransistoren |
US5952686A (en) * | 1997-12-03 | 1999-09-14 | Hewlett-Packard Company | Salient integration mode active pixel sensor |
JP3619053B2 (ja) | 1999-05-21 | 2005-02-09 | キヤノン株式会社 | 光電変換装置の製造方法 |
JP3647390B2 (ja) | 2000-06-08 | 2005-05-11 | キヤノン株式会社 | 電荷転送装置、固体撮像装置及び撮像システム |
JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
CN1225897C (zh) * | 2002-08-21 | 2005-11-02 | 佳能株式会社 | 摄像装置 |
JP4497844B2 (ja) * | 2003-05-30 | 2010-07-07 | キヤノン株式会社 | 固体撮像装置の製造方法 |
JP2005328275A (ja) * | 2004-05-13 | 2005-11-24 | Canon Inc | 固体撮像装置および撮像システム |
JP5188221B2 (ja) * | 2008-03-14 | 2013-04-24 | キヤノン株式会社 | 固体撮像装置 |
JP2010016056A (ja) | 2008-07-01 | 2010-01-21 | Canon Inc | 光電変換装置 |
JP5661260B2 (ja) * | 2009-07-16 | 2015-01-28 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
JP5489570B2 (ja) * | 2009-07-27 | 2014-05-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
JP5767465B2 (ja) | 2010-12-15 | 2015-08-19 | キヤノン株式会社 | 固体撮像装置およびその製造方法ならびにカメラ |
JP2015177034A (ja) | 2014-03-14 | 2015-10-05 | キヤノン株式会社 | 固体撮像装置、その製造方法、及びカメラ |
JP6552479B2 (ja) | 2016-12-28 | 2019-07-31 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP6953263B2 (ja) | 2017-10-05 | 2021-10-27 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP7108421B2 (ja) | 2018-02-15 | 2022-07-28 | キヤノン株式会社 | 撮像装置及び撮像システム |
JP7134781B2 (ja) | 2018-08-17 | 2022-09-12 | キヤノン株式会社 | 光電変換装置及び撮像システム |
US11503234B2 (en) | 2019-02-27 | 2022-11-15 | Canon Kabushiki Kaisha | Photoelectric conversion device, imaging system, radioactive ray imaging system, and movable object |
JP2022025594A (ja) | 2020-07-29 | 2022-02-10 | キヤノン株式会社 | 光電変換装置 |
JP2022052529A (ja) | 2020-09-23 | 2022-04-04 | キヤノン株式会社 | 光電変換装置、撮像装置、半導体装置及び光電変換システム |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3620833A (en) * | 1966-12-23 | 1971-11-16 | Texas Instruments Inc | Integrated circuit fabrication |
US3549432A (en) * | 1968-07-15 | 1970-12-22 | Texas Instruments Inc | Multilayer microelectronic circuitry techniques |
US3900943A (en) * | 1973-06-07 | 1975-08-26 | Dow Corning | Silicon semiconductor device array and method of making same |
US4131496A (en) * | 1977-12-15 | 1978-12-26 | Rca Corp. | Method of making silicon on sapphire field effect transistors with specifically aligned gates |
US4174422A (en) * | 1977-12-30 | 1979-11-13 | International Business Machines Corporation | Growing epitaxial films when the misfit between film and substrate is large |
GB2020626B (en) * | 1978-05-15 | 1982-12-15 | Hitachi Shipbuilding Eng Co | Bag for enclosing a cask |
JPS5850030B2 (ja) * | 1979-03-08 | 1983-11-08 | 日本放送協会 | 光電変換装置およびそれを用いた固体撮像板 |
US4517733A (en) * | 1981-01-06 | 1985-05-21 | Fuji Xerox Co., Ltd. | Process for fabricating thin film image pick-up element |
US4471371A (en) * | 1981-01-06 | 1984-09-11 | Fuji Xerox Co., Ltd. | Thin film image pickup element |
US4637127A (en) * | 1981-07-07 | 1987-01-20 | Nippon Electric Co., Ltd. | Method for manufacturing a semiconductor device |
JPS5853822A (ja) * | 1981-09-25 | 1983-03-30 | Toshiba Corp | 積層半導体装置 |
JPS5856406A (ja) * | 1981-09-30 | 1983-04-04 | Toshiba Corp | 半導体膜の製造方法 |
JPS5928327A (ja) * | 1982-08-09 | 1984-02-15 | Nippon Telegr & Teleph Corp <Ntt> | 単結晶半導体膜形成法 |
JPS5890724A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 積層半導体装置の製造方法 |
US4479847A (en) * | 1981-12-30 | 1984-10-30 | California Institute Of Technology | Equilibrium crystal growth from substrate confined liquid |
JPS58124222A (ja) * | 1982-01-20 | 1983-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置用基体 |
US4670088A (en) * | 1982-03-18 | 1987-06-02 | Massachusetts Institute Of Technology | Lateral epitaxial growth by seeded solidification |
JPS6012765A (ja) * | 1983-07-02 | 1985-01-23 | Tadahiro Omi | 光電変換装置 |
JPS6012764A (ja) * | 1983-07-02 | 1985-01-23 | Tadahiro Omi | 光電変換装置 |
US4686554A (en) * | 1983-07-02 | 1987-08-11 | Canon Kabushiki Kaisha | Photoelectric converter |
JPS63239932A (ja) * | 1987-03-27 | 1988-10-05 | Canon Inc | 結晶の形成方法 |
-
1986
- 1986-07-11 JP JP61162128A patent/JPH0812906B2/ja not_active Expired - Fee Related
-
1987
- 1987-07-10 FR FR8709833A patent/FR2601503B1/fr not_active Expired - Fee Related
- 1987-07-10 DE DE19873722916 patent/DE3722916A1/de active Granted
- 1987-07-10 GB GB8716261A patent/GB2192488B/en not_active Expired - Lifetime
-
1989
- 1989-05-24 US US07/357,635 patent/US5008206A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2601503B1 (fr) | 1996-08-30 |
DE3722916C2 (ja) | 1991-05-29 |
GB2192488B (en) | 1990-07-25 |
FR2601503A1 (fr) | 1988-01-15 |
DE3722916A1 (de) | 1988-01-21 |
JPH0812906B2 (ja) | 1996-02-07 |
GB2192488A (en) | 1988-01-13 |
GB8716261D0 (en) | 1987-08-19 |
US5008206A (en) | 1991-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6318667A (ja) | 光電変換装置の製造方法 | |
US5028976A (en) | Complementary MOS integrated circuit device | |
US5086326A (en) | Photoelectric conversion device | |
US4800527A (en) | Semiconductor memory device | |
US5130778A (en) | Semiconductor article and preparation thereof | |
JP2596547B2 (ja) | 太陽電池及びその製造方法 | |
JP2505754B2 (ja) | 光電変換装置の製造方法 | |
JP2654055B2 (ja) | 半導体基材の製造方法 | |
JP2505767B2 (ja) | 光電変換装置の製造方法 | |
US5155058A (en) | Method of making semiconductor memory device | |
JP2695413B2 (ja) | 結晶基材の製造方法 | |
US5070034A (en) | Process for producing a semiconductor memory device | |
JP2651144B2 (ja) | 結晶基材の製造方法 | |
JPS63260170A (ja) | 光電変換装置 | |
JP2651145B2 (ja) | 半導体基材の製造方法 | |
JP2515301B2 (ja) | 半導体装置の製造方法 | |
JP2601475B2 (ja) | 光電変換装置の作製方法 | |
JPS63119254A (ja) | 半導体メモリ装置 | |
JP2525773B2 (ja) | 半導体装置及びその製造方法 | |
JPS63239978A (ja) | 画像入力用光センサ | |
JPS63239979A (ja) | フオトセンサ及びその製造方法 | |
JPS63234512A (ja) | 電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |