JPS5890724A - 積層半導体装置の製造方法 - Google Patents

積層半導体装置の製造方法

Info

Publication number
JPS5890724A
JPS5890724A JP56191117A JP19111781A JPS5890724A JP S5890724 A JPS5890724 A JP S5890724A JP 56191117 A JP56191117 A JP 56191117A JP 19111781 A JP19111781 A JP 19111781A JP S5890724 A JPS5890724 A JP S5890724A
Authority
JP
Japan
Prior art keywords
single crystal
semiconductor layer
layer
integrated circuit
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56191117A
Other languages
English (en)
Inventor
Tadashi Nishimura
正 西村
Yoji Masuko
益子　洋治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56191117A priority Critical patent/JPS5890724A/ja
Publication of JPS5890724A publication Critical patent/JPS5890724A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体層を絶縁層と局所的な萼電層を介して
積みかさねた高集積かつ多機能を有する積層半導体装置
の製造方法に関するものである。
従来この樵の装置として第１図に示すものがあった。図
において、（１）＃ｉシリコン基板、（２）Ｉｄこのシ
リコン基板上に形成された集積回路の素子、（３）はそ
の上層の半導体層に形成された集積回路の素子、（５）
はフェースダクンポンデイングで接続される光電変換セ
ンナをささえる最上層の集積回路部を有する半導体層と
その回路素子を示す各十尋体れ１ｇ！然とした積層構造
を収している。
次にこれらの多層構造で形成された半導体装置における
各層の機能についてｖｉ、明する。第１図において第５
層（６）は光電変換センサー、第４層（５）　ｆｉ前処
理回路いわゆるＡ−ＤＩＩＩＪ１ｆ１１回路である。第
３層（４）は画像処理、記憶を行い、第２層（３）は外
部への表示処理用のＤ−Ａ回路を成す。第１層は画像処
理を行うＣＰＵである。
従来の多層構造の半導体装置は以上のように構造されて
いるので、各層の半導体層を形成するにあたっては絶縁
層上に半導体層を形成するので高品質の単結晶半導体層
を得ることが困難であった。
この発Ｆ３Ａは上記のような従来のものの欠点を除去す
るためになされたもので、この構造をとることで特にレ
ーサー照Ｊ（ネルギー線を利用した結晶成長の方法を用
いることができるようにすると図＜＆）において（２１
）Ｖｉ楽槓回路の形成されているシリコン基板（２１Ｊ
）の一部分で表面には素子が形成されていない。（２２
）　（２３）はこの基板上に比較的高温で化学気相成長
させられたシリコン層で、（２２）　ｔｆｉ単結晶に、
（２３）は多結晶となっている。これを適当なパワーの
レーデ−光を走査しながら照射し、（２２）の部分より
溶融させ（２３）へ至れば、（２２）の単結晶領域を檀
として（２３）を単結晶とすることができる。これを基
板として素子形成されたものを第２図（ｂ）に示す。＠
２図（Ｑ）ではさらに第２図（ｂ）　Ｋ示す基板に前に
述べた方法でシリコン層が成長させられ、同様に（２４
）部分は単結晶、（２５）の部分は多結晶となるので、
レーザー照射によって（２５）−の部分も単結晶として
、素子形成をしている。さらに（２４）の部分にも素子
を形成し、この部分では三層目にのみ素子形成され−、
二層目にＶｉ素子が形成されない構造としている。ここ
で（３０）　、　（３１）Ｉ／ｉそれぞれ層間絶縁膜を
（３２）は表面保＃！ｉ膜を示す。
このような構造をとることＫよって、各層の半導体層の
結晶性を向上できる製作方法が取れる上に層間の信号受
授が容易になる。すなわちこの領域を介して各層間の導
通をとることが可能であるので、困難なコンタクト形成
技術を用いる必要がない。
なお上記実施例では三層の半導体層で−、二層の結晶成
長の檜となる部分に素子がない構造を示したが、ある部
分では三層目のみ、ある部分では二層目のみが索子を有
する構造も取ることができる。ｆｒお結晶成長に２！！
続発振のレーデ−光を走査しながら照射する方法をとっ
たがこれは電子ビームを用いることもできる。
以上のようにこの発明によれば多層に重ねた半導体層の
篩品質化をはかる形成方法が取り得るため装置の性能向
上、高信頼性を得られる幼果があるパ。
【図面の簡単な説明】
第１図は従来の製造方法により作られた積層半導体装ｔ
ＩＬを示す斜視図、第２図はこの発明の一実施例の積層
半導体装１１＃！遣方法を示す工程別断面図である。 （１）はシリコン基板、（２）はシリコン基板１に形成
された集積回路の素子、（３）はその上層の半導体層に
形成された集積回路の素子、（４）はさらにその上層の
半導体層に形成された集積回路名素子、（５）は最上層
の半導体層で７エースダクンで接続する光電変換素子を
ささえているっ（２０）は基板シリコンで表面に素子が
形成されている。（２１）は表面に素子の形成されてい
ない基板シリコンの一部分、（２２）は（２１）の上部
にエビクキシャル収長させられたシリコン層で単結晶、
（２３）は（２０）の上部に収援させられたシリコン層
、多結晶である力ｉレーデー照射によって単結晶化でき
る、（２４）は（２２）の上部にエピタキシャル区長さ
せられたシリコン層で単結晶である。（２５）は（２３
）の上部に区長させられたシリコンＩ−１多結晶である
力Ｓ、レーザー照射によって単結晶化できるっ（３０）
　（３１）は層間絶縁膜、（３２）は表面保護膜を示す
。

Claims (3)

    【特許請求の範囲】
  1. （１）第１の単結晶半導体層の表面の所定領域に少なく
    とも１個の能動素子を含む第１の集積回路を形成する工
    程、この第１の集積回路が形成された表面の所定領域に
    絶縁層を形成する工程と、前記第１の単結晶半導体層の
    表面の所定領域を除く表面と前記絶縁層上に多結晶また
    非晶質の第２の半導体層を形成する工程と、前記第２の
    半導体層をへして単結晶化する工程と、前記単結晶化さ
    れた第２の半導体層の表面に少なくとも１個の能動素子
    を含む第２の集積回路を形成する工程とを含む積層半導
    体装置の製造方法。
  2. （２）加熱はレーデ光または電子ビームの照射により行
    われることを特徴とする特許請求の範囲第１項記載の積
    層半導体装置の製造方法。
  3. （３）第１、第２の半導体層はそれぞれ２層以上形成さ
    れることを特徴とする特ｃｆａｉ！求の範囲第１項に記
    載の積層半導体装置の製造方法。
JP56191117A 1981-11-25 1981-11-25 積層半導体装置の製造方法 Pending JPS5890724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56191117A JPS5890724A (ja) 1981-11-25 1981-11-25 積層半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56191117A JPS5890724A (ja) 1981-11-25 1981-11-25 積層半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5890724A true JPS5890724A (ja) 1983-05-30

Family

ID=16269143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56191117A Pending JPS5890724A (ja) 1981-11-25 1981-11-25 積層半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5890724A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208861A (ja) * 1984-04-02 1985-10-21 Sharp Corp 半導体光検知素子
JPS60210868A (ja) * 1984-04-03 1985-10-23 Sharp Corp 半導体光検知素子
JPH0244779A (ja) * 1988-08-05 1990-02-14 Sharp Corp 光駆動型半導体装置
US5008206A (en) * 1986-07-11 1991-04-16 Canon Kabushiki Kaisha Method for making a photoelectric conversion device using an amorphous nucleation site
US5422302A (en) * 1986-06-30 1995-06-06 Canon Kk Method for producing a three-dimensional semiconductor device
AU689992B2 (en) * 1994-12-02 1998-04-09 Csg Solar Ag Method of manufacturing a multilayer solar cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208861A (ja) * 1984-04-02 1985-10-21 Sharp Corp 半導体光検知素子
JPS60210868A (ja) * 1984-04-03 1985-10-23 Sharp Corp 半導体光検知素子
US5422302A (en) * 1986-06-30 1995-06-06 Canon Kk Method for producing a three-dimensional semiconductor device
US5008206A (en) * 1986-07-11 1991-04-16 Canon Kabushiki Kaisha Method for making a photoelectric conversion device using an amorphous nucleation site
JPH0244779A (ja) * 1988-08-05 1990-02-14 Sharp Corp 光駆動型半導体装置
AU689992B2 (en) * 1994-12-02 1998-04-09 Csg Solar Ag Method of manufacturing a multilayer solar cell

Similar Documents

Publication Publication Date Title
JPS6281709A (ja) 半導体装置の製造方法
JPS5890724A (ja) 積層半導体装置の製造方法
JPH05251771A (ja) 人工粒界型ジョセフソン接合素子およびその作製方法
US4714684A (en) Method of forming single crystal layer on dielectric layer by controlled rapid heating
JPS5890769A (ja) 積層半導体装置
JPS5860556A (ja) 半導体装置の製法
JPS5893345A (ja) 半導体装置の製造方法
JPS5837934A (ja) 半導体装置の製造方法
JPS5890740A (ja) 半導体装置
JPH0142126B2 (ja)
JPS5868963A (ja) 半導体装置
JPH055194B2 (ja)
JPH02224323A (ja) 厚膜ｓｏｉ基板の製造方法
JPH0523492B2 (ja)
JPH01297814A (ja) 単結晶薄膜の製造方法
JPH01239093A (ja) 結晶成長方法
JPS58175821A (ja) 半導体装置の製造方法
JPS583272A (ja) 半導体装置の製造方法
JPH0158649B2 (ja)
JPS59188117A (ja) 半導体装置の製造方法
JPS6248015A (ja) 半導体層の固相成長方法
JPS59123224A (ja) 半導体装置の製造方法
JPS63257212A (ja) 三次元半導体装置の製造方法
JPS5874034A (ja) 半導体装置の製造方法
JPH01253228A (ja) 半導体装置の製造方法