JPS5837934A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5837934A JPS5837934A JP13572881A JP13572881A JPS5837934A JP S5837934 A JPS5837934 A JP S5837934A JP 13572881 A JP13572881 A JP 13572881A JP 13572881 A JP13572881 A JP 13572881A JP S5837934 A JPS5837934 A JP S5837934A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- film
- layer
- wiring
- aperture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置において絶縁膜を介して縦方向に
配線する場合に平坦に配線する方法を提供するものであ
る。
配線する場合に平坦に配線する方法を提供するものであ
る。
従来よｐ、ＬＳＩの微細加工、特にパターン形成時、半
導体基板上の段差はその障害であり問題となる。また、
素子形成を行なった後の半導体基板上に、絶縁膜を堆積
しその上に半導体層を形成してさらにこの層に素子を作
り込む積層形の半導体集積回路を形成する場合に、第１
層部に形成された素子と上の第２層に形成された素子の
間に配線を行なわなければならない。この方法としては
、例えば、層間絶縁膜に開口した部分に、不純物ドープ
ポリシリコンを用いることが行なわれている。
導体基板上の段差はその障害であり問題となる。また、
素子形成を行なった後の半導体基板上に、絶縁膜を堆積
しその上に半導体層を形成してさらにこの層に素子を作
り込む積層形の半導体集積回路を形成する場合に、第１
層部に形成された素子と上の第２層に形成された素子の
間に配線を行なわなければならない。この方法としては
、例えば、層間絶縁膜に開口した部分に、不純物ドープ
ポリシリコンを用いることが行なわれている。
、ヵ、１１□□ヤ７、残、為よそキ子□、１、露光配線
、エツチング等の微細加工の上で好ましくない。第１図
を用いてこの例を示す。同図において半導体基板１の上
に、絶縁膜２の配線部に開口を行ない、不純物ドープポ
リシリコン３を堆積することにより、基板１表面に形成
された能動素子の拡散層４とその後の工程で絶縁膜２の
上に形成される第２層目膜６に形成される素子との縦方
向配線をポリシリコン３にて行なうことが示さむている
。同図から明らかな様に、ポリシリコン配線３が絶縁膜
２と同一平面に形成さｎないと、第２層目膜５が平坦に
形成されなくなシ第２層目膜５の微細加工が不可能にな
る。
、エツチング等の微細加工の上で好ましくない。第１図
を用いてこの例を示す。同図において半導体基板１の上
に、絶縁膜２の配線部に開口を行ない、不純物ドープポ
リシリコン３を堆積することにより、基板１表面に形成
された能動素子の拡散層４とその後の工程で絶縁膜２の
上に形成される第２層目膜６に形成される素子との縦方
向配線をポリシリコン３にて行なうことが示さむている
。同図から明らかな様に、ポリシリコン配線３が絶縁膜
２と同一平面に形成さｎないと、第２層目膜５が平坦に
形成されなくなシ第２層目膜５の微細加工が不可能にな
る。
このように酸化膜２の平面と配線ポリシリコン３を同一
面にするためには、ラッピング等の方法が考えられるが
、１００朋φ程度の半導体基板を数十人のオーダでラッ
ピングすることは、現在の技術では不可能である。
面にするためには、ラッピング等の方法が考えられるが
、１００朋φ程度の半導体基板を数十人のオーダでラッ
ピングすることは、現在の技術では不可能である。
本発明は、上記欠点にかんがみなされたもので、レーザ
や電子ビームを用いてポリシリコンのみを溶かし、平坦
化を目的とするものである。
や電子ビームを用いてポリシリコンのみを溶かし、平坦
化を目的とするものである。
本発明の原理は、たとえば波長１μｍ以下の光エネルギ
ーは、５ｉ０２には吸収されずにポリシリコンにのみ高
い吸収を示すことを利用している。このポリシリコンと
ＳｉＯ□の光エネルギー吸収係数の光波長との関係を第
２図を用いて説明する。Ａｒレーザ等の波長１μｍ以下
のレーザの場合、ポリシリコンにはイに示すように高く
吸収される。しかしＳｉＯ２は、口で示すようにほとん
ど吸収することはない。従って、５ｉ０２とポリシリコ
ンに同時にＡｒレーザを照射する場合は、ポリシリコン
のみを溶融することが可能である。さらに、ＬＳＩプロ
セスの縦方向の素子間の縦方向絶縁膜としては、ＣＶＤ
５ｉ０２を用いるのが普通でめり、この５１０２が厚け
れば厚い程、その上に堆積したポリシリコンを低いレー
ザエネルギーで溶融させることができる。
ーは、５ｉ０２には吸収されずにポリシリコンにのみ高
い吸収を示すことを利用している。このポリシリコンと
ＳｉＯ□の光エネルギー吸収係数の光波長との関係を第
２図を用いて説明する。Ａｒレーザ等の波長１μｍ以下
のレーザの場合、ポリシリコンにはイに示すように高く
吸収される。しかしＳｉＯ２は、口で示すようにほとん
ど吸収することはない。従って、５ｉ０２とポリシリコ
ンに同時にＡｒレーザを照射する場合は、ポリシリコン
のみを溶融することが可能である。さらに、ＬＳＩプロ
セスの縦方向の素子間の縦方向絶縁膜としては、ＣＶＤ
５ｉ０２を用いるのが普通でめり、この５１０２が厚け
れば厚い程、その上に堆積したポリシリコンを低いレー
ザエネルギーで溶融させることができる。
本発明の一実施例にかかる方法を第３図とともに説明す
る。第３図（Ａ）に示すように素子を組み込んだ半導体
基板１１の上に絶縁膜としてＣＶＤ５ｉＯ□膜１２を形
成し、第１層目である基板１１上に形成された素子と接
続する素子電極部分に選択的に開［］穴１３を形成する
。次に同図（Ｂｌに示すように、ポリシリコン膜４を堆
積する。そして同図（Ｃ）に示すように開口部１３の部
分に、写真食刻とエツチング法によって開口部１３より
少し大きい部分のポリシリコン１４を残して高エネルギ
ー密度のビーム１６（例えばＡｒレーザー）を上面から
照射する。そしてポリシリコン１４の部分のみを溶融さ
せて同図（Ｄ）に示すように開口部１３にポリシリコン
領域１４′を埋めて平坦にする。しかるのち、同図（Ｅ
）に示すように、第２層目の素子形成用膜であるポリシ
リコン１６を形成してレーザ等の高エネルギー密度ビー
ムをポリシリコン層１６に照射し、溶融させて結晶性を
向上させる。この様にして、第１層目の基板１１と第２
層目の膜１６とがポリシリコン配線１４′を介して接続
される。
る。第３図（Ａ）に示すように素子を組み込んだ半導体
基板１１の上に絶縁膜としてＣＶＤ５ｉＯ□膜１２を形
成し、第１層目である基板１１上に形成された素子と接
続する素子電極部分に選択的に開［］穴１３を形成する
。次に同図（Ｂｌに示すように、ポリシリコン膜４を堆
積する。そして同図（Ｃ）に示すように開口部１３の部
分に、写真食刻とエツチング法によって開口部１３より
少し大きい部分のポリシリコン１４を残して高エネルギ
ー密度のビーム１６（例えばＡｒレーザー）を上面から
照射する。そしてポリシリコン１４の部分のみを溶融さ
せて同図（Ｄ）に示すように開口部１３にポリシリコン
領域１４′を埋めて平坦にする。しかるのち、同図（Ｅ
）に示すように、第２層目の素子形成用膜であるポリシ
リコン１６を形成してレーザ等の高エネルギー密度ビー
ムをポリシリコン層１６に照射し、溶融させて結晶性を
向上させる。この様にして、第１層目の基板１１と第２
層目の膜１６とがポリシリコン配線１４′を介して接続
される。
以上の如く、本発明によれば第１層目と、第２層目間の
配線を平坦にして作り込むことができる。
配線を平坦にして作り込むことができる。
また第゛２層目膜１６の上に、素子形成後、再び、ＣＶ
Ｄ −ＳｉＯ□を堆積して同様の工程を行なうことに
より、第３層目と第２層目の配線も同様に行なうことが
可能である。
Ｄ −ＳｉＯ□を堆積して同様の工程を行なうことに
より、第３層目と第２層目の配線も同様に行なうことが
可能である。
次に、具体的実施例について述べる。捷ず、第１層目の
素子を形成した８１基板１１上に、１μｍのＣｖＤ−８
ｉＯ２膜１２を堆積する。コ（７）膜１２に選択的に１
０μｍ直径の穴を形成した。その上にポリシリコン膜１
４を０．６μｍ形成し、１４μｍ直径のポリシリコン１
４を５１０２膜１２の開口部の部分で残して他はエツチ
ングを行なった。その後、高エネルギー密度のビーム１
５としてＡｒイオンレーザ−１０Ｗを焦点距離５ｏ朋の
レンズで絞り、３６０″Ｃに温度上昇した試料台の上で
試料全面にわたって照射を行なった。その結果、酸化膜
１２とビーム１５が照射されたポリシリコン１４′は、
完全に平坦になった。なお、穴１３の大きさは、４μｍ
直径以上で２０μｍ直径以下程度が使い易く、平坦にな
り易い。さらにこの上全面にポリシリコ刈６を堆積する
と平坦性は、４ｏｏＸ以内と極めて断差の少ない状態が
実現でき、この部分に素子を作り込むことは十分に可能
であった。
素子を形成した８１基板１１上に、１μｍのＣｖＤ−８
ｉＯ２膜１２を堆積する。コ（７）膜１２に選択的に１
０μｍ直径の穴を形成した。その上にポリシリコン膜１
４を０．６μｍ形成し、１４μｍ直径のポリシリコン１
４を５１０２膜１２の開口部の部分で残して他はエツチ
ングを行なった。その後、高エネルギー密度のビーム１
５としてＡｒイオンレーザ−１０Ｗを焦点距離５ｏ朋の
レンズで絞り、３６０″Ｃに温度上昇した試料台の上で
試料全面にわたって照射を行なった。その結果、酸化膜
１２とビーム１５が照射されたポリシリコン１４′は、
完全に平坦になった。なお、穴１３の大きさは、４μｍ
直径以上で２０μｍ直径以下程度が使い易く、平坦にな
り易い。さらにこの上全面にポリシリコ刈６を堆積する
と平坦性は、４ｏｏＸ以内と極めて断差の少ない状態が
実現でき、この部分に素子を作り込むことは十分に可能
であった。
ビーム１５としてのレーザ照射を行なわない場合ｏｏ
土 には、４ｏｏＯＡ以上の段差が生じており、本発明の効
果は非常に大きいことがわかる。さらに、ポリシリコン
中への不純物ドーピングはイオン注入法、熱拡散法、ド
ープトポリシリコンを用いる法のいずれを用いてもその
効果は変わらず、特に、ＡＳ等のイオン注入法 する為、表面層でのレーザ元の吸収が増加し、比較的低
レーザパワーでポリシリコンを浴融して絶縁膜との平坦
化が可能である。
土 には、４ｏｏＯＡ以上の段差が生じており、本発明の効
果は非常に大きいことがわかる。さらに、ポリシリコン
中への不純物ドーピングはイオン注入法、熱拡散法、ド
ープトポリシリコンを用いる法のいずれを用いてもその
効果は変わらず、特に、ＡＳ等のイオン注入法 する為、表面層でのレーザ元の吸収が増加し、比較的低
レーザパワーでポリシリコンを浴融して絶縁膜との平坦
化が可能である。
以上のように、本発明は絶縁胸中に平坦な７リコン領域
を埋込み形成することができ、多層構造の高密度半導体
装置の製造に大きく寄与するものである。
を埋込み形成することができ、多層構造の高密度半導体
装置の製造に大きく寄与するものである。
第１図は従来の方法にて作成された多層構造半導体装置
の概略断面図、第２図は多結晶Ｓｉ、 ５ｉ０２の光吸
収特性を示す図、第３図（Ａｌ−（Ｅ）は本発明の一実
施例にかかる半導体装置の製造工程断面図である。 １１・・・・・・半導体基板、１２・・・・・・５ｉ０
２膜、１３・・・・・・開口穴、１４・・・・・・ポリ
シリコン膜、１４′・・・・・ポリシリコン領域（配線
）、１６・・・・・・ポリシリコン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 う皮 Ｓ （ｐｔｒ））
の概略断面図、第２図は多結晶Ｓｉ、 ５ｉ０２の光吸
収特性を示す図、第３図（Ａｌ−（Ｅ）は本発明の一実
施例にかかる半導体装置の製造工程断面図である。 １１・・・・・・半導体基板、１２・・・・・・５ｉ０
２膜、１３・・・・・・開口穴、１４・・・・・・ポリ
シリコン膜、１４′・・・・・ポリシリコン領域（配線
）、１６・・・・・・ポリシリコン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 う皮 Ｓ （ｐｔｒ））
Claims (2)
- （１）半導体基板上に形成された絶縁膜に選択的に開口
部を形成する工程と、前日己開口部に多結晶又は非晶質
シリコン層を形成する工程と、高エネルギー密度のビー
ムによって前記シリコン層のみを溶融することにより前
記開口部にポリシリコン層を前記絶縁膜とほぼ平坦にな
る様に形成する工程とを備えたことを特徴とする半導体
装置の製造方法。 - （２） シリコン層には高濃度不純物が導入されてい
ることを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13572881A JPS5837934A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13572881A JPS5837934A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5837934A true JPS5837934A (ja) | 1983-03-05 |
Family
ID=15158484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13572881A Pending JPS5837934A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837934A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271826A (ja) * | 1985-05-27 | 1986-12-02 | Nec Corp | 半導体装置製造方法 |
| JPS6236846A (ja) * | 1985-06-24 | 1987-02-17 | アメリカ合衆国 | 金属層の平坦化方法 |
| JPS62293739A (ja) * | 1986-06-13 | 1987-12-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63204630A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 配線構造の製造方法 |
| JPH05211131A (ja) * | 1992-11-24 | 1993-08-20 | Mitsubishi Electric Corp | 半導体装置 |
-
1981
- 1981-08-28 JP JP13572881A patent/JPS5837934A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61271826A (ja) * | 1985-05-27 | 1986-12-02 | Nec Corp | 半導体装置製造方法 |
| JPS6236846A (ja) * | 1985-06-24 | 1987-02-17 | アメリカ合衆国 | 金属層の平坦化方法 |
| JPS62293739A (ja) * | 1986-06-13 | 1987-12-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63204630A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 配線構造の製造方法 |
| JPH05211131A (ja) * | 1992-11-24 | 1993-08-20 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4404735A (en) | Method for manufacturing a field isolation structure for a semiconductor device | |
| JPH11214661A (ja) | Ｈｓｇを含むキャパシタの製造方法 | |
| JPS643045B2 (ja) | ||
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS5837934A (ja) | 半導体装置の製造方法 | |
| JPH0450746B2 (ja) | ||
| JPH0467336B2 (ja) | ||
| JPS6362107B2 (ja) | ||
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS6342417B2 (ja) | ||
| JP2699325B2 (ja) | 半導体装置の製造方法 | |
| JPH0316787B2 (ja) | ||
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPH0345530B2 (ja) | ||
| JPS60249312A (ja) | 半導体装置の製造方法 | |
| JPS5878454A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS6344755A (ja) | 半導体集積回路装置 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0336312B2 (ja) | ||
| JPH04278521A (ja) | 半導体装置の製造方法 | |
| JPS60126814A (ja) | 半導体装置の製造方法 | |
| JPS60117659A (ja) | Ｓｏｉ形ｍｏｓダイナミツクメモリの製造方法 | |
| JPS6339559B2 (ja) | ||
| JPS643047B2 (ja) |