JPS5837934A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5837934A JPS5837934A JP13572881A JP13572881A JPS5837934A JP S5837934 A JPS5837934 A JP S5837934A JP 13572881 A JP13572881 A JP 13572881A JP 13572881 A JP13572881 A JP 13572881A JP S5837934 A JPS5837934 A JP S5837934A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- film
- layer
- wiring
- aperture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置において絶縁膜を介して縦方向に
配線する場合に平坦に配線する方法を提供するものであ
る。
配線する場合に平坦に配線する方法を提供するものであ
る。
従来よp、LSIの微細加工、特にパターン形成時、半
導体基板上の段差はその障害であり問題となる。また、
素子形成を行なった後の半導体基板上に、絶縁膜を堆積
しその上に半導体層を形成してさらにこの層に素子を作
り込む積層形の半導体集積回路を形成する場合に、第1
層部に形成された素子と上の第2層に形成された素子の
間に配線を行なわなければならない。この方法としては
、例えば、層間絶縁膜に開口した部分に、不純物ドープ
ポリシリコンを用いることが行なわれている。
導体基板上の段差はその障害であり問題となる。また、
素子形成を行なった後の半導体基板上に、絶縁膜を堆積
しその上に半導体層を形成してさらにこの層に素子を作
り込む積層形の半導体集積回路を形成する場合に、第1
層部に形成された素子と上の第2層に形成された素子の
間に配線を行なわなければならない。この方法としては
、例えば、層間絶縁膜に開口した部分に、不純物ドープ
ポリシリコンを用いることが行なわれている。
、ヵ、11□□ヤ7、残、為よそキ子□、1、露光配線
、エツチング等の微細加工の上で好ましくない。第1図
を用いてこの例を示す。同図において半導体基板1の上
に、絶縁膜2の配線部に開口を行ない、不純物ドープポ
リシリコン3を堆積することにより、基板1表面に形成
された能動素子の拡散層4とその後の工程で絶縁膜2の
上に形成される第2層目膜6に形成される素子との縦方
向配線をポリシリコン3にて行なうことが示さむている
。同図から明らかな様に、ポリシリコン配線3が絶縁膜
2と同一平面に形成さnないと、第2層目膜5が平坦に
形成されなくなシ第2層目膜5の微細加工が不可能にな
る。
、エツチング等の微細加工の上で好ましくない。第1図
を用いてこの例を示す。同図において半導体基板1の上
に、絶縁膜2の配線部に開口を行ない、不純物ドープポ
リシリコン3を堆積することにより、基板1表面に形成
された能動素子の拡散層4とその後の工程で絶縁膜2の
上に形成される第2層目膜6に形成される素子との縦方
向配線をポリシリコン3にて行なうことが示さむている
。同図から明らかな様に、ポリシリコン配線3が絶縁膜
2と同一平面に形成さnないと、第2層目膜5が平坦に
形成されなくなシ第2層目膜5の微細加工が不可能にな
る。
このように酸化膜2の平面と配線ポリシリコン3を同一
面にするためには、ラッピング等の方法が考えられるが
、100朋φ程度の半導体基板を数十人のオーダでラッ
ピングすることは、現在の技術では不可能である。
面にするためには、ラッピング等の方法が考えられるが
、100朋φ程度の半導体基板を数十人のオーダでラッ
ピングすることは、現在の技術では不可能である。
本発明は、上記欠点にかんがみなされたもので、レーザ
や電子ビームを用いてポリシリコンのみを溶かし、平坦
化を目的とするものである。
や電子ビームを用いてポリシリコンのみを溶かし、平坦
化を目的とするものである。
本発明の原理は、たとえば波長1μm以下の光エネルギ
ーは、5i02には吸収されずにポリシリコンにのみ高
い吸収を示すことを利用している。このポリシリコンと
SiO□の光エネルギー吸収係数の光波長との関係を第
2図を用いて説明する。Arレーザ等の波長1μm以下
のレーザの場合、ポリシリコンにはイに示すように高く
吸収される。しかしSiO2は、口で示すようにほとん
ど吸収することはない。従って、5i02とポリシリコ
ンに同時にArレーザを照射する場合は、ポリシリコン
のみを溶融することが可能である。さらに、LSIプロ
セスの縦方向の素子間の縦方向絶縁膜としては、CVD
5i02を用いるのが普通でめり、この5102が厚け
れば厚い程、その上に堆積したポリシリコンを低いレー
ザエネルギーで溶融させることができる。
ーは、5i02には吸収されずにポリシリコンにのみ高
い吸収を示すことを利用している。このポリシリコンと
SiO□の光エネルギー吸収係数の光波長との関係を第
2図を用いて説明する。Arレーザ等の波長1μm以下
のレーザの場合、ポリシリコンにはイに示すように高く
吸収される。しかしSiO2は、口で示すようにほとん
ど吸収することはない。従って、5i02とポリシリコ
ンに同時にArレーザを照射する場合は、ポリシリコン
のみを溶融することが可能である。さらに、LSIプロ
セスの縦方向の素子間の縦方向絶縁膜としては、CVD
5i02を用いるのが普通でめり、この5102が厚け
れば厚い程、その上に堆積したポリシリコンを低いレー
ザエネルギーで溶融させることができる。
本発明の一実施例にかかる方法を第3図とともに説明す
る。第3図(A)に示すように素子を組み込んだ半導体
基板11の上に絶縁膜としてCVD5iO□膜12を形
成し、第1層目である基板11上に形成された素子と接
続する素子電極部分に選択的に開[]穴13を形成する
。次に同図(Blに示すように、ポリシリコン膜4を堆
積する。そして同図(C)に示すように開口部13の部
分に、写真食刻とエツチング法によって開口部13より
少し大きい部分のポリシリコン14を残して高エネルギ
ー密度のビーム16(例えばArレーザー)を上面から
照射する。そしてポリシリコン14の部分のみを溶融さ
せて同図(D)に示すように開口部13にポリシリコン
領域14′を埋めて平坦にする。しかるのち、同図(E
)に示すように、第2層目の素子形成用膜であるポリシ
リコン16を形成してレーザ等の高エネルギー密度ビー
ムをポリシリコン層16に照射し、溶融させて結晶性を
向上させる。この様にして、第1層目の基板11と第2
層目の膜16とがポリシリコン配線14′を介して接続
される。
る。第3図(A)に示すように素子を組み込んだ半導体
基板11の上に絶縁膜としてCVD5iO□膜12を形
成し、第1層目である基板11上に形成された素子と接
続する素子電極部分に選択的に開[]穴13を形成する
。次に同図(Blに示すように、ポリシリコン膜4を堆
積する。そして同図(C)に示すように開口部13の部
分に、写真食刻とエツチング法によって開口部13より
少し大きい部分のポリシリコン14を残して高エネルギ
ー密度のビーム16(例えばArレーザー)を上面から
照射する。そしてポリシリコン14の部分のみを溶融さ
せて同図(D)に示すように開口部13にポリシリコン
領域14′を埋めて平坦にする。しかるのち、同図(E
)に示すように、第2層目の素子形成用膜であるポリシ
リコン16を形成してレーザ等の高エネルギー密度ビー
ムをポリシリコン層16に照射し、溶融させて結晶性を
向上させる。この様にして、第1層目の基板11と第2
層目の膜16とがポリシリコン配線14′を介して接続
される。
以上の如く、本発明によれば第1層目と、第2層目間の
配線を平坦にして作り込むことができる。
配線を平坦にして作り込むことができる。
また第゛2層目膜16の上に、素子形成後、再び、CV
D −SiO□を堆積して同様の工程を行なうことに
より、第3層目と第2層目の配線も同様に行なうことが
可能である。
D −SiO□を堆積して同様の工程を行なうことに
より、第3層目と第2層目の配線も同様に行なうことが
可能である。
次に、具体的実施例について述べる。捷ず、第1層目の
素子を形成した81基板11上に、1μmのCvD−8
iO2膜12を堆積する。コ(7)膜12に選択的に1
0μm直径の穴を形成した。その上にポリシリコン膜1
4を0.6μm形成し、14μm直径のポリシリコン1
4を5102膜12の開口部の部分で残して他はエツチ
ングを行なった。その後、高エネルギー密度のビーム1
5としてArイオンレーザ−10Wを焦点距離5o朋の
レンズで絞り、360″Cに温度上昇した試料台の上で
試料全面にわたって照射を行なった。その結果、酸化膜
12とビーム15が照射されたポリシリコン14′は、
完全に平坦になった。なお、穴13の大きさは、4μm
直径以上で20μm直径以下程度が使い易く、平坦にな
り易い。さらにこの上全面にポリシリコ刈6を堆積する
と平坦性は、4ooX以内と極めて断差の少ない状態が
実現でき、この部分に素子を作り込むことは十分に可能
であった。
素子を形成した81基板11上に、1μmのCvD−8
iO2膜12を堆積する。コ(7)膜12に選択的に1
0μm直径の穴を形成した。その上にポリシリコン膜1
4を0.6μm形成し、14μm直径のポリシリコン1
4を5102膜12の開口部の部分で残して他はエツチ
ングを行なった。その後、高エネルギー密度のビーム1
5としてArイオンレーザ−10Wを焦点距離5o朋の
レンズで絞り、360″Cに温度上昇した試料台の上で
試料全面にわたって照射を行なった。その結果、酸化膜
12とビーム15が照射されたポリシリコン14′は、
完全に平坦になった。なお、穴13の大きさは、4μm
直径以上で20μm直径以下程度が使い易く、平坦にな
り易い。さらにこの上全面にポリシリコ刈6を堆積する
と平坦性は、4ooX以内と極めて断差の少ない状態が
実現でき、この部分に素子を作り込むことは十分に可能
であった。
ビーム15としてのレーザ照射を行なわない場合oo
土 には、4ooOA以上の段差が生じており、本発明の効
果は非常に大きいことがわかる。さらに、ポリシリコン
中への不純物ドーピングはイオン注入法、熱拡散法、ド
ープトポリシリコンを用いる法のいずれを用いてもその
効果は変わらず、特に、AS等のイオン注入法 する為、表面層でのレーザ元の吸収が増加し、比較的低
レーザパワーでポリシリコンを浴融して絶縁膜との平坦
化が可能である。
土 には、4ooOA以上の段差が生じており、本発明の効
果は非常に大きいことがわかる。さらに、ポリシリコン
中への不純物ドーピングはイオン注入法、熱拡散法、ド
ープトポリシリコンを用いる法のいずれを用いてもその
効果は変わらず、特に、AS等のイオン注入法 する為、表面層でのレーザ元の吸収が増加し、比較的低
レーザパワーでポリシリコンを浴融して絶縁膜との平坦
化が可能である。
以上のように、本発明は絶縁胸中に平坦な7リコン領域
を埋込み形成することができ、多層構造の高密度半導体
装置の製造に大きく寄与するものである。
を埋込み形成することができ、多層構造の高密度半導体
装置の製造に大きく寄与するものである。
第1図は従来の方法にて作成された多層構造半導体装置
の概略断面図、第2図は多結晶Si、 5i02の光吸
収特性を示す図、第3図(Al−(E)は本発明の一実
施例にかかる半導体装置の製造工程断面図である。 11・・・・・・半導体基板、12・・・・・・5i0
2膜、13・・・・・・開口穴、14・・・・・・ポリ
シリコン膜、14′・・・・・ポリシリコン領域(配線
)、16・・・・・・ポリシリコン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 う皮 S (ptr))
の概略断面図、第2図は多結晶Si、 5i02の光吸
収特性を示す図、第3図(Al−(E)は本発明の一実
施例にかかる半導体装置の製造工程断面図である。 11・・・・・・半導体基板、12・・・・・・5i0
2膜、13・・・・・・開口穴、14・・・・・・ポリ
シリコン膜、14′・・・・・ポリシリコン領域(配線
)、16・・・・・・ポリシリコン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第2
図 う皮 S (ptr))
Claims (2)
- (1)半導体基板上に形成された絶縁膜に選択的に開口
部を形成する工程と、前日己開口部に多結晶又は非晶質
シリコン層を形成する工程と、高エネルギー密度のビー
ムによって前記シリコン層のみを溶融することにより前
記開口部にポリシリコン層を前記絶縁膜とほぼ平坦にな
る様に形成する工程とを備えたことを特徴とする半導体
装置の製造方法。 - (2) シリコン層には高濃度不純物が導入されてい
ることを特徴とする特許請求の範囲第1項記載の半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13572881A JPS5837934A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13572881A JPS5837934A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5837934A true JPS5837934A (ja) | 1983-03-05 |
Family
ID=15158484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13572881A Pending JPS5837934A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5837934A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61271826A (ja) * | 1985-05-27 | 1986-12-02 | Nec Corp | 半導体装置製造方法 |
JPS6236846A (ja) * | 1985-06-24 | 1987-02-17 | アメリカ合衆国 | 金属層の平坦化方法 |
JPS62293739A (ja) * | 1986-06-13 | 1987-12-21 | Toshiba Corp | 半導体装置の製造方法 |
JPS63204630A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 配線構造の製造方法 |
JPH05211131A (ja) * | 1992-11-24 | 1993-08-20 | Mitsubishi Electric Corp | 半導体装置 |
-
1981
- 1981-08-28 JP JP13572881A patent/JPS5837934A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61271826A (ja) * | 1985-05-27 | 1986-12-02 | Nec Corp | 半導体装置製造方法 |
JPS6236846A (ja) * | 1985-06-24 | 1987-02-17 | アメリカ合衆国 | 金属層の平坦化方法 |
JPS62293739A (ja) * | 1986-06-13 | 1987-12-21 | Toshiba Corp | 半導体装置の製造方法 |
JPS63204630A (ja) * | 1987-02-19 | 1988-08-24 | Fujitsu Ltd | 配線構造の製造方法 |
JPH05211131A (ja) * | 1992-11-24 | 1993-08-20 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4404735A (en) | Method for manufacturing a field isolation structure for a semiconductor device | |
JPH11214661A (ja) | Hsgを含むキャパシタの製造方法 | |
JPS643045B2 (ja) | ||
JPS58116764A (ja) | 半導体装置の製造方法 | |
JPS5837934A (ja) | 半導体装置の製造方法 | |
JPH0450746B2 (ja) | ||
JPH0467336B2 (ja) | ||
JPS6362107B2 (ja) | ||
JPS5885520A (ja) | 半導体装置の製造方法 | |
JPS6342417B2 (ja) | ||
JP2699325B2 (ja) | 半導体装置の製造方法 | |
JPH0316787B2 (ja) | ||
JPS6159820A (ja) | 半導体装置の製造方法 | |
JPH0345530B2 (ja) | ||
JPS60249312A (ja) | 半導体装置の製造方法 | |
JPS5878454A (ja) | 半導体装置の製造方法 | |
JPS58175844A (ja) | 半導体装置の製造方法 | |
JPS6344755A (ja) | 半導体集積回路装置 | |
JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
JPH0336312B2 (ja) | ||
JPH04278521A (ja) | 半導体装置の製造方法 | |
JPS60126814A (ja) | 半導体装置の製造方法 | |
JPS60117659A (ja) | Soi形mosダイナミツクメモリの製造方法 | |
JPS6339559B2 (ja) | ||
JPS643047B2 (ja) |