JPS63204630A - 配線構造の製造方法 - Google Patents

配線構造の製造方法

Info

Publication number
JPS63204630A
JPS63204630A JP3630387A JP3630387A JPS63204630A JP S63204630 A JPS63204630 A JP S63204630A JP 3630387 A JP3630387 A JP 3630387A JP 3630387 A JP3630387 A JP 3630387A JP S63204630 A JPS63204630 A JP S63204630A
Authority
JP
Japan
Prior art keywords
conductive material
hole
wiring structure
energy beam
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3630387A
Other languages
English (en)
Inventor
Ryoichi Mukai
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3630387A priority Critical patent/JPS63204630A/ja
Priority to US07/127,042 priority patent/US4920070A/en
Publication of JPS63204630A publication Critical patent/JPS63204630A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (m要〕 基板上に複数のスルーホールを有する絶縁体層を形成し
、この上に導電性物質を、その中に閉じた空洞を生じな
いような厚さで、かつスルーホールを含む凹部を埋め平
坦化したあとのその凹部以外の部分での厚さが0.5μ
m以上となるような厚さに層状に形成し、このあとエネ
ルギービーム照射によりその導電性物質を店名してスル
ーホールの埋め込みと表面の平坦化を一つの工程で行う
方法。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に係り、特にスルーホ
ールを有する絶縁体層上に該スルーホールを介し電気的
に接続される配線層を形成する方法に関するものである
近年半導体集積回路の高集積化・高密度化に伴い、その
構成要素である配線やスルーホールもその最小部分の寸
法が1μm以下の微細なものが求められるに至っている
従来、こうした配線構造は、絶縁体層にスルーホールを
開口した後これにスルーホールを埋めるとともに配線と
なるべきアルミニウム(A1)などの導電性物質をスパ
ッタリング法などで付着させる方法がとられてきた。し
かしながら従来の方法では、スルーホールが小さくなる
に従って、スルーホールを導電性物質で完全に埋め込む
のがむずかしくなり、このため配線構造の微細化に限界
があるので、これにかわる技術の開発が望まれている。
こうした技術の一つとして、レーザー光を照射するなど
して該導電性物質を溶融しスルーホール内に充填するこ
とにより、スルーホールを埋め9表面の平坦化をはかる
方法が検討されている。
(従来の技術〕 さて、スルーホールを有する絶縁体層に導電性物質を付
着させたあとレーザー光を照射することによりスルーホ
ールを埋め込み表面平坦化する従来の方法は、以下の通
りである。
第2図は、従来の方法の工程図で1図中1は基板、2は
絶縁体層、3はスルーホール、4は導電性物質、5はエ
ネルギービーム、6は導電性物質未付着部である。シリ
コン(St)基板上に、スルーホールを有する絶縁体層
をつけ、この上にアルミニウム配線を形成する場合につ
いて説明する。
まず面方位(100)のSi基板1に、5i02から成
る絶縁体層2を厚さ1μm程度付着させ、ついでフォト
リソグラフィとエツチングの手法を組みあわせ第2図(
a)のごと(スルーホール3を形成する。なお絶縁体層
としては、リンケイ酸ガラス(P S G)やシリコン
窒化物(Si3 Nヰ)の層や更にはS i 02とP
SGの2層構造やSi3N4とPSGの2層構造のよう
に複数の絶縁体層の組みあわせから成るものを用いるこ
ともある。
スルーホール形成i、マグネトロン・スパッタリングな
どの手法によりAIなどの導電性物質を付着させる。こ
の時スルーホールの開口部の寸法が1μm程度にまで小
さくなると第2図(b)に示したごと(この段階ではス
ルーホールが完全に埋め込まれるまでには至らず凹部が
出来る。
このあとレーザー光などのエネルギービーム5を照射し
、AAを溶かし、スルーホールに埋め込む。このとき、
スルーホール密度の大なるところでは第2図(C)のよ
うにスルーホール周辺には。
その部分のAI!がスルーホールに流れ込んだ結果Al
の付着しない部分を生ずることがある。そこで、不要部
分のA1を除去するなどした後、電気的接続を確実なも
のとすべくスルーホールをおおうように導電性物質を付
着させ、フォトリソグラフィの手法でパターニングして
配線を形成する。
なお、レーザー光を照射する前に、スルーホール部周辺
をのぞいてその他の部分の絶縁体層上のANをあらかじ
め除去しておき、レーザー光照射したとき熔けた。lが
その表面張力によりスルーホール内に選択的に流れ込み
、平坦部には、残らないようにし、その後で配線となる
べき導電性物質を付着することもある。
〔発明が解決しようとする問題点〕
さて、配線のあつさは、多層配線構造への応用を考えた
場合電気的特性をそこなわない範囲でなるべくうすいこ
とが好ましい。従来の方法では。
レーザー光照射によりスルーホールに導電性物質を埋め
込む工程で該導電性物質のあつさがうすくなると、第2
図(C)のようにスルーホール周辺部の導電性物質層が
きれやすくなる。この現象は。
スルーホールの面内における密度が大である程。
著しい。このため、スルーホールと配線の接続を確実に
すべく、配線となるべき導電性物質層をあらためて第2
図(d)の如く付着させる工程が一工程余分に必要にな
るという欠点があった。
一方、上述の配線切れをふせぐべく導電性物質層を単純
に厚くすると、スルーホールの開口部寸法が小さい場合
は、開口部付近での導電性物質の張り出しの影響が大き
くなり、はなはだしくは導電性物質の張り出しが完全に
つながって、導電性物質内に閉じた空洞を生じてしまう
。このようになると、レーザー光照射して該導電性物質
を溶融しても粘度の比較的大きい溶融物中に気泡が存在
する状態となって、スルーホールは容易に埋まらず、固
化したあとそこに空洞部が残ってしまうという欠点があ
った。
本発明は、このような従来の方法の欠点を除くべく創作
されたもので、スルーホールを埋め込む工程で導電性物
質の厚さを調節することにより。
簡便にしかも再現性よく平坦化された配線構造をつくる
技術を提供するものである。
〔問題を解決するための手段〕
その目的は、エネルギービーム照射に先だち。
導電性物質を、スルーホールなどの開口部での該導電性
物質の横方向への張り出し等により、その中に閉じた空
洞部が出来る程には厚くなく、シかもスルーホールを含
む凹部を埋め平坦化されたあとの凹部以外の部分での厚
さが0.5μm以上になるような厚さに、あらかじめ形
成しておくことにより達成される。
〔作用〕
レーザー光等のエネルギービームを照射しスルーホール
を有する絶縁体層に付着した導電性物質を溶融すると、
スルーホール付近では、溶融した導電性物質の一部は、
粘性流動によりスルーホール内に流れ込む。
導電性物質が切れるか否かは、主として一時に溶融する
導電性物質の量と、該溶融する導電性物質が付着してい
る領域内に存在するスルーホール等の凹部の全容積と、
溶融した導電性物質の粘度および表面張力に依存する。
発明者は、導電性物質がAlおよびAlを主成分とする
合金の場合について実験した結果、エネルギービーム照
射によるスルーホールの埋め込みと表面平坦化を行った
あとで導電性物質が途切れることなく連続した層状にな
るものは、その凹部以外の平坦部での厚さが0.5μm
以上となっていることを見い出した。
従って、この実験結果を応用し、あらかじめエネルギー
ビーム照射に先だって、導電性物質の厚さを、先の実験
結果を生むに足る厚さにしておけば、導電性物質の層が
途切れたりすることはない。
しかも、その厚さを導電性物質の中に閉じた空洞を生じ
ないような程度うずくしておけば、エネルギービーム照
射後も空洞部が残るようなことはない。
〔実施例〕
第1図は本発明の一実施例の工程図で9図中dはエネル
ギービームを照射したとき一度に溶融する導電性物質が
その付着している領域内に存在するスルーホール3など
の凹部を埋め、その表面を平坦化した時の凹部以外の部
分における導電性物質の厚さである。なお第1図中で第
2図と同一部材には、同一番号を附しである。
基板としては1面方位(100)のシリコン板を用いそ
の全面にまず絶縁体層2となるべき5i02を厚さ1μ
m付着させ、ついでフォトリソグラフィと異方性エツチ
ングの手法により、開口部の直径が1μmでその深さが
1μmの円筒状のスルーホール3を10μmX10μm
の正方形内に36個等間隔で開口させた(第1図(a)
)。ついで全面に導電性物質4として/lを0.8μm
スパッタリングし、第1図(b)のごとくした。なお、
先に述べたスルーホール36個を設けた10μmX10
μmの領域で、スルーホールをAlで埋め表面が平坦に
なるようならした時の平坦部でのAlの厚さくd)は、
計算によれば、0.517μmである。このあと、エネ
ルギービーム5として波長193nmでピークパワーが
200mJのArFエキシマレーザ−光を1パルス(光
パルス巾15ns)照射し、 AI!だけを一瞬時溶融
させ、スルーホールへのAI!の埋め込みと表面の平坦
化を行ったところ、Alは切れめのない一体の層になり
従来の方法でしばしばみられたスルーホール周辺でのA
7膜の未付着部やスルーホール部のAAの中の空洞は全
くみられなかった。凹部以外のところでのAlの厚さd
は0.51〜0.52μmであって。
先の計算値と誤差範囲内でよく一致した。なお。
表面上でのレーザー光の大きさは2mmX0.8mmで
あった。この工程は、Alの酸化を防止するためにlX
l0  Torrの真空中で行った。
アルゴン、水素、ヘリウムの非酸化性雰囲気中でも、A
lの酸化がなく、良好な結果が得られた。
又、レーザーとして、波長248nmKrFレーザーお
よび波長308nmのXeClレーザーを用いても同様
な結果が得られた。
又、ArレーザーやKrレーザーのような連続発振(C
W)レーザーを用いた時は、非線形光学素子を用いた光
スィッチによりその巾が1μs以下の光パルスとしたと
き良好な結果が得られた。
更に、アルミニウムのかわりに、同じ厚さのAl−3t
合金およびAA−Cu合金を用いても。
その結果にかわりはなかった。
本発明の別の実施例は、以下の通りである。
先の実施例と異るところは、スルーホール3の径を0.
7μmと小さクシ、導電性物質4としてのA/2の厚さ
を0.7μmとうずくしたことと、レーザー光照射時に
基板の表面温度が350〜400℃の範囲で、加熱した
ことである。
その他の条件は、先の実施例と全く同一とした。
本実施例でも先の実施例と同様、スルーホール周辺のA
1膜が切れたり、Al中に空洞部を生じたりすることな
く、良好な配線構造をつくることが出来た。レーザー照
射時に基板を加熱すると、レーザー光のパルスがあたっ
たその一瞬時だけ溶融するAlなどの導電性物質が冷え
にくくなり、粘度がより低い溶液の状態にある時間が延
びるので。
特にスルーホールが小さくなった時に、スルーホール内
に、より確実に導電性物質を充填できるようになるとい
う効果がある。ただ、この基板の温度を、高くすると、
A/など導電性物質が酸化するなどして変質しやすくな
る上、基板の半導体結晶と絶縁体層と導電性物質との間
の熱膨張係数の違いに起因する応力が増大する等の不都
合も生じてくるので、埋め込みの効果が阻害されない範
囲で低い方が好ましい。
さて1以上の実施例では、−要分の配線を形成する場合
を説明したが、同一の工程を複数回繰り返せば、多層構
造配線構造を作ることが出来るのは言うまでもない。
本発明の原理から、基板としてはSi以外の化合物半導
体の板などであっても、又、絶縁体層としてはS i 
O2以外のS i3 N斗やPSGの層であっても、更
には、これらの絶縁体層の組み合わせから成る多層構造
のものであっても1本発明の効果にかわりはない。
エネルギービームとしては、先に述べたレーザー光の他
にもHe−cdレーザー光やYAGレーザーの高調波光
などのレーザー光や電子ビームなども使うことが出来る
〔発明の効果〕
以上述べてきたように本発明によれば、スルーホール埋
め込みと配線となるべき導電性物質層の平坦化が同じ一
つの工程で行なえる上、その導電性物質層が切れたり又
その中に空洞を生じたりすることがないので、容易に信
頼性の高い表面が平坦化された配線構造をつくることが
出来る。
【図面の簡単な説明】
第1図は本発明の一実施例の工程図。 第2図は従来の方法の工程図で。 図中1は基板、2は絶縁体層。 3はスルーホール、4は導電性物質。 5はエネルギービーム である。 /$発朗っ一笑施枦jの工臂把 毒 l 目 疲未の方法のニオ【目 第 2 目

Claims (5)

    【特許請求の範囲】
  1. (1)基板(1)上に複数のスルーホール(3)を有す
    る絶縁体層を形成し、この上に導電性物質(4)を付着
    させた後、エネルギービーム(5)を照射して該導電性
    物質を溶融し配線構造を形成する工程を含む半導体装置
    の製造方法において、 導電性物質を、その中に閉じた空洞部分を生じない厚さ
    で、かつ、スルーホールを含む凹部を埋め平坦化したあ
    と該凹部以外の部分での厚さが0.5マイクロメートル
    以上になるに足る厚さの層状に形成する工程と、しかる
    後にエネルギービームを照射し該導電性物質を溶融しス
    ルーホールを含む凹部を埋め表面を平坦化する工程とを
    具備することを特徴とする配線構造の製造方法。
  2. (2)スルーホールの開口部の最小寸法が1マイクロメ
    ートル以下であり、かつ、エネルギービーム照射時に、
    基板を加熱することを特徴とする特許請求の範囲第1項
    に記載の配線構造の製造方法。
  3. (3)導電性物質がアルミニウム又はアルミニウムを主
    成分とする合金である特許請求の範囲第1項又は第2項
    に記載の配線構造の製造方法。
  4. (4)エネルギービームがパルス状ビームであってその
    パルス巾が1マイクロ秒以下のものである特許請求の範
    囲第1項から第3項のいずれかに記載の配線構造の製造
    方法。
  5. (5)エネルギービームの照射を、非酸化性雰囲気中も
    しくは真空中で行うことを特徴とする特許請求の範囲第
    1項から第4項のいずれかに記載の配線構造の製造方法
JP3630387A 1987-02-19 1987-02-19 配線構造の製造方法 Pending JPS63204630A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3630387A JPS63204630A (ja) 1987-02-19 1987-02-19 配線構造の製造方法
US07/127,042 US4920070A (en) 1987-02-19 1987-11-27 Method for forming wirings for a semiconductor device by filling very narrow via holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3630387A JPS63204630A (ja) 1987-02-19 1987-02-19 配線構造の製造方法

Publications (1)

Publication Number Publication Date
JPS63204630A true JPS63204630A (ja) 1988-08-24

Family

ID=12466056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3630387A Pending JPS63204630A (ja) 1987-02-19 1987-02-19 配線構造の製造方法

Country Status (1)

Country Link
JP (1) JPS63204630A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process
JPH03229420A (ja) * 1990-02-05 1991-10-11 Matsushita Electron Corp 半導体装置の製造方法
US5110759A (en) * 1988-12-20 1992-05-05 Fujitsu Limited Conductive plug forming method using laser planarization
JPH06168943A (ja) * 1991-02-01 1994-06-14 Internatl Business Mach Corp <Ibm> レーザ切除波状模様処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837934A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62293739A (ja) * 1986-06-13 1987-12-21 Toshiba Corp 半導体装置の製造方法
JPS63155645A (ja) * 1986-12-18 1988-06-28 Mitsubishi Electric Corp 表面平坦化方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837934A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62293739A (ja) * 1986-06-13 1987-12-21 Toshiba Corp 半導体装置の製造方法
JPS63155645A (ja) * 1986-12-18 1988-06-28 Mitsubishi Electric Corp 表面平坦化方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110759A (en) * 1988-12-20 1992-05-05 Fujitsu Limited Conductive plug forming method using laser planarization
JPH03229420A (ja) * 1990-02-05 1991-10-11 Matsushita Electron Corp 半導体装置の製造方法
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process
JPH06168943A (ja) * 1991-02-01 1994-06-14 Internatl Business Mach Corp <Ibm> レーザ切除波状模様処理方法

Similar Documents

Publication Publication Date Title
EP0251523A1 (en) A method of producing a semiconductor device showing a good ohmic contact between a plurality of wiring layers
US4920070A (en) Method for forming wirings for a semiconductor device by filling very narrow via holes
US4476375A (en) Process for selective cutting of electrical conductive layer by irradiation of energy beam
JPS6236846A (ja) 金属層の平坦化方法
EP0622846A1 (en) Fabrication and laser deletion of microfuses
JP2004158705A (ja) 微細孔への金属充填方法及びその方法により形成された金属が充填した微細孔を備えたワーク
KR100363410B1 (ko) 상호접속용도전링크제조방법
JP4703060B2 (ja) サファイア基板とその製造方法およびこれを用いた電子装置とその製造方法
JPS63204630A (ja) 配線構造の製造方法
US4673592A (en) Metal planarization process
US5940727A (en) Technique for producing interconnecting conductive links
US5235154A (en) Laser removal of metal interconnects
US5920789A (en) Technique for producing interconnecting conductive links
JP2598638B2 (ja) 配線構造の製造方法
EP0793269B1 (fr) Dispositif semiconducteur incluant une puce munie d&#39;une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif
US5861325A (en) Technique for producing interconnecting conductive links
JPH0793304B2 (ja) バンプ電極の形成方法
JP2847549B2 (ja) 半導体装置の製造方法
JPH04287325A (ja) 半導体装置の製造方法
JPH0440858B2 (ja)
JP2000003926A (ja) バンプ形成方法
JPS6344723A (ja) 半導体装置の製造方法
JPS6348841A (ja) 半導体装置の製造方法
JPH04298978A (ja) 電気的接続部材及びその製造方法
JPH0255335A (ja) 金属薄膜線