JPS6344723A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6344723A JPS6344723A JP18909986A JP18909986A JPS6344723A JP S6344723 A JPS6344723 A JP S6344723A JP 18909986 A JP18909986 A JP 18909986A JP 18909986 A JP18909986 A JP 18909986A JP S6344723 A JPS6344723 A JP S6344723A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- laser beam
- patterning
- fused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000002131 composite material Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 abstract 3
- 230000004927 fusion Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- 230000008018 melting Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は半導体装置の製造方法において、ピアホール（
コンタクトホール及びスルーホールの総称）をレーザ光
照射によるアルミニウム（Ａ２）堆積膜の溶融によって
埋込む際、Ａ乏をパターニングした後にパルスレーザ光
照射で溶融するとパターンくずれや断線等を生じる不都
合をなくすため、Ａ２をレーザ光照射で溶融してＡ２導
電層を形成した後にパターニングすることにより、 パターンくずれや断線等を未然に防止し４９．使用する
パルスレーザ光の照射条件（エネルギ量）の範囲を広く
とり得るようにしたものである。
コンタクトホール及びスルーホールの総称）をレーザ光
照射によるアルミニウム（Ａ２）堆積膜の溶融によって
埋込む際、Ａ乏をパターニングした後にパルスレーザ光
照射で溶融するとパターンくずれや断線等を生じる不都
合をなくすため、Ａ２をレーザ光照射で溶融してＡ２導
電層を形成した後にパターニングすることにより、 パターンくずれや断線等を未然に防止し４９．使用する
パルスレーザ光の照射条件（エネルギ量）の範囲を広く
とり得るようにしたものである。
本発明は半導体装置の製造方法、特に、ピアホールをパ
ルスレーザ光照射による△２堆積膜の溶融によって埋込
む半導体装置の製造す法に関する。
ルスレーザ光照射による△２堆積膜の溶融によって埋込
む半導体装置の製造す法に関する。
第２図はピアホールにＡ２を堆積する断面図を示す。１
はＳｉ基板、２は層間絶縁膜、２ａｆよピアホールであ
る。このピアホール２ａにＡｅ３を堆積するに際し、ス
パッタや蒸着等の方法を用いると、特に、アスペクト比
（深さ／直径）の高いピアホールでは、同図に示すよう
にピアホール側壁への付着率が悪く、８１基板１との接
続不良を生じ易い。同様にして多層Ａ２配線構造では、
上層ＡＩｌ配線と下層Ａ２配線との接続不良を生じ易い
。
はＳｉ基板、２は層間絶縁膜、２ａｆよピアホールであ
る。このピアホール２ａにＡｅ３を堆積するに際し、ス
パッタや蒸着等の方法を用いると、特に、アスペクト比
（深さ／直径）の高いピアホールでは、同図に示すよう
にピアホール側壁への付着率が悪く、８１基板１との接
続不良を生じ易い。同様にして多層Ａ２配線構造では、
上層ＡＩｌ配線と下層Ａ２配線との接続不良を生じ易い
。
このような接続不良を生じないようにするには、Ａｅ３
の上方からパルスレーザ光を照射することによってＡｅ
３を溶融してピアホール２ａ内に埋込む方法が考えられ
る。
の上方からパルスレーザ光を照射することによってＡｅ
３を溶融してピアホール２ａ内に埋込む方法が考えられ
る。
この場合、Ａ２を先にパターニングして第３図（Ａ）に
示す△’ｌ ５３ ａを形成し、しかる後にパルスレー
ザ光４を照射することによりＡ２層３ａを溶融してピア
ホール２ａに埋込む方法を用いると、第３図（Ｂ）に示
す如く、パターンエツジ部分がなまり、線幅等が挟まる
等、パターンくずれを生じてＡ２層３ｂとなり、又、断
線、蒸発、はがれ等を生じる虞れもあり、使用するパル
スレーザ光の照射条件（エネルギ頃）の範囲を広くとり
ｆ９Ｊ＞い不都合がある。このようなパターンくずれや
断線等は、レーザ光を吸収して発生した熱が、パターニ
ングによって限定されたパターン領ｊｉｂの外に放射さ
れずに内部にこもってしまうためと考えられる。
示す△’ｌ ５３ ａを形成し、しかる後にパルスレー
ザ光４を照射することによりＡ２層３ａを溶融してピア
ホール２ａに埋込む方法を用いると、第３図（Ｂ）に示
す如く、パターンエツジ部分がなまり、線幅等が挟まる
等、パターンくずれを生じてＡ２層３ｂとなり、又、断
線、蒸発、はがれ等を生じる虞れもあり、使用するパル
スレーザ光の照射条件（エネルギ頃）の範囲を広くとり
ｆ９Ｊ＞い不都合がある。このようなパターンくずれや
断線等は、レーザ光を吸収して発生した熱が、パターニ
ングによって限定されたパターン領ｊｉｂの外に放射さ
れずに内部にこもってしまうためと考えられる。
（発明の手段）
本発明になる半導（Ａ装置の製造方法は、第１図に示す
如く、アルミニウム３又はアルミニウム合成物をレーザ
光４で溶融して導電Ｗ３ｃを形成し、しかる後、該溶融
されたアルミニウム導電１層３ｃをパターニングする。
如く、アルミニウム３又はアルミニウム合成物をレーザ
光４で溶融して導電Ｗ３ｃを形成し、しかる後、該溶融
されたアルミニウム導電１層３ｃをパターニングする。
（作用）
レーザ光照射による溶融をパターニングの前に行なうよ
うにしたため、パターンくずれや断線を生じる虞れはな
い。
うにしたため、パターンくずれや断線を生じる虞れはな
い。
第１図は本発明になる半導体装置の製造方法の一実施例
を示す断面図であり、同図中、第２図と同一構成部分に
は同一番号を付してその説明を省略する。同図（Ａ）中
、３はスパッタや蒸着等の方法に設けられた未だパター
ニングされていないＡｅである。このＡｅ３の上方から
パルスレーザ４を照射するとこのＡ２３は溶融８れ、同
図（Ｂ）に示すようにピアホール２ａ内に一様に埋込ま
れてＡ２層３ｃとされる。
を示す断面図であり、同図中、第２図と同一構成部分に
は同一番号を付してその説明を省略する。同図（Ａ）中
、３はスパッタや蒸着等の方法に設けられた未だパター
ニングされていないＡｅである。このＡｅ３の上方から
パルスレーザ４を照射するとこのＡ２３は溶融８れ、同
図（Ｂ）に示すようにピアホール２ａ内に一様に埋込ま
れてＡ２層３ｃとされる。
次に、この△２層３ｃをパターニングすると同図（Ｃ）
に示す如きＡ連層３ｄが形成される。この場合、パルス
レーザ光照射による溶融をパターニングの前に行なうよ
うにしているので、パターンくずれや断線等を生じるこ
とはなく、使用するパルスレーザ光の照射条件の範囲を
広くとり得る。
に示す如きＡ連層３ｄが形成される。この場合、パルス
レーザ光照射による溶融をパターニングの前に行なうよ
うにしているので、パターンくずれや断線等を生じるこ
とはなく、使用するパルスレーザ光の照射条件の範囲を
広くとり得る。
なお、ピアホール２ａに埋込む物質としては純粋のＡ２
の（Ｉ！２．Ａ之と他の物質との合成物でもよい。
の（Ｉ！２．Ａ之と他の物質との合成物でもよい。
本発明によれば、アルミニウムをレーザ光で溶融して導
電層を形成し、しかる後、該溶融されたアルミニウム導
ＮＦＩｉをパターニングするようにしたため、パターン
くずれや断線、蒸発、はがれ等を生じることはなく、又
、使用するパルスレーザ光の照射条件のｉ！囲を広くと
り得、高品質の半導体装置を得ることができる等の特長
を有する。
電層を形成し、しかる後、該溶融されたアルミニウム導
ＮＦＩｉをパターニングするようにしたため、パターン
くずれや断線、蒸発、はがれ等を生じることはなく、又
、使用するパルスレーザ光の照射条件のｉ！囲を広くと
り得、高品質の半導体装置を得ることができる等の特長
を有する。
第１図は本発明方法の一実施例を示す断面図、第２図は
ピアホールにＡ之を堆積する断面図、第３図はパターニ
ング後に溶融を行なう方法を示す断面図である。 図中において、 １はＳｉ基板、 ２は層間絶縁膜、 ２ａはピアホール、 ３はＡ２． ３ｃは溶融後のＡ２層、 ３ｄはパターニングされたＡ２層、 ４はパルスレーザ光である。 ス―：＝し ４−１ｉｌｉｉｌｉｌｉ＋ 第 −図 ４ ｉｉｊｍ１１ｉ１＋ 第３図
ピアホールにＡ之を堆積する断面図、第３図はパターニ
ング後に溶融を行なう方法を示す断面図である。 図中において、 １はＳｉ基板、 ２は層間絶縁膜、 ２ａはピアホール、 ３はＡ２． ３ｃは溶融後のＡ２層、 ３ｄはパターニングされたＡ２層、 ４はパルスレーザ光である。 ス―：＝し ４−１ｉｌｉｉｌｉｌｉ＋ 第 −図 ４ ｉｉｊｍ１１ｉ１＋ 第３図
Claims (1)
- アルミニウム（３）、又は、アルミニウムと他の物質と
の合成物をレーザ光（４）で溶融して導電層（３ｃ）を
形成し、しかる後、該溶融されたアルミニウム導電層（
３ｃ）をパターニングすることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18909986A JPS6344723A (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18909986A JPS6344723A (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6344723A true JPS6344723A (ja) | 1988-02-25 |
Family
ID=16235333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18909986A Pending JPS6344723A (ja) | 1986-08-12 | 1986-08-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6344723A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288664A (en) * | 1990-07-11 | 1994-02-22 | Fujitsu Ltd. | Method of forming wiring of semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898947A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 半導体装置の製造方法 |
| JPS5996746A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1986
- 1986-08-12 JP JP18909986A patent/JPS6344723A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898947A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 半導体装置の製造方法 |
| JPS5996746A (ja) * | 1982-11-26 | 1984-06-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5288664A (en) * | 1990-07-11 | 1994-02-22 | Fujitsu Ltd. | Method of forming wiring of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62293740A (ja) | 半導体装置の製造方法 | |
| JPH03270233A (ja) | 金属配線層の平坦化方法 | |
| JPS6344723A (ja) | 半導体装置の製造方法 | |
| JPS63222445A (ja) | バンプ電極の形成方法 | |
| JPS63204630A (ja) | 配線構造の製造方法 | |
| JP2847549B2 (ja) | 半導体装置の製造方法 | |
| JP3104409B2 (ja) | 半導体装置の製造方法 | |
| JPS6347256B2 (ja) | ||
| JP2000003926A (ja) | バンプ形成方法 | |
| JPH0440858B2 (ja) | ||
| JPH0691034B2 (ja) | 半導体装置の製造方法 | |
| JPS63112078A (ja) | 穴又は溝の加工方法 | |
| JPS58182852A (ja) | 半導体装置の製造方法 | |
| JPH04207033A (ja) | 半導体装置の製造方法 | |
| JPH0691087B2 (ja) | 半導体装置の製造方法 | |
| JPS58176931A (ja) | 素子の製造方法 | |
| JPS63213360A (ja) | 配線構造の製造方法 | |
| JPH04287325A (ja) | 半導体装置の製造方法 | |
| JPH06177537A (ja) | 導通部形成方法 | |
| JPS627142A (ja) | 半導体装置の製造方法 | |
| JPH03250620A (ja) | 半導体装置の製造方法 | |
| JPS63137455A (ja) | 半導体装置の製造方法 | |
| JPH0693428B2 (ja) | 多層半導体基板の製造方法 | |
| JPS63244755A (ja) | 導電層の形成方法 | |
| JPS6348843A (ja) | アルミニウム配線形成方法 |