JPS63137455A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63137455A
JPS63137455A JP28469286A JP28469286A JPS63137455A JP S63137455 A JPS63137455 A JP S63137455A JP 28469286 A JP28469286 A JP 28469286A JP 28469286 A JP28469286 A JP 28469286A JP S63137455 A JPS63137455 A JP S63137455A
Authority
JP
Japan
Prior art keywords
substrate
film
semiconductor device
deposited
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28469286A
Other languages
English (en)
Other versions
JPH0691093B2 (ja
Inventor
Ryoichi Mukai
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28469286A priority Critical patent/JPH0691093B2/ja
Publication of JPS63137455A publication Critical patent/JPS63137455A/ja
Publication of JPH0691093B2 publication Critical patent/JPH0691093B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はアルミニウム(Afl)又は他の物質との合金
の膜を、パルス状のエネルギービームを照射して一時溶
融し、これをビアホールに流し込むことによって、ビア
ホールの埋め込みを行なう半導体装置の製造方法におい
て、 上記照射処理を行なった後に不活性ガス中で熱アニール
を行なうことにより、 基板と前記膜との界面に、上記照射処理によって生ずる
合金層を分解し、除去するようにしたものである。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特にパルス状の
レーザー光によりAil堆積膜を一時溶融して、そのA
4をビアホール内に埋め込んで基板との接続を行なう半
導体装置の製造方法に関する。
近年、大規模集積回路(LSI)は益々高集積化が要求
されるようになっており、そのためコンタクトホール及
びスルーホール(これらを総称してビアホールという)
はアスペクト比(深さ/直径)が高くなってきた。この
ように、アスペクト比の高いビアホールを通して基板に
電極を接続したり、上層電極配線膜と下H電極配線膜と
の接続を行なうためには、より確実に接続を行なうこと
が必要とされる。
〔従来の技術〕
第2図(i略図)は従来の半導体装置の製造方法の一例
の構造断面図を示す。第2図(A)において、シリコン
(S i )基板1上にSiO2の層間絶縁膜2が形成
されている。層間絶縁膜2の所定位置には、コンタクト
ホール3が穿設されている。
この層間絶縁膜2上に、電極配線膜としてA2堆積II
!$4がスパッタや蒸着等の方法を用いて堆積され、コ
ンタクトホール3を通して3i基板1に接続される。
しかし、コンタクトホール3のアスペクト比が高くなる
につれて、第2図(A)に示す如く、所謂シャドー効果
によって、AIl堆積膜3はコンタクトホール3の側壁
には殆ど堆積されなくなり、Si基板1との接続不良を
生じ易く、また抵抗の増加をもたらす。同様に、多11
A2配線構造では、スルーホールを介して行なわれる上
層A2配線膜と下層A2配線膜との接続も、断線、抵抗
の増加など、信頼性の低下をもたらす。
この問題を解決するため、従来、A之堆積膜4の上方か
らパルス状のレーザー光を照射し、これによりA之堆積
膜4を一時溶融して、そのAeをコンタクトホール3内
に流し込むようにしていた。
これにより、第2図(B)に示す如く、コンタクトホー
ル3はAeで埋め込まれ、コンタクトホール3のアスペ
クト比が高くてもA乏堆積膜4と3i基板1との電気的
接続が、確実に行なわれる。
〔発明が解決しようとする問題点〕
しかるに、上記の従来方法は81基板1と△2堆積F1
4との界面に、第2図(B)に示す如く、A2−8i合
金層5が形成されてしまう。
このAfl−8i合金層5は3i基板1内でP型として
働くので、特にNチャンネルMO8形電界効果トランジ
スタのドレインやソースなどのn+拡散層に対してAI
l電極配線を行なう場合に不都合を生ずるという問題点
があった。また、AIl−3i合金層5により抵抗が増
加するという問題点もあった。
本発明は上記の点に鑑みて創作されたもので、基板と電
極膜との界面に生ずる合金層を分解、除去するようにし
た、半導体装置の製造方法を提供することを目的とする
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、エネルギービームを
堆積膜に照射することによって一時溶融されたアルミニ
ウム又はアルミニウムと他の物質との合金を、ビアホー
ルに流し込んでこれを埋め込むことにより、電極配線を
行なう半導体装置の製造方法であって、照射処理を行な
われた半導体装置に対して、不活性ガス中で熱アニール
を行なう構成としたものである。
〔作用〕
絶縁膜には予めビアホールが穿設されており、その絶縁
膜上にアルミニウム(At)又はAllと他の物質との
合金からなる堆積膜が、蒸着、スパッタ等により堆積さ
れている。この半導体装置の堆積膜にパルス状のエネル
ギービーム(例えばレーザービーム)を照射すると、堆
積膜が一時溶融し、溶融したAfl又は合金がビアホー
ル内に流れ込むため、ビアホール内がAfl又は合金で
埋め込まれ、これにより電極配線が絶縁膜を介して行な
われる。
しかる後に、上記の照射処理が行なわれた半導体装置に
対して、不活性ガス中で熱アニールを行なうと、上記照
射処理によってSi基板とビアホール内のAIl又は合
金との界面に生じたAe−8i合金層中の3iが、Si
基板側へ析出し、固相エピタキシャル成長する。
〔実施例〕
第1図は本発明になる半導体装置の製造方法の一実施例
の各製造過程に゛おける構造断面図を示す。
同図中、第2図と同一構成部分には同一符号を付しであ
る。第1図(A)において、膜厚1μ■程度の層間絶縁
112には、例えば直径1μ−程度のコンタクトホール
3が穿設されている。また、層間絶縁膜2上の堆積膜4
は膜厚が1μm程度に形成されている。
まず、堆積IIW4の上面に、第1図(A)に′6で示
す如く、ArFエキシマレーザ−光がエネルギー密度7
J/dで1シヨツト照射される。これにより、堆積1!
I4が一時溶融し、第2図(B)に示す如く、溶融した
A2がコンタクトホール3内に流れ込んでこれを充満し
、かつ、堆積膜4の表面が平坦化される。また、このと
きSi基板1とA!lとの界面にAe−s +合金層5
が生ずることは前記した通りであるが、その厚さく深さ
)は、約0.1μ儀程度となる。
しかる後に、この照射処理の施された半導体装@7をア
ニール装置により、熱アニール処理を行なう。すると、
AE−8i合金層5中のSlが3i基板1側へ析出して
、同相エピタキシャル成長が行なわれるので、A4−8
 i合金1i5中の3iが分解される。本発明者の試作
実験結果によれば、上記の照射条件で形成された合金層
5は、3%H2−N2の不活性ガス中で500℃、1時
間の熱アニールによって除去されることが確認された。
この熱アニール処理により、第1図(C)に示す如く、
A2堆積llI4とSi基板1との界面には8で示す如
く、At−5i合金層が存在しない半導体装置9が得ら
れる。
なお、上記の熱アニール条件はレーザー光の照射条件に
対応させて変える必要があり、例えばレーザー光のエネ
ルギー密度を実施例の場合よりも高くしたときは、Ae
−Si合金層5の深さが大となる(例えば10J/ci
で照射すると深さは約0.2μ−となる)ので、熱アニ
ールの温度を500℃より高くするか、アニール時間を
1時間より長くする必要がある。。
なお、上記の説明ではコンタクトホール3内にAeを充
満させるように説明したが、電極配線となる堆積膜の材
質としては、Atに1%程度の3iや銅(Cu)などを
混入したAI1合金でもよい。また、上層配線膜と下層
配線膜との間をスルーホールを通して接続する場合も、
上記のレーザー光照射処理を行なうと、下層配線膜の近
傍のSi基板上とAfiとの間でA[−Si合金層が生
ずることも極く稀ではあるが起り得るので、このような
場合にも本発明を適用することができる。
更に、堆積膜を一時溶融するために照射するのは、レー
ザー光に限定されるものではなく、例えば電子ビーム、
イオンビーム等のエネルギービーム(輻射線)であれば
よい。
〔発明の効果〕
上述の如く、本発明によれば、照射処理によって81基
板とビアホール内のA2又は合金との界面に生じたAt
−8i合金層中のSiを、不活性ガス中での熱アニール
処理によってSil板側へ析出するようにしたので、A
fl−Si合金層を分解し、除去することができ、これ
によりNチャンネルMO8形電界効果トランジスタのn
+拡散層に対するへ!!、電極配線も支障なく確実に行
なえ、また抵抗が増加することを抑えることができ、信
頼性の高い半導体装置を製造することができる等の特長
を有するものである。
【図面の簡単な説明】
第1図は本発明方法の一実施例を示す構造断面図、 第2図は従来方法の一例を示す構造断面図である。 図中において、 1はシリコン(Sl)基板、 2は層間絶縁膜、 3はコンタクトホール、 4はAIl堆積膜、 7は照射処理が行なわれた半導体装置、8はAe−Si
界面、 9は熱アニール処理が行なわれた半導体装置である。

Claims (1)

  1. 【特許請求の範囲】 絶縁膜(2)上のアルミニウム又はアルミニウムと他の
    物質との合金からなる、堆積膜(4)にパルス状のエネ
    ルギービームを照射して該堆積膜(4)を一時溶融し、
    該溶融された該アルミニウム又は該合金を、該絶縁膜(
    2)に穿設されたビアホール(3)に流し込んで該ビア
    ホール(3)を埋め込むことにより、電極配線を行なう
    半導体装置の製造方法であって、 該照射処理を行なわれた半導体装置(7)に対して、不
    活性ガス中で熱アニールを行なうことを特徴とする半導
    体装置の製造方法。
JP28469286A 1986-11-28 1986-11-28 半導体装置の製造方法 Expired - Lifetime JPH0691093B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28469286A JPH0691093B2 (ja) 1986-11-28 1986-11-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28469286A JPH0691093B2 (ja) 1986-11-28 1986-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63137455A true JPS63137455A (ja) 1988-06-09
JPH0691093B2 JPH0691093B2 (ja) 1994-11-14

Family

ID=17681739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28469286A Expired - Lifetime JPH0691093B2 (ja) 1986-11-28 1986-11-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0691093B2 (ja)

Also Published As

Publication number Publication date
JPH0691093B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
JPH02504092A (ja) 積層回路における層間導電路の製造
JPS62293740A (ja) 半導体装置の製造方法
TW200305254A (en) Method of forming metal interconnection layer in semiconductor device
JPH05304149A (ja) 半導体装置の製造方法
US5288664A (en) Method of forming wiring of semiconductor device
JPH0620998A (ja) 相互接続構造及びその製造方法
JP2796865B2 (ja) 電気的接続部材の製造方法
JPS63137455A (ja) 半導体装置の製造方法
US5940727A (en) Technique for producing interconnecting conductive links
US11430758B2 (en) Creating 3D features through selective laser annealing and/or laser ablation
US5920789A (en) Technique for producing interconnecting conductive links
JPH09237857A (ja) 半導体装置
JP2000269214A (ja) 半導体装置及びその製造方法
JPH01120035A (ja) 半導体装置及びその製造方法
JPH05217940A (ja) 半導体装置の製造方法
JP2689947B2 (ja) 半導体装置の製造方法
JPH0440858B2 (ja)
JPS6248898B2 (ja)
JPS58176931A (ja) 素子の製造方法
KR19980054455A (ko) 반도체 소자의 금속 배선 형성 방법
JPH02197131A (ja) Al電極配線の平坦化方法
JPS60106125A (ja) 半導体装置の製造方法
JPS6348838A (ja) 半導体装置の製造方法
JPS6333292B2 (ja)
JPH01305517A (ja) 半導体素子製造方法