JPS60106125A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60106125A
JPS60106125A JP58214491A JP21449183A JPS60106125A JP S60106125 A JPS60106125 A JP S60106125A JP 58214491 A JP58214491 A JP 58214491A JP 21449183 A JP21449183 A JP 21449183A JP S60106125 A JPS60106125 A JP S60106125A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
layer
energy
substrate
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58214491A
Other languages
English (en)
Inventor
Katsunobu Ueno
上野　勝信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58214491A priority Critical patent/JPS60106125A/ja
Publication of JPS60106125A publication Critical patent/JPS60106125A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｔａｌ　発明の技術分野 本発明は半導体装置の製造方法に係り、特にウェハ基板
上に厚い多結晶シリコン層を短時間で容易に形成する方
法に関するものである。
（ｂｌ　従来技術の背景と問題点 半導体装置の製造方法の中に、ウェハー基板上に所定の
厚い多結晶シリコン層を形成する工程があるが、従来は
一般にＣＶＤ法によるエピタキシャル成長法等が利用さ
れていたが、そのような方法では、膜厚大なる多結晶シ
リコン層を形成するのに長時間を要し、且つ長時間にわ
たる熱工程のためにウェハーに反りが生じ製造上大きな
問題点となっている。また純な多結晶シリコン層と不純
物含有の多結晶シリコン層とを連続し“Ｃ形成したい場
合には、同一のＣＶ　Ｄ装置を使用したのでは、不純物
ガスが充満することによる装置の汚染の問題からその切
り替えに多くの工程と時間を要し、同様に深刻な問題で
あった。　゛ （Ｃ１発明の目的 本発明ば膜厚大なる多結晶シリコン層を短時間で容易に
形成することができる新規な上程を提供することにある
。
（ｄｌ　発明の構成 本発明は、ウェハー基板に微小シリコン片を１３着する
工程と、その付着した微小シリコン片開にそのシリコン
片が溶融される程度のエネルギーを有するエネルギービ
ームを照射して多結晶シリコン層を形成する工程とを有
するものである。
（ｅｌ　発明の実施例 第１図、第２図は本発明の一実施例を説明するための断
面図である。
第１図において、１０ば半導体ウェハー基板で、その表
面部には図示していないが、必要に応じて種々の処理が
施こされ、例えば不純物領域や酸什シリコン膜等が形成
されている。本実施例ではこのウェハー基板１０上に約
１μｍ程度の微小シリコン片を付着させ微小シリコン片
［１２を形成する。この微水シリコン片の１１着は、単
に粉末状のシリコン片をウェハー基板１０表面に積らせ
るだけでよいが、必要なら有機物等を利用して基板１０
に固定するように塗布しても良い。
その後第２図に示すように、微小シリコン片開１２を十
分に溶融できる程度のエネルギーを有するエネルギービ
ーム１６を照射し、多結晶シリコンｌ１ｔ１４を形成す
る。エネルギービーム１６については、具体的には例え
ばＹＡＧレーデ−で、エネルギーとして１０〜１５　Ｊ
　／　ｃａ程度のものを使用すれば約２分程度で１０μ
ｍ程度の膜厚の多結晶シリコンｋＩｉｆ１４を形成する
ことができる。
またリン（Ｐ）等の不純物を含有させたい場合は、単に
リン粉末を微小シリコン片に混ぜるだＧＪで良く、装置
内に不純物ガスとして充満させる必要がなく、それにも
とづく装置への汚染の心配もない。
第３図は本発明の他の実施例を示す断面図で、特に本発
明の如き工程を使用するのに最適な実施例を示している
。本実施例はシリコン半導体載板２０上にＮ型のシリコ
ンエピタキシャル層２２を形成し、Ｎ＋型の埋込み層２
４を形成した後、素子形成領域に応じてＵ型溝２６を形
成し、その表面に酸化シリコン膜２８を形成した後、そ
の溝２６を多結晶シリコンで埋める場合の工程である。
本工程では、Ｕ形溝２６を多結晶シリコンで埋めるため
に膜厚大なる多結晶シリコン層３０を形成するが、その
形成を本発明の如き工程を使用しようというものである
。
すなわち、基板表面上に微小シリコン片開を４１着させ
ＹＡＧレーザー等のエネルギービームを照射し、多結晶
シリコン層３０を形成している。その際、主なる目的が
溝２６を多結晶シリコン層３０で埋めることから、特に
？！６２６の部分に照射されるエネルギービームの強度
を高め、十分に：＄１２６の内部が埋められるようにし
ている。溝２６の深さとしては５〜６μｍ程度である。
膜厚大なる多結晶シリコン層を本発明の如く形成すると
、その表面は、若干波打ち均一な膜厚にすることが困ゲ
「であるが、本実施例では、第３図、の如く多結晶シリ
コンＪＷ４０を形成した後、その表面を削り溝２６内部
以外を除去してしまうので何ら問題はない。
第４図は本発明の他の実施例を示す断面図で、前実施例
と同様に、本発明の工程を利用するのに最適な工程を示
す。
本実施例では、半導体基板４ｏの表面部にＮ＋埋込み層
４２を形成後、■形溝４４を形成し、表面に酸化シリコ
ン膜４６を形成し、次にＶ形溝４４を埋め且つさらに約
５ｏＯμｍの多結晶シリコン層４８．５０を形成し、そ
の後基板４ｏの裏面側を削り、破線部分５２まで除去し
てしまうものである。
そして本発明での多結晶シリコン層の形成工程は、第４
図の■形溝４４を埋め且つさらに約５゜０８ｍ（７）Ｆ
ＪイＪｉＪ　４８　、　５０を形成するのに利用してい
る。
望ましい例として、酸化シリコン膜４６を形成後、１．
０μＩｎ程度の多結晶シリコン欣４８をＣＶＤ法のエピ
タキシャル成長法により成長ルート小によるち密な膜を
形成した後、約５００　ｐ　ｒｎの厚い多結晶シリコン
層５ｏを本発明の形成方法により形成している。
一度のＹＡＧレーザーヒームの照射で約１０μｍの多結
晶シリコン層を２分程度で形成ごきるこトカラ、５００
μｍ程度の形成のためには、約１００分程度で十分とい
うことになり、従来ＣＶ　ＩＪ法による場合の約２５０
分の成長時間に比べるとはるかに短縮化できる。
さらにエネルギービームにより必要な部分にのみ必要な
熱を与えることができるので、ウェハー基板の反りの問
題も解決される。
また図には示してないが、１０μｎ１程度の多結晶シリ
コン層を連続して何度も形成する時に、緩衝膜として酸
素含有の多結晶シリコン層を介在さ・ければウェハー基
板の反りの問題はさらに解決される。
（ｆｌ　発明の詳細 な説明した様に、本発明によれば短時間で容易に膜厚大
なる多結晶シリコン層を形成することができる。
【図面の簡単な説明】
第１．２図は本発明の実施例を示す断面図。 第３図、第４図はそれぞれ本発明の他の実施例を示す断
面図。

Claims (1)

    【特許請求の範囲】
  1. ウェハー基板上に微小シリコン片を付着する工程、該（
    ＝Ｊ着した微小シリコン片開に該微小シリコン片を溶融
    する程度のエネルギーを有するエネルギービームを照射
    し多結晶シリコン層を形成する工程を含むごとを特徴と
    する半導体装置の製造方法。
JP58214491A 1983-11-15 1983-11-15 半導体装置の製造方法 Pending JPS60106125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58214491A JPS60106125A (ja) 1983-11-15 1983-11-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58214491A JPS60106125A (ja) 1983-11-15 1983-11-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60106125A true JPS60106125A (ja) 1985-06-11

Family

ID=16656587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58214491A Pending JPS60106125A (ja) 1983-11-15 1983-11-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60106125A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412544A (en) * 1987-07-07 1989-01-17 Oki Electric Ind Co Ltd Manufacture of dielectric isolation substrate
JPH01246816A (ja) * 1988-03-29 1989-10-02 Mitsui Toatsu Chem Inc 多結晶シリコン膜の形成法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412544A (en) * 1987-07-07 1989-01-17 Oki Electric Ind Co Ltd Manufacture of dielectric isolation substrate
JPH01246816A (ja) * 1988-03-29 1989-10-02 Mitsui Toatsu Chem Inc 多結晶シリコン膜の形成法

Similar Documents

Publication Publication Date Title
US3897627A (en) Method for manufacturing semiconductor devices
DE102019207990B4 (de) Verfahren zum Bearbeiten eines Werkstücks und System zum Bearbeiten eines Werkstücks
JPH0243330B2 (ja)
JPS5638815A (en) Manufacture of semiconductor device
JPS60106125A (ja) 半導体装置の製造方法
US3874918A (en) Structure and process for semiconductor device using batch processing
JPS6042869A (ja) 半導体装置の製造方法
JPS57194517A (en) Manufacture of semiconductor crystal film
EP1051747A1 (de) Verfahren zur herstellung integrierter schaltkreise
JPH02205339A (ja) 半導体装置の製造方法
JPS6213815B2 (ja)
JPS61133641A (ja) 半導体装置の製造方法
JPS63107161A (ja) 半導体素子製造方法
JPS61240676A (ja) 半導体薄膜結晶の製造方法
JPS6395616A (ja) 半導体単結晶層の製造方法
JPH0353519A (ja) 半導体装置の製造方法
JPH026221B2 (ja)
JPH0194651A (ja) 半導体装置およびその製造方法
JPH01162321A (ja) 半導体単結晶層の製造方法
JPS61180422A (ja) 半導体薄膜結晶層の製造方法
JPS5934642A (ja) 半導体装置の製造方法
JPS627112A (ja) 半導体単結晶層の製造方法
JPH02272747A (ja) 配線の形成方法
JPS63137455A (ja) 半導体装置の製造方法
JPH08293542A (ja) 誘電体分離基板の製造方法