WO1999025020A1 - Verfahren zur herstellung integrierter schaltkreise - Google Patents

Verfahren zur herstellung integrierter schaltkreise Download PDF

Info

Publication number
WO1999025020A1
WO1999025020A1 PCT/EP1998/007231 EP9807231W WO9925020A1 WO 1999025020 A1 WO1999025020 A1 WO 1999025020A1 EP 9807231 W EP9807231 W EP 9807231W WO 9925020 A1 WO9925020 A1 WO 9925020A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
integrated circuits
components
surface area
Prior art date
Application number
PCT/EP1998/007231
Other languages
English (en)
French (fr)
Inventor
Karl Haberger
Andreas Plettner
Original Assignee
Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. filed Critical Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.
Priority to EP98965667A priority Critical patent/EP1051747A1/de
Publication of WO1999025020A1 publication Critical patent/WO1999025020A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Herstellung integrierter Schaltkreise und Bauelemente wird bereitgestellt. Zur Herstellung integrierter Schaltkreise auf dünnen Halbleiterschichten werden bisher Substrate zunächst gedünnt oder dünne Schichten mittels verschiedener Verfahren erzeugt. Die Herstellung der integrierten Schaltkreise erfolgt anschließend in einer getrennten Prozessierung. Das neue Verfahren soll die Herstellung integrierter Schaltkreise auf dünnen Halbleiterschichten ermöglichen, bei der als Ausgangsmaterial herkömmliche Wafer verwendet werden. In die bekannten Schritte zum Erzeugen integrierter Schaltkreise auf einem Substrat werden an geeigneter Stelle ein Schritt zum Verändern der Beschaffenheit des Substratmaterials in einer Schicht unterhalb der Bauelemente und ein Schritt des Abtrennens der die Bauelemente enthaltenden Schicht vom Restsubstrat eingefügt. Das Verfahren kann insbesondere in der Silizium-CMOS-Technologie verwendet werden. Es ermöglicht die Wiederverwendbarkeit des als Ausgangsmaterial verwendeten Substrates. Ferner ermöglicht es die Ablösung einzelner Chips vom Wafer.

Description

Verfahren zur Herstellung integrierter Schaltkreise
In der Halbleitertechnik wird zur Herstellung integrierter Schaltkreise überwiegend Silizium als Halbleiter verwendet Dabei werden die Schaltkreise auf Substraten gefertigt, die vorzugsweise als Wafer ausgeführt sind Diese Wafer bestehen aus monokπstalhnem Silizium von typischerweise 700 μm Dicke und besitzen einen Durchmesser von beispielsweise 200 mm Die Wahl einer Dicke von 700 μm ist verfahrenstechnisch durch die Präzision und Ausbeute des Sagens der Wafer aus dem Kristallstab und des anschließenden Polierens bedingt Ferner begrenzen die für die Herstellungsprozesse der integrierten Schaltkreise notwendige Stabilität und thermische Masse die Wahl der Dicke der Wafer Nach der halbleitertechnologischen Fertigung werden die Wafer auf Restdicken von 200 bis 120 μm gedunnt und anschließend durch einen Sageschritt in Chips geteilt Diese Chips werden schließlich in Gehäuse oder auch Chipkarten eingebaut
Die elektrischen Vorgange in hochintegrierten Halbleiterschaltkreisen vollziehen sich lediglich im obersten Schichtbereich des Halbleiterkπstalis Dies ist eine Voraussetzung für die durch die Planartechnik ermöglichte Hochintegration Es ist daher in der Halbleitertechnik seit längerem bekannt, daß es vorteilhaft ist die für die Integration von Bauelementen verwendete Halbleiternutzschicht dünn auszufuhren, wodurch die Masse und die Bauhohe deutlich verringert werden Ferner werden die integrierten Schaltungen flexibel und passen sich dem thermomechanischen Verhalten ihrer Unterlagen an Die Erfordernisse an die Schichtdicke und ihre Gleichförmigkeit variieren dabei entsprechend der Art der Schaltkreise, wobei die entsprechenden Anforderungen bei Sensoren sowie bipolaren und Leistungsbauelementen geringer sind als in der CMOS-VLSI-Technologie oder bei Kombinationen von bipolaren und CMOS-Schaltkreisen (BiCMOS)
Monokπstallines Silizium kann nicht spanabhebend bearbeitet werden Es werden daher als mechanische Dunnungsprozesse überwiegend Schleifen und Lappen verwendet Aufgrund der besseren Schichtdickenkontrolle und geringeren Oberflachenbeschadigungen wird das Schleifen dem Lappen üblicherweise vorgezogen Beim Schleifen wird die Ruckseite des Wafers mechanisch mittels Schleifpaste und geeigneten Schleifmitteltragem bis zu einer gewünschten Restdicke angetragen Jedoch werden durch diesen Prozeß im monokristallinen Substrat Mikronsse erzeugt, die sich bis in die Bauelementeregion des Wafers fortsetzen und das fehlerfreie Funktionieren der Schaltkreise verhindern können Aufgrund dieser Problematik ergibt sich eine Beschrankung hinsichtlich der erreichbaren Restdicke
Für das weitere Dünnen des Substrates müssen in der Regel besonders schonende Po er- verfahren eingesetzt werden Beispielsweise können die Substrate einem CMP-Verfahren (chemical mechanically polishing) unterworfen werden, um die Oberflache zu glatten und eine erwünschte Dicke einzustellen
Neben den beschriebenen Verfahren zum Dünnen eines Substrates sind ferner verschiedene Techniken entwickelt worden, die der Herstellung dunner Schichten dienen
Bei der SOS-Technik (Silicon On Sapphire) wird eine Siiiziumschicht heteroepitaktisch auf einen Saphirkπstali aufgewachsen Die durch dieses epitaktische Verfahren erzielbare dünne Siiiziumschicht weist den Nachteil einer schlechten Kπstallqualitat auf Zusätzlich stört bei dieser Technologie das aus dem Saphirtrager ausdiffundierende Aluminium
Ferner werden SOI-Wafer (Silicon On Insulator) verwendet, die in einer Tiefe von einigen Mikrometern unter der Oberflache eine vergrabene Isolatorschicht besitzen Diese Isolator- schicht kann das Vordringen der Mikronsse verhindern und dient zugleich als Dunnungsstopp bei selektiven Atz- und Schleifprozessen
Solche SOI-Wafer können mittels der SIMOX-Technik (Separation by IMplantation of OXygen) hergestellt werden Dabei wird Sauerstoff in hohen Dosen in das Siliziumsubstrat implantiert, wobei der Sauerstoff nach einem Temperaturschritt eine vergrabene isolierende Sι02-Schιcht bildet Die so hergestellten Schichten weisen eine hohe Defektdicke sowie eine beschrankte Schichtdicke des isolierenden Oxids auf
Nahezu perfekt monokπstalline Nützschichten lassen sich dagegen mittels der BESOI-Technik (Bonded and Etched-back Silicon On Insulator) erzeugen Der BESOI-Prozeß dient der Übertragung einer monokπstallinen Siiiziumschicht, die sich auf einer Atzstoppschicht eines Siliziumsubstrates befindet, auf ein zweites Siliziumsubstrat Dazu wird zunächst mittels bekannter Verfahren auf der Oberfläche des zweiten Si ziumsubstrats ein thermisches Oxid erzeugt Anschließend werden beide Substrate so miteinander verbunden daß die monokπstalline Siiiziumschicht in engem Kontakt zu einer der oxidierten Oberflachen des zweiten Sihziumsubstrats steht Durch das anschließende Erwarmen beider Substrate werden diese fest miteinander verbunden (Wafer-Bonding) Anschließend wird das erste Substrat durch Schleifen und Polieren gedunnt, wonach ein chemischer Atzschritt folgt, der durch die Atzstoppschicht begrenzt wird Schließlich wird die Atzstoppschicht selektiv entfernt Das technologische Hauptproblem bei dieser Technik liegt in dem Dünnen der Nutzschicht insbesondere in dem Erreichen einer erforderlichen Gleichmäßigkeit
Aus US 5,374 564 ist eine andere Schichttransfertechnologie bekannt, bei der mittels Ionenimplantation von Wasserstoff oder einem Edelgaselement in ein Halbleitermateπal eine vergrabene Wasserstoff- oder Edelgaselementschicht in einer Tiefe von wenigen Mikrometern entsteht, in der sich aufgrund des Diffusionsverhaltens des implantierten Materials Mikroblasen bilden Nach dem Schritt des Wafer-Bondings zur Stabilisierung der Deckschicht durch eine Tragerschicht fuhrt ein sich anschließender Temperprozeß zum Absprengen der Deckschicht Dieses Verfahren wurde von M Bruel und der Firma SOITEC unter der geschützten Bezeichnung "SmartCut" zur Einsatzreife für die kommerzielle Fertigung von SOI-Wafern entwickelt
Die Herstellung von integrierten Schaltkreisen, die sich auf einer dünnen tragenden Schicht befindeii, bedarf der Herstellung einer dünnen Schicht Mit den oben beschriebenen Verfahren ist dies lediglich in technologisch aufwendiger Weise, zumeist unter Anwendung mehrerer Dunnungstechniken, möglich Dabei wird mit den beschriebenen Verfahren zunächst der rohe Wafer behandelt Erst anschließend können die integrierten Schaltkreise aufgebracht werden
Der Erfindung liegt somit die Aufgabe zugrunde, ein Verfahren zur Herstellung integrierter Schaltkreise auf einer dünnen tragenden Schicht anzugeben das als Ausgangsmateπal keinen gedunnten oder anderweitig aufwendig prozessierten Wafer benotigt Diese Aufgabe wird durch den Gegenstand der Patentansprüche 1 und 30 gelost
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteranspruche
Die mit der Erfindung erzielten Vorteile bestehen insbesondere dann, daß durch Hinzufugen lediglich zweier Prozeßschritte in eine übliche Prozessierung eines standardmäßig verwendeten Wafers die Herstellung integrierter Schaltkreise auf einer dünnen Schicht ermöglicht wird Dabei können die eingefugten Prozessierungsschπtte mit bekannten Vorrichtungen ausgeführt werden
Erfindungsgemaß wird zu einem Zeitpunkt, zu dem integrierte Schaltkreise bereits zumindest teilweise erzeugt worden sind zunächst die Beschaffenheit des Substratmatenals in einer Schicht des Substrates verändert Diese veränderte Schicht liegt unterhalb des Oberflachenbereiches, in dem sich die Bauelemente befinden Nach dem Erzeugen der veränderten Schicht können die Schaltkreise weiterprozessiert werden Schließlich wird im Temperschritt durch Erwarmen der veränderten Schicht der Oberflachenbereich des Substrats von dem unterhalb der veränderten Schicht gelegenen Teils des Substrats abgetrennt Die Erfindung lehrt somit die Dunnung von Substraten die bereits Bauelemente tragen
Das Einfugen der bekannten Prozeßschritte in eine herkömmliche Prozeßfolge zur Herstellung integrierter Schaltkreise sollte dabei so erfolgen, daß weder die elektrischen Eigenschaften der integrierten Schaltkreise durch die eingefugten Schritte beeinträchtigt werden noch das Abtrennen des Oberflachenbereiches des Substrates wahrend eines anderen Prozeßschrittes versehentlich erfolgt Vorzugsweise wird daher das für den Abtrennvorgang notwendige Temperatur-Zeit-Produkt (thermisches Budget) berücksichtigt, um sicherzustellen, daß vor dem gewünschten Zeitpunkt der Abtrennung die für die Abtrennung erforderliche Temperatur nicht erreicht wird
Das erfindungsgemaße Verfahren kann auch zur Herstellung von Solarzellen, mikromechanischen Aktuatoren und/oder Sensoren an Stelle der oder zusätzlich zu den integrierten Schaltkreisen angewendet werden Bevorzugte Ausfuhrungsbeispiele der Erfindung werden unter Bezugnahme auf die beiliegenden Zeichnungen naher erläutert Dabei zeigen die Zeichnungen im einzelnen
Fig 1 Temperaturverlauf wahrend einer erfindungsgemaßen CMOS-Prozessierung,
Fig 2 Wafer-Schnittdarstellungen eines erfindungsgemaßen CMOS-Prozesses,
Fig 3 Wafer-Schnittdarstellungen eines erfindungsgemaßen CMOS-Prozesses mit eingefugten Graben,
Fig 4a bis 4c vorteilhafte Ausfuhrung des Erwarmungsschπttes durch seitliches Einstrahlen mittels Lasern,
Fig 5a und 5b vorteilhafte Ausfuhrung des Erwarmungsschπttes zur Einzelchipablosung,
Fig 6 vorteilhafte Ausfuhrung des Erwarmungsschπttes durch Verwenden eines zweiten Laserstrahls zur Einzelchipablosung
Die Erfindung wird im folgenden am Beispiel der Siliziumtechnologie, insbesondere der CMOS-Prozessierung, beschrieben Die bekannte Fertigung von Bauelementen für integrierte Schaltkreise auf einem Siliziumsubstrat erfordert Fertigungsschritte, deren Temperatur zur Prozeßbeginn bei etwa 1000°C liegt und wahrend des Prozessierung monoton von Fertigungsschritt zu Fertigungsschritt abnimmt Es werden Frontend-Prozesse, die die Herstellung der Wannen, der Drain/Source- und der Gatebereiche umfaßt von Backend- Prozessen unterschieden, die die Metallisierung zur Kontaktierung der aktiven Bauelemente bewerkstelligt Wahrend der Backend-Prozessierung treten nur noch vergleichsweise geringe Temperaturen von etwa 450°C auf
Fig 1 zeigt den Temperaturverlauf wahrend einer erfindungsgemaß modifizierten CMOS- Prozessierung Dabei wird zwischen die Frontendprozesse 1 und die Backend-Prozesse 2 der Schritt des Veranderns der Beschaffenheit des Substratmatenals in einer Schicht des Substrates, die unterhalb des Oberflachenbereichs liegt, durchgeführt Vorzugsweise wird hierzu die Implantation von Wasserstoffionen verwendet. Es können jedoch auch Heiium oder Ionen anderer leichter Elemente verwendet werden. Die mittels Implantation hergestellte vergrabene Wasserstoffschicht soll unterhalb der Bauelemente liegen. Bei einer Tiefe der CMOS-Wannen von etwa 2 bis 3 μm sind daher als Tiefe für die Wasserstoffschicht vorzugsweise 5 μm vorzusehen. Dies kann durch eine Ionenimplantation bei einer Energie von etwa 500 keV erzielt werden.
Nachdem die integrierten Schaltkreise durch die Back-end-Prozessierung fertiggestellt worden sind, erfolgt der Schritt des Abtrennens des Oberflachenbereiches des Substrates von dem unterhalb der Wasserstoffschicht gelegenen Teil des Substrates durch Erwärmen des Wasserstoffschicht.
Fig. 2 zeigt Waferschnittdarstellungen eines solchen, erfindungsgemäßen modifizierten CMOS-Prozesses. Im Schritt 2a trägt das Substrat 3 bereits frontendprozessierte Bauelemente. Diese besitzen zum einen Teile, die sich in einer Schicht 4 unterhalb der Substrat- oberfiäche befinden (Wannen, Drain/Source-Bereiche) und zum anderen Teiie in einer Schicht 5 oberhalb der Substratoberfläche (Gateoxide). Die Transistoren sind zu diesem Zeitpunkt noch nicht metallisiert. Ferner ist die Oberfläche des Wafers weitgehend planar. Im Schnittbild 2a ist weiterhin der Implantationsionenstrahl 6 zu sehen, der die Oberfläche des Substrates senkrecht durchstößt und überwiegend abrupt in einer vorbestimmten Tiefe endet. Schnittbild 2b zeigt einen Ausschnitt aus dem Wafer und verdeutlicht das Transistorgebiet und die planare Oberfläche. Femer ist die durch die Implantation erzeugte Wasserstoffschicht 7 unter der Oberfläche durch Andeutung der Mikroblasen dargestellt. Schnittbild 2c stellt wiederum die Vergrößerung eines Ausschnittes dar und verdeutlicht die räumliche Anordnung der Wasserstoffschicht 7 zu den Teilen eines einzelnen Transistors. Neben den Drain/Source- Bereichen 8 ist bereits das Gateoxid 9 ausgebildet.
Schnittbild 2d zeigt einen Ausschnitt des Wafers nach der Backend-Prozessierung 2. Der Anordnung ist nunmehr die für die Kontaktierung der Bauelemente notwendige Metallisierung hinzugefügt. Die Bauelemente sind somit fertig hergestellt. Im Schnittbild 2e ist der Schritt des Abtrennens des Oberflachenbereiches des Substrats von dem unterhalb der Wasserstoffschicht gelegenen Teil durch Erwarmen dargestellt Dabei wird die Wasserstoffschicht 7 durch eine Wärmezufuhr 14 erwärmt, wodurch der Abspaltprozeß ausgelost wird Schnittbild 2f zeigt die Anordnung nach Durchfuhrung dieses Schrittes und verdeutlicht die physikalische Trennung des Oberflachenbereichs 16 vom Rest 15 des Substrates
Die Erwärmung des Wasserstoffschicht wird vorzugsweise durch Erwärmung der gesamten Anordnung vollzogen In einer bevorzugten Ausfuhrung kann hierzu ein RTP-Prozeß (rapid thermal processing) angewendet werden Alternativ dazu können auch Ultraschall- oder Mikrowellenquellen verwendet werden In einem weiteren Ausfuhrungsbeispiel werden Laser, bevorzugt IR- oder NdYAG-Laser verwendet Dabei ist es besonders vorteilhaft daß die vom Laser emittierte Strahlung überwiegend von der Wasserstoffschicht absorbiert wird Dadurch dehnt sich der Wasserstoff aus und fuhrt zu einem Aufbrechen des Substrates entlang des Wasserstoffschicht Dabei unterstutzt der starke Temperaturgradient ebenso wie die durch die Bauelementeimplementierung eingebrachten mechanischen Spannungen den Abtrennvorgang In einer weiteren vorteilhaften Ausfuhrung erfolgt die Erwärmung der Wasserstoffschicht sehr kurzzeitig und lokal eng begrenzt
Da durch das Abtrennen des Oberflachenbereiches vom unteren Teil 15 des Substrats eine extrem dünne, Bauelemente tragende Schicht entsteht die mechanisch hochempfindlich ist wird in einem bevorzugten Ausfuhrungsbeispiel diese Schicht vor der Abtrennung durch Erwarmen der Wasserstoffschicht mechanisch fixiert Dies erfolgt in bevorzugter Weise durch das Aufkleben eines Tragers 13, der als Siliziumwafer ausgeführt werden kann In einer weiteren Ausfuhrung wird eine mechanische Haltevorrichtung verwendet die mittels Unterdruck oder elektrostatischer oder magnetischer Kräfte arbeitet
Nach erfolgter Abtrennung können die integrierten Schaltkreise mit dem Tragermaterial verbunden bleiben oder mit der Ruckseite auf andere Tragermateπahen aufgebracht werden Letzteres kann der Weiterverarbeitung durch Drahtbonden "FlipChip" oder Emhausung dienen wobei der ursprüngliche Trager von der Vorderseite wieder entfernt wird Das endgul- tige Tragermaterial kann metallisch oder isolierend sein Es kann ferner flexibel und einer starken Ausdehnung unterworfen sein
In einer weiteren bevorzugten Ausfuhrung wird das verbleibende Substrat 15 vorzugsweise für die weitere Herstellung integrierter Schaltungen auf dünnen Substratschichten wieder verwendet Dazu muß es nachbehandelt werden, was vorzugsweise durch chemomechanisches Glatten mittels des bereits erwähnten CMP-Polieren geschehen kann Das Wiederverwenden fuhrt zu optimaler Matenalnutzung des hochreinen Siliziums und stellt gegenüber dem herkömmlichen Herstellungsverfahren eine erhebliche Kostenersparnis bei der Fertigung integrierter Schaltkreise dar
Aus Simulationsrechnungen sind Tiefenverteilungen von durch Wasserstoffimplantation in Siliziumsubstrate erzeugten Strahlenschaden bekannt Danach befinden sich die Strahlenschaden (Kristallversetzungen, nicht chemisch vollständige Bindungen zwischen den Atomen) räumlich überwiegend nahe der Tiefe der maximalen Wasserstoffkonzentration Da die elektrisch aktiven Teile der integrierten Bauelemente sich jedoch im unmittelbaren Bereich der Oberflache befinden, wird die Funktionsweise der Bauelemente dadurch nicht beeinträchtigt
Jedoch besitzen beispielsweise MOS-Transistoren Kanalbereiche im Bereich des Gateoxids, deren Reinheit die elektrischen Eigenschaften des Transistors maßgeblich beeinflussen Es wird daher, wie in Fig 2 gezeigt, der Gatebereich mittels einer Maskierungsschicht 10 wa. rend der Implantation geschützt Diese Schicht weist durch entsprechende Massenbelegung eine geeignete Dicke und Dichte auf Bevorzugterweise werden das spezifisch dichte Wolfram oder ein dicker Photolack verwendet In einer bevorzugten Ausfuhrung wird diese Maskierungsschicht photo thographisch unter Verwendung der für die Herstellung der Gatebereiche verwendeten Masken hergestellt
Um eine über der gesamten Waferoberflache möglichst gleichförmige Tiefe der vergrabenen Wasserstoffschicht zu gewährleisten, ist eine überwiegend ebene Topographie der Waferoberflache erforderlich Dies kann bevorzugterweise durch die Verwendung von Planaπsierungsverfahren nach dem CMP-Pπnzip sichergestellt werden Zum anderen ist es vorteilhaft, wenn der Schichtaufbau dieser geometrisch ebenen Topographie keine Bestandteile enthalt, die die Eindringtiefe der Wasserstoffionen stark beeinflußt. Es sind daher die Dichte, Kernmasse und Elektronenzahl der verwendeten Materialien zu berücksichtigen, wobei Si, Sι02 und AI bevorzugt verwendet werden können In einer weiteren bevorzugten Ausfuhrung werden planare Oberflachen mittels einer Schicht 11 erreicht
Fig 3 zeigt Waferschnittdarstellungen eines erfindungsgemaßen CMOS-Prozesses in einer weiteren bevorzugten Ausfuhrung Dabei werden nach der Backend-Prozessierung und vor dem Schritt des Abtrennens des Oberflachenbereiches Graben 17 in das Silizium bis zur implantierten Wasserstoffschicht erzeugt Dieser Prozeß kann durch naßchemisches Atzen (KOH Ethyldiamin, Hydrazin etc ) oder durch Trockenatzprozesse durchgeführt werden Die Graben können aber auch durch Sage- oder Schneideprozesse erzeugt werden In einer bevorzugten Ausfuhrung werden diese Graben an den Orten der spater durch die Sagestraßen vorgegebenen Chipgrenzen gefertigt Ferner ist es vorteilhaft, die Graben tiefer als die vergrabene Wasserstoffschicht zu erzeugen Dies ermöglicht das einzelne oder gruppenweise Abtrennen von integrierten Schaltkreisen
In einer weiteren bevorzugten Ausfuhrung kann der Schritt der Erzeugung von Graben 17 auch bereits wahrend der Frontendprozessierung durchgeführt werden Das dabei entstehende Problem, daß die Graben bei den Belackungsschπtten homogene Lackschichten verhindern, erfordert das Auffüllen der Graben beispielsweise mit einem Plasmaoxid Dieses Fuilmateπai muß jedoch wieder entfernt werden
Aus dem Einfugen von unter die Wasserstoffschicht reichenden Graben 17 resultiert bei nachfolgender Prozessierung in der bereits dargelegten Weise daß die integrierten Schaltkreise einzeln an dem Trager befestigt sind
Fig 4 zeigt eine vorteilhafte Ausfuhrung des Erwarmungsschπttes durch seitliches Einstrahlen mittels Lasern Dabei erfolgt nicht, wie in Fig 2 und 3 beschrieben, die Wärmezufuhr von unten durch das Substrat, sondern durch laterale Einstrahlung 18 Der Laserstrahl wird dabei bevorzugterweise fokussiert In einer weiteren vorteilhaften Ausführung gemäß Fig. 4b wird der prozessierte und mit einem Träger 13 in Verbindung stehende Wafer 19 gedreht, wobei die vergrabene Was- serstoffschicht seitlich durch mehrere radiale Laserstrahlen 18 erwärmt wird. Dies führt zu der in Fig. 4c dargestellten Trennung der integrierten Schaltkreise vom Restsubstrat 15. Dieses Verfahren läßt sich sowohl mit Wafern durchführen, die Graben aufweisen, als auch mit solchen, die keine Graben aufweisen.
Fig. 5 zeigt eine weitere vorteilhafte Ausführung des Erwarmungsschπttes zur Einzelchipablosung. Dabei wird der Träger nach Aufbringen auf die integrierten Schaltkreise durch vorzugsweise Sagen strukturiert, wie in Fig. 5a dargestellt. Nach seitlicher Einstrahlung 18 des Lasers zum Auftrennen der Wasserstoffschicht 7 lassen sich einzelne integrierte Schaltkreise mit dem zugehörigen Abschnitt des Tragers 20 entfernen Fig 5a verdeutlicht die Ablösung eines einzelnen Chips 20. Fig. 5b zeigt eine Draufsicht eines solchermaßen strukturierten Wafers und Tragermateπals und verdeutlicht das zeilenweise und somit gruppenweise Abtrennen von integrierten Schaltkreisen.
In einer weiteren bevorzugten Ausfuhrung gemäß Fig. 6 wird zusatzlich ein zweiter Laserstrahl 19 verwendet, der von oben in die Graben 17 einstrahlt und auf die Substratoberflache trifft. Dabei ist es vorteilhaft, das Profil der Gräben 17 V-formig auszufuhren. Diese V-Profile 21 können durch KOH-Atzung (Kaliumhydroxid-Lauge) erreicht werden. Der Laserstrahl 19 wird durch die V-förmige Ausführung 21 der Gräben 17 an den schräg verlaufenden Flachen reflektiert und in die Wasserstoffschicht eingespeist. Mittel dieses Verfahrens wird die Einzelchipablosung weiterhin verbessert.
Patentansprüche
1 Verfahren zur Herstellung integrierter Schaltkreise mit folgenden Schritten
zumindest teilweises Erzeugen der integrierten Schaltkreise in einem Oberflachenbereich eines Substrates,
Verandern der Beschaffenheit des Substratmatenals in einer Schicht des Substrates, die unterhalb des Oberflachenbereichs liegt, und
Abtrennen des Oberflachenbereichs des Substrates von dem unterhalb der veränderten Schicht gelegenen Teil des Substrats durch Erwarmen der veränderten Schicht
2 Verfahren nach Anspruch 1 , wobei als Substrat zumindest ein Teil eines Halbleiterwafers, vorzugsweise aus Silizium, verwendet wird
3 Verfahren nach Anspruch 1 oder 2, wobei das zumindest teilweise Erzeugen der integrierten Schaltkreise CMOS-Prozeßschπtte umfaßt
4 Verfahren nach einem der Ansprüche 1 bis 3, wobei das Verandern der Beschaffenheit des Substratmatenals durch Ionenimplantation erreicht wird
5 Verfahren nach Anspruch 4, wobei Ionen leichter Elemente vorzugsweise des Wasserstoffs oder Heliums, verwendet werden
6 Verfahren nach Anspruch 4 oder 5 wobei die Ionenimplantation zu einem Zeitpunkt durchgeführt wird, zu dem die Topographie des Oberflachenbereiches weitgehend eben ist und eine örtlich weitgehend gleichförmige Eindringtiefe der Ionen gewahrleistet ist
7 Verfahren nach einem der Ansprüche 4 bis 6, wobei wahrend der Ionenimplantation vorbestimmte Teile der Oberflache durch eine Maskierungsschicht bedeckt sind, die für die verwendeten Ionen weitgehend nicht durchlässig ist 8 Verfahren nach Anspruch 7 wobei die Maskierungsschicht photolithographisch strukturiert
9 Verfahren nach Anspruch 7 oder 8 wobei die Maskierungsschicht eine Schicht mit geeigneter Dicke und Dichte eines Metalls, vorzugsweise Wolfram, ist
10 Verfahren nach Anspruch 7 oder 8, wobei die Maskierungsschicht eine Schicht aus einem Dielektrikum, vorzugsweise einem organischen Polymer, insbesondere Photolack, ist
1 1 Verfahren nach einem der Ansprüche 1 bis 10, wobei der Oberflachenbereich zumindest wahrend des Schrittes des Abtrennens mechanisch mittels eines Tragers fixiert wird
12 Verfahren nach Anspruch 1 1 wobei der Trager vorzugsweise durch einen Sagevorgang in mehrere nicht zusammenhangende Teile getrennt wird
13 Verfahren nach einem der Ansprüche 1 bis 12, wobei in den Oberflachenbereich Graben eingefugt werden, durch die der Oberflachenbereich in mehrere nicht zusammenhangende Teile getrennt wird, die nachfolgend einzeln oder gruppenweise abgetrennt werden können
14 Verfahren nach Anspruch13, wobei das Einfugen der Graben in den Oberflachenbereich na chemιsch erfolgt
15 Verfahren nach Anspruch 13, wobei das Einfugen der Graben in den Oberflachenbereich durch Trockenatzen erfolgt
16 Verfahren nach Ansprüche 13, wobei das Einfugen der Graben in den Oberflachenbereich mittels eines Lasers, durch Sagen oder Schneiden erfolgt
17 Verfahren nach einem der Ansprüche 13 bis 16, wobei die Graben schräg verlaufende Seitenflächen aufweisen 18. Verfahren nach einem der Ansprüche 1 bis 17, wobei das Erwärmen der veränderten Schicht durch einen RTP-Prozeß, durch Ultraschall- oder Mikrowelleneinstrahlung oder mittels eines Lasers erfolgt.
19. Verfahren nach Anspruch 17 und 18, wobei die Lasereinstrahlung von oben in die Gräben erfolgt.
20. Verfahren nach einem der Ansprüche 1 bis 17, wobei das Erwärmen der veränderten Schicht mitteis zumindest eines Lasers, vorzugsweise eines IR- oder NdYAG-
Lasers, erfolgt, wobei die vom Laser emittierte Strahlung überwiegend durch die veränderte Schicht absorbiert wird.
21. Verfahren nach Anspruch 20, wobei die emittierte Strahlung von unten, d.h. der den integrierten Schaltkreisen abgewandten Seite, auf die veränderte Schicht trifft.
22. Verfahren nach Anspruch 20, wobei die emittierte Strahlung im wesentlichen lateral auf die veränderte Schicht trifft.
23. Verfahren nach Anspruch 22, wobei zur lateralen Einstrahlung mehrere Laser radial um das Substrat herum angeordnet sind.
24. Verfahren nach Ansprüche 23, wobei das Substrat während des Schrittes des Abtrennens des Oberflachenbereiches gedreht wird.
25. Verfahren nach Anspruch 22, wobei die laterale Einstrahlung nur Teile des Substrates erfaßt, um nur Teile des Oberflachenbereiches abzutrennen.
26. Verfahren nach Anspruch 25, wobei das Substrat zusätzlich vertikal mittels eines Lasers bestrahlt wird.
27. Verfahren nach einem der Ansprüche 1 bis 26, wobei im Schritt des Abtrennens des Oberflachenbereiches eine Ätzflüssigkeit verwendet wird. 28 Verfahren nach einem der Ansprüche 1 bis 27, wobei die integrierten Schaltkreise Leistungstransistoren enthalten
29 Verfahren nach einem der Ansprüche 1 bis 28, wobei das Substrat mechanisch vorgespannt ist
30 Verfahren zur Herstellung von Bauelementen, die Solarzellen, mikromechanische Aktuatoren und/oder Sensoren enthalten, mit folgenden Schritten
zumindest teilweises Erzeugen der Bauelemente in einem Oberflachenbereich eines Substrates,
Verandern der Beschaffenheit des Substratmatenals in einer Schicht des Substrates, die unterhalb des Oberflachenbereichs liegt, und
Abtrennen des Oberflachenbereichs des Substrates von dem unterhalb der veränderten Schicht gelegenen Teil des Substrats durch Erwarmen der veränderten Schicht
31 Verfahren nach Anspruch 1 oder 30, wobei weiterhin der Schritt des Einhausens des abgetrennten Oberflachenbereichs des Substrates enthalten ist
32 Verfahren nach Anspruch 31 , wobei das Einhausen durch Drahtbonden oder das Flipchip- Verfahren erfolgt
PCT/EP1998/007231 1997-11-12 1998-11-11 Verfahren zur herstellung integrierter schaltkreise WO1999025020A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP98965667A EP1051747A1 (de) 1997-11-12 1998-11-11 Verfahren zur herstellung integrierter schaltkreise

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19750167.2 1997-11-12
DE19750167A DE19750167B4 (de) 1997-11-12 1997-11-12 Verfahren zur Herstellung integrierter Schaltkreise

Publications (1)

Publication Number Publication Date
WO1999025020A1 true WO1999025020A1 (de) 1999-05-20

Family

ID=7848522

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1998/007231 WO1999025020A1 (de) 1997-11-12 1998-11-11 Verfahren zur herstellung integrierter schaltkreise

Country Status (3)

Country Link
EP (1) EP1051747A1 (de)
DE (1) DE19750167B4 (de)
WO (1) WO1999025020A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001730A2 (en) * 1999-06-24 2001-01-04 Sensant Corporation Microfabricated transducer and method for making the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10324751B4 (de) * 2003-05-30 2009-01-22 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur
DE102005052357A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102006032488B4 (de) * 2006-07-13 2008-09-25 Infineon Technologies Ag Verfahren zur Bearbeitung von Wafern
DE102011055364A1 (de) * 2011-11-15 2013-05-23 Hochschule für Angewandte Wissenschaft und Kunst - Hildesheim/Holzminden/Göttingen Verfahren zum Materialabtrag an Glasoberflächen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
EP0703608B1 (de) * 1994-09-23 1998-02-25 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur Herstellung begrabener Oxidschichten in einem Silizium-Wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ASPAR B ET AL: "TRANSFER OF STRUCTURED AND PATTERNED THIN SILICON FILMS USING THE SMART-CUT PROCESS", ELECTRONICS LETTERS, vol. 32, no. 21, 10 October 1996 (1996-10-10), pages 1985/1986, XP000683530 *
BRUEL M ET AL: "SMART-CUT: A NEW S.O.I. MATERIAL TECHNOLOGY BASED ON HYDROGEN IMPLANTATION AND WAFER BONDING", INTERNATIONAL CONFERENCE ON SOLID STATE DEVICES AND MATERIALS, vol. CONF. 1996, 1996, pages 458 - 460, XP000694069 *
BRUEL M ET AL: "SMART-CUT: A NEW SILICON ON INSULATOR MATERIAL TECHNOLOGY BASED ON HYDROGEN IMPLANTATION AND WAFER BONDING", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 36, no. 3B, PART 01, March 1997 (1997-03-01), pages 1636 - 1641, XP000703088 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001001730A2 (en) * 1999-06-24 2001-01-04 Sensant Corporation Microfabricated transducer and method for making the same
WO2001001730A3 (en) * 1999-06-24 2001-09-13 Sensant Corp Microfabricated transducer and method for making the same

Also Published As

Publication number Publication date
DE19750167B4 (de) 2006-08-31
DE19750167A1 (de) 1999-05-27
EP1051747A1 (de) 2000-11-15

Similar Documents

Publication Publication Date Title
DE60036286T2 (de) Oberflächenbehandlung eines soi substrats mittels eines epitaxie-verfahrens
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE69233314T2 (de) Verfahren zur Herstellung von Halbleiter-Produkten
DE102008051494B4 (de) Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE60209802T2 (de) Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
US5013681A (en) Method of producing a thin silicon-on-insulator layer
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE69133359T2 (de) Verfahren zur Herstellung eines SOI-Substrats
EP1402567B1 (de) Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht
US20110042780A1 (en) Methods of manufacturing semiconductor structures and semiconductor structures obtained by such methods
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE4021541C1 (de)
US9035474B2 (en) Method for manufacturing a semiconductor substrate
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102019207990B4 (de) Verfahren zum Bearbeiten eines Werkstücks und System zum Bearbeiten eines Werkstücks
DE112012004024T5 (de) Verfahren zum Übertragen von Materialschichten in 3D-Integrationsprozessen und damit zusammenhängende Strukturen und Vorrichtungen
DE19654301B4 (de) Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator
JP3864495B2 (ja) 半導体基板の製造方法
DE19750167B4 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE10223719C1 (de) Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
KR20120087193A (ko) 반도체 구조의 제조 방법들 및 이와 같은 방법들에 의해 얻어지는 반도체 구조들

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
NENP Non-entry into the national phase

Ref country code: KR

WWE Wipo information: entry into national phase

Ref document number: 1998965667

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1998965667

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA

WWW Wipo information: withdrawn in national office

Ref document number: 1998965667

Country of ref document: EP