DE19750167B4 - Verfahren zur Herstellung integrierter Schaltkreise - Google Patents

Verfahren zur Herstellung integrierter Schaltkreise Download PDF

Info

Publication number
DE19750167B4
DE19750167B4 DE19750167A DE19750167A DE19750167B4 DE 19750167 B4 DE19750167 B4 DE 19750167B4 DE 19750167 A DE19750167 A DE 19750167A DE 19750167 A DE19750167 A DE 19750167A DE 19750167 B4 DE19750167 B4 DE 19750167B4
Authority
DE
Germany
Prior art keywords
substrate
surface area
layer
integrated circuits
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19750167A
Other languages
English (en)
Other versions
DE19750167A1 (de
Inventor
Karl Haberger
Andreas Plettner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19750167A priority Critical patent/DE19750167B4/de
Priority to EP98965667A priority patent/EP1051747A1/de
Priority to PCT/EP1998/007231 priority patent/WO1999025020A1/de
Publication of DE19750167A1 publication Critical patent/DE19750167A1/de
Application granted granted Critical
Publication of DE19750167B4 publication Critical patent/DE19750167B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Abstract

Verfahren zur Herstellung integrierter Schaltkreise mit folgenden Schritten:
zumindest teilweises Erzeugen der integrierten Schaltkreise in einem Oberflächenbereich eines Substrates,
Verändern der Beschaffenheit des Substratmaterials in einer Schicht des Substrates, die unterhalb des Oberflächenbereichs liegt, und
Abtrennen des Oberflächenbereichs des Substrates von dem unterhalb der veränderten Schicht gelegenen Teil des Substrats durch Erwärmen der veränderten Schicht,
wobei das Erwärmen der veränderten Schicht mittels zumindest eines Lasers erfolgt, dessen Strahlung lateral auf die veränderte Schicht trifft.

Description

  • In der Halbleitertechnik wird zur Herstellung integrierter Schaltkreise überwiegend Silizium als Halbleiter verwendet. Dabei werden die Schaltkreise auf Substraten gefertigt, die vorzugsweise als Wafer ausgeführt sind. Diese Wafer bestehen aus monokristallinem Silizium von typischerweise 700 μm Dicke und besitzen einen Durchmesser von beispielsweise 200 mm. Die Wahl einer Dicke von 700 μm ist verfahrenstechnisch durch die Präzision und Ausbeute des Sägens der Wafer aus dem Kristallstab und des anschließenden Polierens bedingt. Ferner begrenzen die für die Herstellungsprozesse der integrierten Schaltkreise notwendige Stabilität und thermische Masse die Wahl der Dicke der Wafer. Nach der halbleitertechnologischen Fertigung werden die Wafer auf Restdicken von 200 bis 120 μm gedünnt und anschließend durch einen Sägeschritt in Chips geteilt. Diese Chips werden schließlich in Gehäuse oder auch Chipkarten eingebaut.
  • Die elektrischen Vorgänge in hochintegrierten Halbleiterschaltkreisen vollziehen sich lediglich im obersten Schichtbereich des Halbleiterkristalls. Dies ist eine Voraussetzung für die durch die Planartechnik ermöglichte Hochintegration. Es ist daher in der Halbleitertechnik seit längerem bekannt, daß es vorteilhaft ist, die für die Integration von Bauelementen verwendete Halbleiternutzschicht dünn auszuführen, wodurch die Masse und die Bauhöhe deutlich verringert werden. Ferner werden die integrierten Schaltungen flexibel und passen sich dem thermomechanischen Verhalten ihrer Unterlagen an. Die Erfordernisse an die Schichtdicke und ihre Gleichförmigkeit variieren dabei entsprechend der Art der Schaltkreise, wobei die entsprechenden Anforderungen bei Sensoren sowie bipolaren und Leistungsbauelementen geringer sind als in der CMOS-VLSI-Technologie oder bei Kombinationen von bipolaren und CMOS-Schaltkreisen (BiCMOS).
  • Monokristallines Silizium kann nicht spanabhebend bearbeitet werden. Es werden daher als mechanische Dünnungsprozesse überwiegend Schleifen und Läppen verwendet. Aufgrund der besseren Schichtdickenkontrolle und geringeren Oberflächenbeschädigungen wird das Schleifen dem Läppen üblicherweise vorgezogen. Beim Schleifen wird die Rückseite des Wafers mechanisch mittels Schleifpaste und geeigneten Schleifmittelträgern bis zu einer gewünschten Restdicke abgetragen. Jedoch werden durch diesen Prozeß im monokristallinen Substrat Mikrorisse erzeugt, die sich bis in die Bauelementeregion des Wafers fortsetzen und das fehlerfreie Funktionieren der Schaltkreise verhindern können. Aufgrund dieser Problematik ergibt sich eine Beschränkung hinsichtlich der erreichbaren Restdicke.
  • Für das weitere Dünnen des Substrates müssen in der Regel besonders schonende Polierverfahren eingesetzt werden. Beispielsweise können die Substrate einem CMP-Verfahren (chemical mechanically polishing) unterworfen werden, um die Oberfläche zu glätten und eine erwünschte Dicke einzustellen.
  • Neben den beschriebenen Verfahren zum Dünnen eines Substrates sind ferner verschiedene Techniken entwickelt worden, die der Herstellung dünner Schichten dienen.
  • Bei der SOS-Technik (Silicon On Sapphire) wird eine Siliziumschicht heteroepitaktisch auf einen Saphirkristall aufgewachsen. Die durch dieses epitaktische Verfahren erzielbare dünne Siliziumschicht weist den Nachteil einer schlechten Kristallqualität auf. Zusätzlich stört bei dieser Technologie das aus dem Saphirträger ausdiffundierende Aluminium.
  • Ferner werden SOI-Wafer (Silicon On Insulator) verwendet, die in einer Tiefe von einigen Mikrometern unter der Oberfläche eine vergrabene Isolatorschicht besitzen. Diese Isolatorschicht kann das Vordringen der Mikrorisse verhindern und dient zugleich als Dünnungsstopp bei selektiven Ätz- und Schleifprozessen.
  • Solche SOI-Wafer können mittels der SIMOX-Technik (Separation by IMplantation of OXygen) hergestellt werden. Dabei wird Sauerstoff in hohen Dosen in das Siliziumsubstrat implantiert, wobei der Sauerstoff nach einem Temperaturschritt eine vergrabene isolierende SiO2-Schicht bildet. Die so hergestellten Schichten weisen eine hohe Defektdichte sowie eine beschränkte Schichtdicke des isolierenden Oxids auf.
  • Nahezu perfekt monokristalline Nutzschichten lassen sich dagegen mittels der BESOI-Technik (Bonded and Etched-back Silicon On Insulator) erzeugen. Der BESOI-Prozeß dient der Übertragung einer monokristallinen Siliziumschicht, die sich auf einer Ätzstoppschicht eines Siliziumsubstrates befindet, auf ein zweites Siliziumsubstrat. Dazu wird zunächst mittels bekannter Verfahren auf der Oberfläche des zweiten Siliziumsubstrats ein thermisches Oxid erzeugt. Anschließend werden beide Substrate so miteinander verbunden, daß die monokristalline Siliziumschicht in engem Kontakt zu einer der oxidierten Oberflächen des zweiten Siliziumsubstrats steht. Durch das anschließende Erwärmen beider Substrate werden diese fest miteinander verbunden (Wafer-Bonding). Anschließend wird das erste Substrat durch Schleifen und Polieren gedünnt, wonach ein chemischer Ätzschritt folgt, der durch die Ätzstoppschicht begrenzt wird. Schließlich wird die Ätzstoppschicht selektiv entfernt. Das technologische Hauptproblem bei dieser Technik liegt in dem Dünnen der Nutzschicht, insbesondere in dem Erreichen einer erforderlichen Gleichmäßigkeit.
  • Aus US 5,374,564 A ist eine andere Schichttransfertechnologie bekannt, bei der mittels Ionenimplantation von Wasserstoff oder einem Edelgaselement in ein Halbleitermaterial eine vergrabene Wasserstoff- oder Edelgaselementschicht in einer Tiefe von wenigen Mikrometern entsteht, in der sich aufgrund des Diffusionsverhaltens des implantierten Materials Mikroblasen bilden. Nach dem Schritt des Wafer-Bondings zur Stabilisierung der Deckschicht durch eine Trägerschicht führt ein sich anschließender Temperprozeß zum Absprengen der Deckschicht. Dieses Verfahren wurde von M. Bruel und der Firma SOITEC unter der geschützten Bezeichnung "SmartCut" zur Einsatzreife für die kommerzielle Fertigung von SOI-Wafern entwickelt.
  • Die Herstellung von integrierten Schaltkreisen, die sich auf einer dünnen tragenden Schicht befinden, bedarf der Herstellung einer dünnen Schicht. Mit den oben beschriebenen Verfahren ist dies lediglich in technologisch aufwendiger Weise, zumeist unter Anwendung mehrerer Dünnungstechniken, möglich. Dabei wird mit den beschriebenen Verfahren zunächst der rohe Wafer behandelt. Erst anschließend können die integrierten Schaltkreise aufgebracht werden.
  • Aus der US 5,559,043 A ist ein Verfahren zum Positionieren von Halbleiterplättchen auf einen Träger bekannt. Durch Ionenimplantation und anschließende Erwärmung mittels eines Laserstrahls werden die Plättchen selektiv vom Substrat getrennt und verbleiben anschließend auf dem Träger, der zuvor mit dem Plättchen in Kontakt gebracht worden ist. Das Verfahren wird vornehmlich im Zusammenhang mit der Herstellung aktiver Matrix-Flachbildschirme beschrieben und soll dabei den Materialverbrauch qualitativ hochwertiger Halbleiter verringern. Zu diesem Zweck soll das Verfahren so angewendet werden, daß die Halbleiterplättchen auf den Glasträger des Flachbildschirms an den Stellen aufgesetzt werden, an denen Pixelsteuertransistoren gebildet werden sollen.
  • B. Aspar, „Transfer of structured and patterned thin silicon films using the Smart-Cut® process", Electronics Letters, 1996 Vol. 32, No. 21 und M. Bruel et al., "Smart-Cut: A New Silicon On Insulator Material Technology Based on Hydrogen Implantation and Wafer Bonding", Jpn. J. Appl. Phys. Vol. 36 (1997), Seiten 1636–1641 sind Artikel, die mögliche Anwendungen der Smart-Cut-Technologie aufzeigen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von integrierten Schaltkreisen und von Bauelementen auf einer dünnen tragenden Schicht anzugeben, das als Ausgangsmaterial keinen gedünnten oder anderweitig aufwendig prozessierten Wafer benötigt.
  • Diese Aufgabe wird durch die Gegenstände der unabhängigen Patentansprüche gelöst.
  • Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß durch Hinzufügen lediglilch zweier Prozeßschritte in eine übliche Prozessierung eines standardmäßig verwendeten Wafers die Herstellung integrierter Schaltkreise auf einer dünnen Schicht ermöglicht wird. Dabei können die eingefügten Prozessierungsschritte mit bekannten Vorrichtungen ausgeführt werden.
  • Erfindungsgemäß wird zu einem Zeitpunkt, zu dem integrierte Schaltkreise bereits zumindest teilweise erzeugt worden sind, zunächst die Beschaffenheit des Substratmaterials in einer Schicht des Substrates verändert. Diese veränderte Schicht liegt unterhalb des Oberflächenbereiches, in dem sich die Bauelemente befinden. Nach dem Erzeugen der veränderten Schicht können die Schaltkreise weiterprozessiert werden. Schließlich wird im Temperschritt durch Erwärmen der veränderten Schicht der Oberflächenbereich des Substrats von dem unterhalb der veränderten Schicht gelegenen Teils des Substrats abgetrennt. Die Erfindung lehrt somit die Dünnung von Substraten, die bereits Bauelemente tragen.
  • Das Einfügen der bekannten Prozeßschritte in eine herkömmliche Prozeßfolge zur Herstellung integrierter Schaltkreise sollte dabei so erfolgen, daß weder die elektrischen Eigenschaften der integrierten Schaltkreise durch die eingefügten Schritte beeinträchtigt werden, noch das Abtrennen des Oberflächenbereiches des Substrates während eines anderen Prozeßschrittes versehentlich erfolgt. Vorzugsweise wird daher das für den Abtrennvorgang notwendige Temperatur-Zeit-Produkt (thermisches Budget) berücksichtigt, um sicherzustellen, daß vor dem gewünschten Zeitpunkt der Abtrennung die für die Abtrennung erforderliche Temperatur nicht erreicht wird.
  • Das erfindungsgemäße Verfahren kann auch zur Herstellung von Solarzellen, mikromechanischen Aktuatoren und/oder Sensoren an Stelle der oder zusätzlich zu den integrierten Schaltkreisen angewendet werden.
    •
  • Bevorzugte Ausführungsbeispiele der Erfindung werden unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen die Zeichnungen im einzelnen:
  • 1 Temperaturverlauf während einer modifizierten CMOS- Prozessierung,
  • 2 Wafer-Schnittdarstellungen eines beispielhaften CMOS-Prozesses,
  • 3 Wafer-Schnittdarstellungen eines beispeilhaften CMOS-Prozesses mit eingefügten Gräben,
  • 4a bis 4c vorteilhafte erfindungsgemäße Ausführung des Erwärmungsschrittes durch seitliches Einstrahlen mittels Lasern,
  • 5a und 5b vorteilhafte Ausführung des Erwärmungsschrittes zur Einzelchipablösung,
  • 6 vorteilhafte Ausführung des Erwärmungsschrittes durch Verwenden eines zweiten Laserstrahls zur Einzelchipablösung.
  • Die Erfindung wird im folgenden am Beispiel der Siliziumtechnologie, insbesondere der CMOS-Prozessierung, beschrieben. Die bekannte Fertigung von Bauelementen für integrierte Schaltkreise auf einem Siliziumsubstrat erfordert Fertigungsschritte, deren Temperatur zur Prozeßbeginn bei etwa 1000°C liegt und während des Prozessierung monoton von Fertigungsschritt zu Fertigungsschritt abnimmt. Es werden Frontend-Prozesse, die die Herstellung der Wannen, der Drain/Source- und der Gatebereiche umfaßt, von Backend-Prozessen unterschieden, die die Metallisierung zur Kontaktierung der aktiven Bau elemente bewerkstelligt. Während der Backend-Prozessierung treten nur noch vergleichsweise geringe Temperaturen von etwa 450°C auf.
  • 1 zeigt den Temperaturverlauf während einer modifizierten CMOS-Prozessierung. Dabei wird zwischen die Frontendprozesse 1 und die Backend-Prozesse 2 der Schritt des Veränderns der Beschaffenheit des Substratmaterials in einer Schicht des Substrates, die unterhalb des Oberflächenbereichs liegt, durchgeführt. Vorzugsweise wird hierzu die Implantation von Wasserstoffionen verwendet. Es können jedoch auch Helium oder Ionen anderer leichter Elemente verwendet werden. Die mittels Implantation hergestellte vergrabene Wasserstoffschicht soll unterhalb der Bauelemente liegen. Bei einer Tiefe der CMOS-Wannen von etwa 2 bis 3 μm sind daher als Tiefe für die Wasserstoffschicht vorzugsweise 5 μm vorzusehen. Dies kann durch eine Ionenimplantation bei einer Energie von etwa 500 keV erzielt werden.
  • Nachdem die integrierten Schaltkreise durch die Back-end-Prozessierung fertiggestellt worden sind, erfolgt der Schritt des Abtrennens des Oberflächenbereiches des Substrates von dem unterhalb der Wasserstoffschicht gelegenen Teil des Substrates durch Erwärmen des Wasserstoffschicht.
  • 2 zeigt Waferschnittdarstellungen eines beispielhaften CMOS-Prozesses. Im Schritt 2a trägt das Substrat 3 bereits frontendprozessierte Bauelemente. Diese besitzen zum einen Teile, die sich in einer Schicht 4 unterhalb der Substratoberfläche befinden (Wannen, Drain/Source-Bereiche) und zum anderen Teile in einer Schicht 5 oberhalb der Substratoberfläche (Gateoxide). Die Transistoren sind zu diesem Zeitpunkt noch nicht metallisiert. Ferner ist die Oberfläche des Wafers weitgehend planar. Im Schnittbild 2a ist weiterhin der Implantationsionenstrahl 6 zu sehen, der die Oberfläche des Substrates senkrecht durchstößt und überwiegend abrupt in einer vorbestimmten Tiefe endet. Schnittbild 2b zeigt einen Ausschnitt aus dem Wafer und verdeutlicht das Transistorgebiet und die planare Oberfläche. Ferner ist die durch die Implantation erzeugte Wasserstoffschicht 7 unter der Oberfläche durch Andeutung der Mikroblasen dargestellt. Schnittbild 2c stellt wiederum die Vergrößerung eines Ausschnittes dar und verdeutlicht die räumliche Anordnung der Wasserstoffschicht 7 zu den Teilen eines einzelnen Transistors. Neben den Drain/Source-Bereichen 8 ist bereits das Gateoxid 9 ausgebildet.
  • Schnittbild 2d zeigt einen Ausschnitt des Wafers nach der Backend-Prozessierung 2. Der Anordnung ist nunmehr die für die Kontaktierung der Bauelemente notwendige Metallisierung hinzugefügt. Die Bauelemente sind somit fertig hergestellt.
  • Im Schnittbild 2e ist der Schritt des Abtrennens des Oberflächenbereiches des Substrats von dem unterhalb der Wasserstoffschicht gelegenen Teil durch Erwärmen dargestellt. Dabei wird die Wasserstoffschicht 7 durch eine Wärmezufuhr 14 erwärmt, wodurch der Abspaltprozeß ausgelöst wird. Schnittbild 2f zeigt die Anordnung nach Durchführung dieses Schrittes und verdeutlicht die physikalische Trennung des Oberflächenbereichs 16 vom Rest 15 des Substrates.
  • Die Erwärmung des Wasserstoffschicht wird vorzugsweise durch Erwärmung der gesamten Anordnung vollzogen. Bevorzugt kann hierzu ein RTP-Prozeß (rapid thermal processing) angewendet werden. Alternativ dazu können auch Ultraschall- oder Mikrowellenquellen verwendet werden. Außendem werden Laser, bevorzugt IR- oder NdYAG-Laser verwendet. Dabei ist es besonders vorteilhaft, daß die vom Laser emittierte Strahlung überwiegend von der Wasserstoffschicht absorbiert wird. Dadurch dehnt sich der Wasserstoff aus und führt zu einem Aufbrechen des Substrates entlang des Wasserstoffschicht. Dabei unterstützt der starke Temperaturgradient ebenso wie die durch die Bauelementeimplementierung eingebrachten mechanischen Spannungen den Abtrennvorgang. Desweiteren erfolgt die Erwärmung der Wasserstoffschicht vorteilhaft sehr kurzzeitig und lokal eng begrenzt.
  • Da durch das Abtrennen des Oberflächenbereiches vom unteren Teil 15 des Substrats eine extrem dünne, Bauelemente tragende Schicht entsteht, die mechanisch hochempfindlich ist, wird diese Schicht bevorzugt vor der Abtrennung durch Erwärmen der Wasserstoffschicht mechanisch fixiert. Dies erfolgt in bevorzugter Weise durch das Aufkleben eines Trägers 13, der als Siliziumwafer ausgeführt werden kann. In weiterer bevorzugter Weise wird eine mechanische Haltevorrichtung verwendet, die mittels Unterdruck oder elektrostatischer oder magnetischer Kräfte arbeitet.
  • Nach erfolgter Abtrennung können die integrierten Schaltkreise mit dem Trägermaterial verbunden bleiben oder mit der Rückseite auf andere Trägermaterialien aufgebracht werden. Letzteres kann der Weiterverarbeitung durch Drahtbonden, "FlipChip" oder Einhäusung dienen, wobei der ursprüngliche Träger von der Vorderseite wieder entfernt wird. Das endgültige Trägermaterial kann metallisch oder isolierend sein. Es kann ferner flexibel und einer starken Ausdehnung unterworfen sein.
  • Das verbleibende Substrat 15 wird vorzugsweise für die weitere Herstellung integrierter Schaltungen auf dünnen Substratschichten wieder verwendet. Dazu muß es nachbehandelt werden, was vorzugsweise durch chemomechanisches Glätten mittels des bereits erwähnten CMP-Polieren geschehen kann. Das Wiederverwenden führt zu optimaler Materialnutzung des hochreinen Siliziums und stellt gegenüber dem herkömmlichen Herstellungsverfahren eine erhebliche Kostenersparnis bei der Fertigung integrierter Schaltkreise dar.
  • Aus Simulationsrechnungen sind Tiefenverteilungen von durch Wasserstoffimplantation in Siliziumsubstrate erzeugten Strahlenschäden bekannt. Danach befinden sich die Strahlenschäden (Kristallversetzungen, nicht chemisch vollständige Bindungen zwischen den Atomen) räumlich überwiegend nahe der Tiefe der maximalen Wasserstoffkonzentration. Da die elektrisch aktiven Teile der integrierten Bauelemente sich jedoch im unmittelbaren Bereich der Oberfläche befinden, wird die Funktionsweise der Bauelemente dadurch nicht beeinträchtigt.
  • Jedoch besitzen beispielsweise MOS-Transistoren Kanalbereiche im Bereich des Gateoxids, deren Reinheit die elektrischen Eigenschaften des Transistors maßgeblich beeinflussen. Es wird daher, wie in 2 gezeigt, der Gatebereich mittels einer Maskierungsschicht 10 während der Implantation geschützt. Diese Schicht weist durch entsprechende Massenbelegung eine geeignete Dicke und Dichte auf. Bevorzugterweise werden das spezifisch dichte Wolfram oder ein dicker Photolack verwendet. Bevorzugt wird diese Maskierungsschicht photolithographisch unter Verwendung der für die Herstellung der Gatebereiche verwendeten Masken hergestellt.
  • Um eine über der gesamten Waferoberfläche möglichst gleichförmige Tiefe der vergrabenen Wasserstoffschicht zu gewährleisten, ist eine überwiegend ebene Topographie der Waferoberfläche erforderlich. Dies kann bevorzugterweise durch die Verwendung von Planarisierungsverfahren nach dem CMP-Prinzip sichergestellt werden. Zum anderen ist es vorteilhaft, wenn der Schichtaufbau dieser geometrisch ebenen Topographie keine Bestandteile enthält, die die Eindringtiefe der Wasserstoffionen stark beeinflußt. Es sind daher die Dichte, Kernmasse und Elektronenzahl der verwendeten Materialien zu berücksichtigen, wobei Si, SiO2 und Al bevorzugt verwendet werden können. In einer weiteren bevorzugten Ausführung werden Planare Oberflächen mittels einer Schicht 11 erreicht.
  • 3 zeigt Waferschnittdarstellungen eines weiteren CMOS-Prozesses. Dabei werden nach der Backend-Prozessierung und vor dem Schritt des Abtrennens des Oberflächenbereiches Gräben 17 in das Silizium bis zur implantierten Wasserstoffschicht erzeugt. Dieser Prozeß kann durch naßchemisches Ätzen (KOH, Ethyldiamin, Hydrazin etc.) oder durch Trockenätzprozesse durchgeführt werden.
  • Die Gräben können aber auch durch Säge- oder Schneideprozesse erzeugt werden. In einer bevorzugten Ausführung werden diese Gräben an den Orten der später durch die Sägestraßen vorgegebenen Chipgrenzen gefertigt. Ferner ist es vorteilhaft, die Gräben tiefer als die vergrabene Wasserstoffschicht zu erzeugen. Dies ermöglicht das einzelne oder gruppenweise Abtrennen von integrierten Schaltkreisen.
  • Weiterhin der Schritt bevorzugt der Erzeugung von Gräben 17 auch bereits während der Frontendprozessierung durchgeführt werden. Das dabei entstehende Problem, daß die Gräben bei den Belackungsschritten homogene Lackschichten verhindern, erfordert das Auffüllen der Graben beispielsweise mit einem Plasmaoxid. Dieses Füllmaterial muß jedoch wieder entfernt werden.
  • Aus dem Einfügen von unter die Wasserstoffschicht reichenden Gräben 17 resultiert bei nachfolgender Prozessierung in der bereits dargelegten Weise, daß die integrierten Schaltkreise einzeln an dem Träger befestigt sind.
  • 4 zeigt eine vorteilhafte erfindungsgemäße Ausführung des Erwärmungsschrittes durch seitliches Einstrahlen mittels Lasern. Dabei erfolgt nicht, wie in 2 und 3 beschrieben, die Wärmezufuhr von unten durch das Substrat, sondern durch laterale Einstrahlung 18. Der Laserstrahl wird dabei bevorzugterweise fokussiert.
  • In einer weiteren vorteilhaften Ausführung gemäß 4b wird der prozessierte und mit einem Träger 13 in Verbindung stehende Wafer 19 gedreht, wobei die vergrabene Wasserstoffschicht seitlich durch mehrere radiale Laserstrahlen 18 erwärmt wird. Dies führt zu der in 4c dargestellten Trennung der integrierten Schaltkreise vom Restsubstrat 15. Dieses Verfahren läßt sich sowohl mit Wafern durchführen, die Gräben aufweisen, als auch mit solchen, die keine Gräben aufweisen.
  • 5 zeigt eine weitere vorteilhafte Ausführung des Erwärmungsschrittes zur Einzelchipablösung. Dabei wird der Träger nach Aufbringen auf die integrierten Schaltkreise durch vorzugsweise Sägen strukturiert, wie in 5a dargestellt. Nach seitlicher Einstrahlung 18 des Lasers zum Auftrennen der Wasserstoffschicht 7 lassen sich einzelne integrierte Schaltkreise mit dem zugehörigen Abschnitt des Trägers 20 entfernen. 5a verdeutlicht die Ablösung eines einzelnen Chips 20. 5b zeigt eine Draufsicht eines solchermaßen strukturierten Wafers und Trägermaterials und verdeutlicht das zeilenweise und somit gruppenweise Abtrennen von integrierten Schaltkreisen.
  • In einer weiteren bevorzugten Ausführung gemäß 6 wird zusätzlich ein zweiter Laserstrahl 19 verwendet, der von oben in die Gräben 17 einstrahlt und auf die Substratoberfläche trifft. Dabei ist es vorteilhaft, das Profil der Gräben 17 V-förmig auszuführen. Diese V-Profile 21 können durch KOH-Ätzung (Kaliumhydroxid-Lauge) erreicht werden. Der Laserstrahl 19 wird durch die V-förmige Ausführung 21 der Gräben 17 an den schräg verlaufenden Flächen reflektiert und in die Wasserstoffschicht eingespeist. Mittel dieses Verfahrens wird die Einzelchipablösung weiterhin verbessert.

Claims (28)

  1. Verfahren zur Herstellung integrierter Schaltkreise mit folgenden Schritten: zumindest teilweises Erzeugen der integrierten Schaltkreise in einem Oberflächenbereich eines Substrates, Verändern der Beschaffenheit des Substratmaterials in einer Schicht des Substrates, die unterhalb des Oberflächenbereichs liegt, und Abtrennen des Oberflächenbereichs des Substrates von dem unterhalb der veränderten Schicht gelegenen Teil des Substrats durch Erwärmen der veränderten Schicht, wobei das Erwärmen der veränderten Schicht mittels zumindest eines Lasers erfolgt, dessen Strahlung lateral auf die veränderte Schicht trifft.
  2. Verfahren nach Anspruch 1, wobei als Substrat zumindest ein Teil eines Halbleiterwafers verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei das zumindest teilweise Erzeugen der integrierten Schaltkreise CMOS-Prozeßschritte umfaßt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Verändern der Beschaffenheit des Substratmaterials durch Ionenimplantation erreicht wird.
  5. Verfahren nach Anspruch 4, wobei Ionen leichter Elemente verwendet werden.
  6. Verfahren nach Anspruch 4 oder 5, wobei die Ionenimplantation zu einem Zeitpunkt durchgeführt wird, zu dem die Topographie des Oberflächenbereiches weitgehend eben ist und eine örtlich weitgehend gleichförmige Eindringtiefe der Ionen gewährleistet ist.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei während der Ionenimplantation vorbestimmte Teile der Oberfläche durch eine Maskierungsschicht bedeckt sind, die für die verwendeten Ionen weitgehend nicht durchlässig ist.
  8. Verfahren nach Anspruch 7, wobei die Maskierungsschicht photolithographisch strukturiert wird.
  9. Verfahren nach Anspruch 7 oder 8, wobei die Maskierungsschicht eine Schicht mit geeigneter Dicke und Dichte eines Metalls ist.
  10. Verfahren nach Anspruch 7 oder 8, wobei die Maskierungsschicht eine Schicht aus einem Dielektrikum ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei der Oberflächenbereich zumindest während des Schrittes des Abtrennens mechanisch mittels eines Trägers fixiert wird.
  12. Verfahren nach Anspruch 11, wobei der Träger durch einen Sägevorgang in mehrere nicht zusammenhängende Teile getrennt wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei in den Oberflächenbereich Gräben eingefügt werden, durch die der Oberflächenbereich in mehrere nicht zusammenhängende Teile getrennt wird, die nachfolgend einzeln oder gruppenweise abgetrennt werden können.
  14. Verfahren nach Anspruch 13, wobei das Einfügen der Gräben in den Oberflächenbereich naßchemisch erfolgt.
  15. Verfahren nach Anspruch 13, wobei das Einfügen der Gräben in den Oberflächenbereich durch Trockenätzen erfolgt.
  16. Verfahren nach Ansprüche 13, wobei das Einfügen der Gräben in den Oberflächenbereich mittels eines Lasers, durch Sägen oder Schneiden erfolgt.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei die Gräben schräg verlaufende Seitenflächen aufweisen.
  18. Verfahren nach einem der Ansprüche 1 bis 17, wobei der zumindest eine zur Erwärmung verwendete Laser ein IR- oder NdYAG-Laser ist.
  19. Verfahren nach einem der Ansprüche 1 bis 18, wobei zur lateralen Einstrahlung mehrere Laser radial um das Substrat herum angeordnet sind.
  20. Verfahren nach Anspruch 19, wobei das Substrat während des Schrittes des Abtrennens des Oberflächenbereiches gedreht wird.
  21. Verfahren nach einem der Ansprüche 1 bis 18, wobei die laterale Einstrahlung nur Teile des Substrates erfaßt, um nur Teile des Oberflächenbereiches abzutrennen.
  22. Verfahren nach Anspruch 21, wobei das Substrat zusätzlich vertikal mittels eines Lasers bestrahlt wird.
  23. Verfahren nach einem der Ansprüche 1 bis 22, wobei im Schritt des Abtrennens des Oberflächenbereiches eine Ätzflüssigkeit verwendet wird.
  24. Verfahren nach einem der Ansprüche 1 bis 23, wobei die integrierten Schaltkreise Leistungstransistoren enthalten.
  25. Verfahren nach einem der Ansprüche 1 bis 24, wobei das Substrat mechanisch vorgespannt ist.
  26. Verfahren zur Herstellung von Bauelementen, die Solarzellen, mikromechanische Aktuatoren und/oder Sensoren enthalten, mit folgenden Schritten: zumindest teilweises Erzeugen der Bauelemente in einem Oberflächenbereich eines Substrates, Verändern der Beschaffenheit des Substratmaterials in einer Schicht des Substrates, die unterhalb des Oberflächenbereichs liegt, und Abtrennen des Oberflächenbereichs des Substrates von dem unterhalb der veränderten Schicht gelegenen Teil des Substrats durch Erwärmen der veränderten Schicht, wobei das Erwärmen der veränderten Schicht mittels zumindest eines Lasers erfolgt, dessen Strahlung lateral auf die veränderte Schicht trifft.
  27. Verfahren nach Anspruch 1 oder 26, wobei weiterhin der Schritt des Einhäusens des abgetrennten Oberflächenbereichs des Substrates enthalten ist.
  28. Verfahren nach Anspruch 27, wobei das Einhäusen durch Drahtboden oder das Flipchip-Verfahren erfolgt.
DE19750167A 1997-11-12 1997-11-12 Verfahren zur Herstellung integrierter Schaltkreise Expired - Fee Related DE19750167B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19750167A DE19750167B4 (de) 1997-11-12 1997-11-12 Verfahren zur Herstellung integrierter Schaltkreise
EP98965667A EP1051747A1 (de) 1997-11-12 1998-11-11 Verfahren zur herstellung integrierter schaltkreise
PCT/EP1998/007231 WO1999025020A1 (de) 1997-11-12 1998-11-11 Verfahren zur herstellung integrierter schaltkreise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19750167A DE19750167B4 (de) 1997-11-12 1997-11-12 Verfahren zur Herstellung integrierter Schaltkreise

Publications (2)

Publication Number Publication Date
DE19750167A1 DE19750167A1 (de) 1999-05-27
DE19750167B4 true DE19750167B4 (de) 2006-08-31

Family

ID=7848522

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19750167A Expired - Fee Related DE19750167B4 (de) 1997-11-12 1997-11-12 Verfahren zur Herstellung integrierter Schaltkreise

Country Status (3)

Country Link
EP (1) EP1051747A1 (de)
DE (1) DE19750167B4 (de)
WO (1) WO1999025020A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246158B1 (en) * 1999-06-24 2001-06-12 Sensant Corporation Microfabricated transducers formed over other circuit components on an integrated circuit chip and methods for making the same
DE10324751B4 (de) * 2003-05-30 2009-01-22 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102006032488B4 (de) * 2006-07-13 2008-09-25 Infineon Technologies Ag Verfahren zur Bearbeitung von Wafern
DE102011055364A1 (de) * 2011-11-15 2013-05-23 Hochschule für Angewandte Wissenschaft und Kunst - Hildesheim/Holzminden/Göttingen Verfahren zum Materialabtrag an Glasoberflächen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
EP0703608A1 (de) * 1994-09-23 1996-03-27 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur Herstellung begrabener Oxidschichten in einem Silizium-Wafer
US5559043A (en) * 1994-01-26 1996-09-24 Commissariat A L'energie Atomique Method for placing semiconductive plates on a support

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
US5559043A (en) * 1994-01-26 1996-09-24 Commissariat A L'energie Atomique Method for placing semiconductive plates on a support
EP0703608A1 (de) * 1994-09-23 1996-03-27 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Verfahren zur Herstellung begrabener Oxidschichten in einem Silizium-Wafer

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ASPAR B, u.a.: "Transfer of structured and patter- ned thin silico films using the Smart-Cut process" In: Electronic Letters, 10th October 1996, Vol.32, No.21
ASPAR B, u.a.: "Transfer of structured and patter-ned thin silico films using the Smart-Cut process"In: Electronic Letters, 10th October 1996, Vol.32,No.21 *
BRUEL M, ASPAR B, AUBERTON-HERVE A.J.: Smart Cut: A new silicon on insulator material technology based on hydrogen implantation and wafer bonding. In: Jpn. J. App. Phys., 1997, Vol.36, S.1636-1641 *

Also Published As

Publication number Publication date
EP1051747A1 (de) 2000-11-15
DE19750167A1 (de) 1999-05-27
WO1999025020A1 (de) 1999-05-20

Similar Documents

Publication Publication Date Title
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
US6054363A (en) Method of manufacturing semiconductor article
DE69738278T2 (de) Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6103599A (en) Planarizing technique for multilayered substrates
DE112005003123B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
US6548382B1 (en) Gettering technique for wafers made using a controlled cleaving process
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
US7803695B2 (en) Semiconductor substrate and process for producing it
US20060073708A1 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7067430B2 (en) Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction
TW200401340A (en) Strained Si based layer made by UHV-CVD, and devices therein
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE10131249A1 (de) Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
DE102008051494A1 (de) SOI-Substrate mit einer feinen vergrabenen Isolationsschicht
DE4021541C1 (de)
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE112012004024T5 (de) Verfahren zum Übertragen von Materialschichten in 3D-Integrationsprozessen und damit zusammenhängende Strukturen und Vorrichtungen
US9035474B2 (en) Method for manufacturing a semiconductor substrate
DE102008010110A1 (de) Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung
KR0144461B1 (ko) 반도체 웨이퍼 제조방법
DE19750167B4 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE19654301B4 (de) Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator
JP2005136410A (ja) シリコン・シリコン直接ウェハ・ボンディングを用いた、相異なる結晶方位の混成基板（ｈｙｂｒｉｄｓｕｂｓｔｒａｔｅ）上のＣＭＯＳ

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120601