JPS627112A - 半導体単結晶層の製造方法 - Google Patents
半導体単結晶層の製造方法Info
- Publication number
- JPS627112A JPS627112A JP14456585A JP14456585A JPS627112A JP S627112 A JPS627112 A JP S627112A JP 14456585 A JP14456585 A JP 14456585A JP 14456585 A JP14456585 A JP 14456585A JP S627112 A JPS627112 A JP S627112A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- single crystal
- silicon film
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ビームアニールにより絶縁膜上にシリコン単
結晶層を形成する半導体単結晶層の製造方法に関する。
結晶層を形成する半導体単結晶層の製造方法に関する。
近年、電子ビームやレーザによるアニールで絶縁膜上に
シリコンの単結晶層を形成する、所謂Ｓｏ Ｉ （Ｓ
１ｌｉｃｏｎ Ｏｎ Ｉ ｎ５ｕｌａｔｏｒ）技術の
開発が盛んに行われている。また、このＳＯＩ技術を利
用して素子を３次元的に形成する、所謂３次元ＩＣの開
発も進められている。
シリコンの単結晶層を形成する、所謂Ｓｏ Ｉ （Ｓ
１ｌｉｃｏｎ Ｏｎ Ｉ ｎ５ｕｌａｔｏｒ）技術の
開発が盛んに行われている。また、このＳＯＩ技術を利
用して素子を３次元的に形成する、所謂３次元ＩＣの開
発も進められている。
３次元ＩＣを製造するには、シリコンウェハ表 面
に形成された素子（下層素子）上に、層間絶縁膜を形成
した後、上記ＳＯ■技術によって単結晶シリコン層を形
成する。。次いで、該単結晶層に素子（上層素子）を形
成することによって、２層構造素子が実現されることに
なる。
に形成された素子（下層素子）上に、層間絶縁膜を形成
した後、上記ＳＯ■技術によって単結晶シリコン層を形
成する。。次いで、該単結晶層に素子（上層素子）を形
成することによって、２層構造素子が実現されることに
なる。
ところで、エネルギービームによって上層素子形成用の
単結晶シリコン層を作成す′る場合、一般に下地絶縁膜
に開口部を設け、この開口部をシードとして、ビームア
ニールにより非晶質若しくは多結晶のシリコン膜を単結
晶化している。このとき、開口部上に形成されたシリコ
ン膜と絶縁膜上のシリコン膜とに段差ができ、開口部上
のシリコン膜の方が絶縁膜上のそれよりも低くなり、エ
ネルギービームによるアニール時にシリコン膜の流動が
生じる。この結果、開口部近傍でシリコン膜の段切れや
剥離等が生じ、開口部を種としたシリコン層の単結晶化
が困難になる虞れがあった。
単結晶シリコン層を作成す′る場合、一般に下地絶縁膜
に開口部を設け、この開口部をシードとして、ビームア
ニールにより非晶質若しくは多結晶のシリコン膜を単結
晶化している。このとき、開口部上に形成されたシリコ
ン膜と絶縁膜上のシリコン膜とに段差ができ、開口部上
のシリコン膜の方が絶縁膜上のそれよりも低くなり、エ
ネルギービームによるアニール時にシリコン膜の流動が
生じる。この結果、開口部近傍でシリコン膜の段切れや
剥離等が生じ、開口部を種としたシリコン層の単結晶化
が困難になる虞れがあった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、絶縁膜上にシリコンの単結晶層を容易
に形成することができ、３次元ＩＣ等の実現に寄与する
半導体単結晶層の製造方法を提供することにある。
とするところは、絶縁膜上にシリコンの単結晶層を容易
に形成することができ、３次元ＩＣ等の実現に寄与する
半導体単結晶層の製造方法を提供することにある。
本発明の骨子は、開口部のシリコン膜を絶縁膜上のそれ
よりも十分厚く形成することにある。
よりも十分厚く形成することにある。
即ち本発明は、ビームアニールにより絶縁膜上に単結晶
シリコン層を形成する半導体単結晶層の製造方法におい
て、シリコン基体上にシリコン酸化膜等の絶縁膜を形成
したのちこの絶縁膜の一部に開口部を設け、次いで全面
に非晶質若しくは多結晶の第１のシリコン膜を形成し、
次いでこのシリコン膜の前記開口部上を除く部分をエツ
チング除去し、次いで全面に非晶質若しくは多結晶の第
２のシリコン膜を形成し、さらに必要に応じてこの第２
のシリコン膜上に保護膜を形成し、しかるのち上記各シ
リコン膜をエネルギービームの照射によりアニールして
単結晶化するようにした方法である。
シリコン層を形成する半導体単結晶層の製造方法におい
て、シリコン基体上にシリコン酸化膜等の絶縁膜を形成
したのちこの絶縁膜の一部に開口部を設け、次いで全面
に非晶質若しくは多結晶の第１のシリコン膜を形成し、
次いでこのシリコン膜の前記開口部上を除く部分をエツ
チング除去し、次いで全面に非晶質若しくは多結晶の第
２のシリコン膜を形成し、さらに必要に応じてこの第２
のシリコン膜上に保護膜を形成し、しかるのち上記各シ
リコン膜をエネルギービームの照射によりアニールして
単結晶化するようにした方法である。
また本発明は、シリコン基体上に絶縁膜を形成したのら
この絶縁膜の一部に開口部を設け、次いで全面に非晶質
若しくは多結晶のシリコン膜を形成し、次いでこのシリ
コン膜の前記開口部上を除く部分をその途中までエツチ
ング除去し、しかるのち上記シリコン膜をエネルギービ
ームの照射によりアニールして単結晶化するようにした
方法である。
この絶縁膜の一部に開口部を設け、次いで全面に非晶質
若しくは多結晶のシリコン膜を形成し、次いでこのシリ
コン膜の前記開口部上を除く部分をその途中までエツチ
ング除去し、しかるのち上記シリコン膜をエネルギービ
ームの照射によりアニールして単結晶化するようにした
方法である。
本発明によれば、開口部上のシリコン膜を十分厚く形成
することにより、開口部と絶縁膜上とのシリコン膜の段
差を小さくすることができる。このため、エネルギービ
ーム照射による溶融シリコン層の流動が発生することは
なく、再固化に際して段切れや剥離等を未然に防止する
ことができる。
することにより、開口部と絶縁膜上とのシリコン膜の段
差を小さくすることができる。このため、エネルギービ
ーム照射による溶融シリコン層の流動が発生することは
なく、再固化に際して段切れや剥離等を未然に防止する
ことができる。
従って、絶縁膜上に単結晶シリコン層を容易に形成する
ことができ、３次元ＩＣの製作に適用して絶大なる効果
を発揮する。
ことができ、３次元ＩＣの製作に適用して絶大なる効果
を発揮する。
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例方法に係わる
シリコン単結晶層製造工程を示す断面図である。まず、
第１図（ａ）に示す如く基体となる面方位（１００）の
単結晶シリコン基板１１上に厚さ１．３［μｍ］のシリ
コン酸化膜（絶縁膜）１２を形成し、この酸化１１１２
に幅２［μｍ］の開口部１３を設けた。ここで、開口部
１３はテーパ状に形成した。続いて、第１図（ｂ）に示
す如く全面に第１の多結晶シリコン［１１４を堆積し、
開口部１３上に位置する多結晶シリコン膜上にレジスト
等のマスク１５を選択的に形成した。
シリコン単結晶層製造工程を示す断面図である。まず、
第１図（ａ）に示す如く基体となる面方位（１００）の
単結晶シリコン基板１１上に厚さ１．３［μｍ］のシリ
コン酸化膜（絶縁膜）１２を形成し、この酸化１１１２
に幅２［μｍ］の開口部１３を設けた。ここで、開口部
１３はテーパ状に形成した。続いて、第１図（ｂ）に示
す如く全面に第１の多結晶シリコン［１１４を堆積し、
開口部１３上に位置する多結晶シリコン膜上にレジスト
等のマスク１５を選択的に形成した。
次いで、第１図（Ｃ）に示す如く第１の多結晶、！Ｊ：
ｌ：ｚｌ＃１４（７）開。部、３上。部分。外、ヶ。
ｌ：ｚｌ＃１４（７）開。部、３上。部分。外、ヶ。
カルドライエツチングにより除去した。続いて、第１図
（（ｆ）に示す如く、マスク１５を除去したのち、全面
に再び第２の多結晶シリコン１１１６を厚さ０．６［μ
ＴｒＬ］堆積し、その上に保護膜として厚さ０．５［μ
ｍ］のシリコン酸化１１１１７を形成した。ここで、多
結晶シリコン１１１１４．１６は、従来のように開口部
１３で表面が低いものではなく、逆に開口部１３上でシ
リコン酸化１１１１２上よりも高くなっている。即ち、
多結晶シリコン膜１４．１６の膜厚は１．開口部１３上
で１．９［μＴｒＬ］、シリコン酸化１１１２上で０．
６ ［μｒｒＬ］となっており、従来よりも平坦化され
た状態となっている。
（（ｆ）に示す如く、マスク１５を除去したのち、全面
に再び第２の多結晶シリコン１１１６を厚さ０．６［μ
ＴｒＬ］堆積し、その上に保護膜として厚さ０．５［μ
ｍ］のシリコン酸化１１１１７を形成した。ここで、多
結晶シリコン１１１１４．１６は、従来のように開口部
１３で表面が低いものではなく、逆に開口部１３上でシ
リコン酸化１１１１２上よりも高くなっている。即ち、
多結晶シリコン膜１４．１６の膜厚は１．開口部１３上
で１．９［μＴｒＬ］、シリコン酸化１１１２上で０．
６ ［μｒｒＬ］となっており、従来よりも平坦化され
た状態となっている。
この試料を、加速電圧１５［ＫＶ］、ビーム電流２．０
［ｍＡ］、ビーム振り幅５［層］の疑似線状電子ビーム
を用いてアニールしたところ、段切れの発生は完全に抑
えられ、剥離の問題もなく、多結晶シリコン膜１４．１
６の単結晶化を容易に行うことができた。なお、疑似線
状ビームとは、ビーム幅を稼ぐ目的で、ビームの走査方
向と直交する方向にビームを高速偏向させたものである
。
［ｍＡ］、ビーム振り幅５［層］の疑似線状電子ビーム
を用いてアニールしたところ、段切れの発生は完全に抑
えられ、剥離の問題もなく、多結晶シリコン膜１４．１
６の単結晶化を容易に行うことができた。なお、疑似線
状ビームとは、ビーム幅を稼ぐ目的で、ビームの走査方
向と直交する方向にビームを高速偏向させたものである
。
シリコン単結晶層を容易に形成することができる。
このため、３次元ＩＣ等の製造に極めて有効である。
第２図（ａ）（ｂ）は他の実施例方法を説明するための
断面図である。なお、第１図と同一部分には同一符号を
付して、その詳しい説明は省略する。
断面図である。なお、第１図と同一部分には同一符号を
付して、その詳しい説明は省略する。
この実施例では、前記第１図（ａ）に示すシリコン酸化
膜１２及び開口部１３の形成の後、第２図（ａ）に示す
如く全面に非晶質シリコン膜２１を厚さ１．９［μＴｒ
Ｌ］堆積した。ここで、この非晶質シリコン１１２１の
堆積は超高真空中で行い、開口部１３には、所謂固相エ
ピタキシャル成長により単結晶シリコン領域２２を形成
した。
膜１２及び開口部１３の形成の後、第２図（ａ）に示す
如く全面に非晶質シリコン膜２１を厚さ１．９［μＴｒ
Ｌ］堆積した。ここで、この非晶質シリコン１１２１の
堆積は超高真空中で行い、開口部１３には、所謂固相エ
ピタキシャル成長により単結晶シリコン領域２２を形成
した。
次いで、第２図（ｂ）に示す如く非晶質シリコン膜２１
の開口部１３上に位置する部分以外をケミカルドライエ
ツチングにより厚さ０．６［μＴｒＬ］除去した。この
状態では、シリコン１０２１．２２の厚さは、先の実施
例と同様に開口部１３でシリコン酸化膜１２上のそれよ
りも厚くなっている。
の開口部１３上に位置する部分以外をケミカルドライエ
ツチングにより厚さ０．６［μＴｒＬ］除去した。この
状態では、シリコン１０２１．２２の厚さは、先の実施
例と同様に開口部１３でシリコン酸化膜１２上のそれよ
りも厚くなっている。
この試料を先の実施例と同様に疑似線状電子ビームでア
ニールしたところ、エピタキシャル成長成長した単結晶
領域２２の効果により、ビーム電流１．８ ［ｍＡ］で
、均一な単結晶層を得ることができた。
ニールしたところ、エピタキシャル成長成長した単結晶
領域２２の効果により、ビーム電流１．８ ［ｍＡ］で
、均一な単結晶層を得ることができた。
なお、本発明は上述した各実施例方法に限定さに限るも
のではなく、絶縁膜であればよい。また、保Ｉｌｌとし
ては、シリコン酸化膜の代りにシリコン窒化膜、或いは
これらと高融点金属との２層若しくは３層構造を用いる
ことが可能である。ざらに、ビームアニール時における
シリコンの蒸発等 ・を十分抑えることができ
れば、この保護膜を除去することも可能である。また、
それぞれの膜厚。
のではなく、絶縁膜であればよい。また、保Ｉｌｌとし
ては、シリコン酸化膜の代りにシリコン窒化膜、或いは
これらと高融点金属との２層若しくは３層構造を用いる
ことが可能である。ざらに、ビームアニール時における
シリコンの蒸発等 ・を十分抑えることができ
れば、この保護膜を除去することも可能である。また、
それぞれの膜厚。
開口部の形状及び大きさ等も、仕様に応じて適宜変更可
能である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実流することができる。
能である。その他、本発明の要旨を逸脱しない範囲で、
種々変形して実流することができる。
第１図（ａ）〜（ｄ）は本発明の一実施例方法に係わる
シリコン単結晶層の製造工程を示す断面図、第２図（ａ
）（ｂ）は他の実施例方法を説明するための工程断面図
である。 １１・・・単結晶シリコン基板、１２・・・シリコン酸
化膜（絶縁１り、１３・・・開口部、１４・・・第１の
多結晶シリコン膜、１５・・・マスク、１６・・・第２
の多結晶シリコン躾、１７・・・シリコン酸化ｌＩ（保
護膜）、２１・・・非晶質シリコン躾、２２・・・単結
晶領域。 出願人 工業技術院長′ 等々力 達 第２図
シリコン単結晶層の製造工程を示す断面図、第２図（ａ
）（ｂ）は他の実施例方法を説明するための工程断面図
である。 １１・・・単結晶シリコン基板、１２・・・シリコン酸
化膜（絶縁１り、１３・・・開口部、１４・・・第１の
多結晶シリコン膜、１５・・・マスク、１６・・・第２
の多結晶シリコン躾、１７・・・シリコン酸化ｌＩ（保
護膜）、２１・・・非晶質シリコン躾、２２・・・単結
晶領域。 出願人 工業技術院長′ 等々力 達 第２図
Claims (8)
- （１）基体のシリコン表面上に絶縁膜を形成しこの絶縁
膜の一部に開口部を設ける工程と、次いで全面に非晶質
若しくは多結晶の第１のシリコン膜を形成する工程と、
上記シリコン膜の前記開口部上を除く部分をエッチング
する工程と、次いで全面に非晶質若しくは多結晶の第２
のシリコン膜を形成する工程と、次いで上記各シリコン
膜をエネルギービームの照射によりアニールして単結晶
化する工程とを含むことを特徴とする半導体単結晶層の
製造方法。 - （２）前記第２のシリコン膜上に保護膜を形成したのち
前記エネルギービームの照射を行うことを特徴とする特
許請求の範囲第１項記載の半導体単結晶層の製造方法。 - （３）前記保護膜として、シリコン酸化膜、シリコン窒
化膜、或いはこれらの少なくとも一方と高融点金属との
２層若しくは３層構造を用いたことを特徴とする特許請
求の範囲第２項記載の半導体単結晶層の製造方法。 - （４）基体のシリコン表面上に絶縁膜を形成しこの絶縁
膜の一部に開口部を設ける工程と、次いで全面にシリコ
ン膜を形成する工程と、上記シリコン膜の前記開口部上
を除く部分をその途中までエッチング除去する工程と、
次いで上記シリコン膜をエネルギービームの照射により
アニールして単結晶化する工程とを含むことを特徴とす
る半導体単結晶層の製造方法。 - （５）前記シリコン膜は、非晶質若しくは多結晶のシリ
コン膜であることを特徴とする特許請求の範囲第４項記
載の半導体単結晶層の製造方法。 - （６）前記シリコン膜は非晶質若しくは多結晶のシリコ
ン膜であり、且つ前記開口部上のシリコン膜は固相エピ
タキシャル成長により形成された単結晶シリコン膜であ
ることを特徴とする特許請求の範囲第４項記載の半導体
単結晶層の製造方法。 - （７）前記シリコン膜上に保護膜を形成したのち前記エ
ネルギービームの照射を行うことを特徴とする特許請求
の範囲第４項記載の半導体単結晶層の製造方法。 - （８）前記保護膜として、シリコン酸化膜、シリコン窒
化膜、或いはこれらの少なくとも一方と高融点金属との
２層若しくは３層構造を用いたことを特徴とする特許請
求の範囲第７項記載の半導体単結晶層の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14456585A JPS627112A (ja) | 1985-07-03 | 1985-07-03 | 半導体単結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14456585A JPS627112A (ja) | 1985-07-03 | 1985-07-03 | 半導体単結晶層の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS627112A true JPS627112A (ja) | 1987-01-14 |
Family
ID=15365188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14456585A Pending JPS627112A (ja) | 1985-07-03 | 1985-07-03 | 半導体単結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11617439B2 (en) * | 2020-02-21 | 2023-04-04 | Thermo Electron Led Gmbh | Shelf for a climate cabinet and set and climate cabinet comprising said shelf |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155765A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5919311A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 半導体装置の製造方法 |
-
1985
- 1985-07-03 JP JP14456585A patent/JPS627112A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155765A (en) * | 1981-03-20 | 1982-09-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5919311A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11617439B2 (en) * | 2020-02-21 | 2023-04-04 | Thermo Electron Led Gmbh | Shelf for a climate cabinet and set and climate cabinet comprising said shelf |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4874718A (en) | Method for forming SOI film | |
| JPS627112A (ja) | 半導体単結晶層の製造方法 | |
| JPH0799335A (ja) | 半導体膜の除去加工方法及び光起電力素子の製造方法 | |
| JPS5886717A (ja) | 単結晶シリコン膜形成法 | |
| JPS62202559A (ja) | 半導体装置及びその製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS6319808A (ja) | 半導体単結晶層の製造方法 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPS6395616A (ja) | 半導体単結晶層の製造方法 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
| JPS6194367A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS5893215A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS63300510A (ja) | 積層型半導体装置 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPS5893217A (ja) | 半導体結晶膜の製造方法 | |
| JPS5837951A (ja) | 多層半導体素子の製造方法 | |
| JPS60210833A (ja) | 半導体装置の製造方法 | |
| JPS61174622A (ja) | 半導体装置の製造方法 | |
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 | |
| JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
| JPH01138749A (ja) | 半導体装置の製造方法 | |
| JPS61114514A (ja) | 半導体装置の製造方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 |