JPS6042869A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6042869A JPS6042869A JP59131194A JP13119484A JPS6042869A JP S6042869 A JPS6042869 A JP S6042869A JP 59131194 A JP59131194 A JP 59131194A JP 13119484 A JP13119484 A JP 13119484A JP S6042869 A JPS6042869 A JP S6042869A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- substrate
- manufacturing
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000463 material Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 2
- 210000002268 wool Anatomy 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 239000002826 coolant Substances 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 claims 1
- 230000008025 crystallization Effects 0.000 claims 1
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 239000012811 non-conductive material Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/082—Ion implantation FETs/COMs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
- Motor And Converter Starters (AREA)
- Element Separation (AREA)
- Led Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Burglar Alarm Systems (AREA)
- Glass Compositions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本ll明は、少なくとも、ある導電型の不l111物を
・)JJD中の他の導電性型の部分にプレデポジション
おJ、ひ拡散さ1!(fこに上記のある電導性型のウー
rルを形成りる第1の工程と、不純物の第“2のプレテ
ボシシ」ンおよび拡散を1テうことによりチト関するも
のである。
・)JJD中の他の導電性型の部分にプレデポジション
おJ、ひ拡散さ1!(fこに上記のある電導性型のウー
rルを形成りる第1の工程と、不純物の第“2のプレテ
ボシシ」ンおよび拡散を1テうことによりチト関するも
のである。
(発明の技術向背@]
このような型式の方法は、IEEE Lノournal
or 5olid−8tatq 5ircu目s、Vc
il、SC−,11,No、 6. [)eceml+
er 1976、 pD8Q9−f317に掲載された
J 、 D 、 P 1uuullerトJ 、 D
、 MQilldl との著によるA 〜101101
iditl+ic 200−V 0MO8Analog
5w1tcl+に記されている。この文献では、上記
の型式の方法を高電圧Nブt・ネルD M OS I−
ランジスタの製造過程に採用しており、ウェルおよび領
域の形成は基板を覆う酸化物膜に設置ノられた同一の開
孔を通して行なわれている。また、−ウェルと領域ど基
板とIJ、それぞれP−型、N+型、N−型物・Uで形
成されている。DMO8+−ランジスタにおいてIJ、
N”MI或おJ:ひN−基板1まそれぞれソースお上び
トレ、インとして使用される。そし−C上記文献に記さ
れているように、ドレインとソース間のパンチスルーを
防止するために、この両者は少なくとも2.5ミクロン
のm隔をおいて形成されていなければならない。このバ
ンチスルーが生しる頻度は比較的高い。
or 5olid−8tatq 5ircu目s、Vc
il、SC−,11,No、 6. [)eceml+
er 1976、 pD8Q9−f317に掲載された
J 、 D 、 P 1uuullerトJ 、 D
、 MQilldl との著によるA 〜101101
iditl+ic 200−V 0MO8Analog
5w1tcl+に記されている。この文献では、上記
の型式の方法を高電圧Nブt・ネルD M OS I−
ランジスタの製造過程に採用しており、ウェルおよび領
域の形成は基板を覆う酸化物膜に設置ノられた同一の開
孔を通して行なわれている。また、−ウェルと領域ど基
板とIJ、それぞれP−型、N+型、N−型物・Uで形
成されている。DMO8+−ランジスタにおいてIJ、
N”MI或おJ:ひN−基板1まそれぞれソースお上び
トレ、インとして使用される。そし−C上記文献に記さ
れているように、ドレインとソース間のパンチスルーを
防止するために、この両者は少なくとも2.5ミクロン
のm隔をおいて形成されていなければならない。このバ
ンチスルーが生しる頻度は比較的高い。
r発明の目的]一
本発明の目的は、上記の型式の方法でありなか、ら、上
記のような&l洩が少なくともがなりの程度減少された
半導I4装ばの製造方法をJli供することである。
記のような&l洩が少なくともがなりの程度減少された
半導I4装ばの製造方法をJli供することである。
[発明のatt凹]
本発明で(、t、この目的を達成リ−るために1.[記
チャネルゾーンを、少なくとも前記の第1拡敞の間は窒
化シリコンの島に覆われるポリシリコングー:・の下に
形成す゛るようにし、ている。
チャネルゾーンを、少なくとも前記の第1拡敞の間は窒
化シリコンの島に覆われるポリシリコングー:・の下に
形成す゛るようにし、ている。
窒化シリニ゛1ントは非常にち密な構造を有するの(・
、120 (’) ’C′iiの比較的+14温下、5
0BSIli1等の艮時間、窒^隻の非油化性雰囲気下
で行われる第1拡散ツメ及はづ可能性のある好ましくな
い影響から、ポリシリ:1ンゲートを保護する。したが
って、M I Jli:敗中にポリシリコングー1〜に
穴(pit )が生しること1.i<r−い。その結東
、第2プレデボジシ」ンエl♀でIIRり込まれる不純
物は、ポリシリコンγ−1・の下のソ〜ンに達しない。
、120 (’) ’C′iiの比較的+14温下、5
0BSIli1等の艮時間、窒^隻の非油化性雰囲気下
で行われる第1拡散ツメ及はづ可能性のある好ましくな
い影響から、ポリシリ:1ンゲートを保護する。したが
って、M I Jli:敗中にポリシリコングー1〜に
穴(pit )が生しること1.i<r−い。その結東
、第2プレデボジシ」ンエl♀でIIRり込まれる不純
物は、ポリシリコンγ−1・の下のソ〜ンに達しない。
したがって、こ0)J:うにして1造されたチVネルの
艮ざに対して影Vそ及はりこと乙ない。
艮ざに対して影Vそ及はりこと乙ない。
〔発明の実IA則1
本発明の上述しに目的およびそれ以外目的やイの特徴に
ついで、1ス下に回向を参照して説明する。
ついで、1ス下に回向を参照して説明する。
第4図に示しIこように、まず、N−一昼板1すなわら
N型物!4を非常に低濃度にド、−プした基板1を出発
物Uど−1や。そしてこのU板1の表面に)r−ル1;
−化シリコン1il12を成長ざUる。そして、マスク
3を、フィールド酸化9932層2上のいわゆる能動領
域部分に形成ツる。このマス23は、次に行うエツチン
グでフィール1:鹸化シリコン層2の被覆されてシ1な
い部分が除去されるとぎに、フィールド鹸化シリコンu
2の鎖酸部分を保護スるためのマスクである。こうして
フィールド酸化シリコン層2の中に開孔4゛が形成さす
る。
N型物!4を非常に低濃度にド、−プした基板1を出発
物Uど−1や。そしてこのU板1の表面に)r−ル1;
−化シリコン1il12を成長ざUる。そして、マスク
3を、フィールド酸化9932層2上のいわゆる能動領
域部分に形成ツる。このマス23は、次に行うエツチン
グでフィール1:鹸化シリコン層2の被覆されてシ1な
い部分が除去されるとぎに、フィールド鹸化シリコンu
2の鎖酸部分を保護スるためのマスクである。こうして
フィールド酸化シリコン層2の中に開孔4゛が形成さす
る。
第5図に示したように、給1に装−の上表面にゲート酸
化物どなる酸化シリコン層5を形成づる。
化物どなる酸化シリコン層5を形成づる。
そして、酸化シリコン層5の上にポリシリコン層6を形
成する。
成する。
第6図に示したように、ポリシリコン層8のゲート部分
にマスク1を形成する。マスク7は、次に(jうエツチ
ングでポリシリコン−〇の?& rdされていない部分
が除去されるとぎにこのゲート部分を保■する。
にマスク1を形成する。マスク7は、次に(jうエツチ
ングでポリシリコン−〇の?& rdされていない部分
が除去されるとぎにこのゲート部分を保■する。
第7°図に示しlJように、)r−ルド紬化シリ1;ン
層2上の能動鎖酸部分にフオ]・レタストマスク8を形
Iiする。このフォトレジストマスク8は、次に行うエ
ツチングによって酸化シリコン層5のポリシリコン層6
でh1置されていない部分が貯去されるとB tJ、冒
−ルト鍍化シ1に1ンl1iJ2の領域部5′i′を腺
、11f!、lるためのマスクである。この過程C1・
INリシ1に1ンロ6 ”c被覆されたゲート耐化物5
か71j液さjlご、。このゲート酸化物5は、フィー
ル1蔽化シリ に・雇2の中にある開孔9と10を分−
シ(いる。
層2上の能動鎖酸部分にフオ]・レタストマスク8を形
Iiする。このフォトレジストマスク8は、次に行うエ
ツチングによって酸化シリコン層5のポリシリコン層6
でh1置されていない部分が貯去されるとB tJ、冒
−ルト鍍化シ1に1ンl1iJ2の領域部5′i′を腺
、11f!、lるためのマスクである。この過程C1・
INリシ1に1ンロ6 ”c被覆されたゲート耐化物5
か71j液さjlご、。このゲート酸化物5は、フィー
ル1蔽化シリ に・雇2の中にある開孔9と10を分−
シ(いる。
多118図に乃u、 t:二よう1こ、いわゆるP−マ
スク11台、左mlに漏る方のアーr−ルト鹸化シリコ
ン府2、および基板1上の開孔9の部分、およびポリシ
リロン藤6の一611分を覆うように形成する。このマ
ス、/11iJ、 、 Iに1次に行うP型物質たとえ
はボロンの71.ノテホジションの間に基板1を保護す
るための乙の1゛あ先このプレデポジションは、図の矢
印12の方向にrΔシン注入法よるイオン注入をITな
って、 M 1121の中の開孔1oの部分の下にP型
物質の薄い−13をJlj成するものである。この局1
31、X、ρ型ftn”FのトarオンでL!!/進さ
れるのでプラス甲(六Iルア、、: 、、、このりは低
濃度ドーピング層−である。ここで)上目J t<きこ
とは、このイオンン主人のトh)に、ポリシリコン層6
も、フィールド酪化シリ=1>層2の被覆されていない
81E分も、h! l1ffl 1のυ)jILloの
部分とこの開孔の全表面のみにP型物質か注入されるた
めのマスクどして使用されていることである。このため
、マスク11を、ポリシリコン層6を越えて広ける必要
はない。
スク11台、左mlに漏る方のアーr−ルト鹸化シリコ
ン府2、および基板1上の開孔9の部分、およびポリシ
リロン藤6の一611分を覆うように形成する。このマ
ス、/11iJ、 、 Iに1次に行うP型物質たとえ
はボロンの71.ノテホジションの間に基板1を保護す
るための乙の1゛あ先このプレデポジションは、図の矢
印12の方向にrΔシン注入法よるイオン注入をITな
って、 M 1121の中の開孔1oの部分の下にP型
物質の薄い−13をJlj成するものである。この局1
31、X、ρ型ftn”FのトarオンでL!!/進さ
れるのでプラス甲(六Iルア、、: 、、、このりは低
濃度ドーピング層−である。ここで)上目J t<きこ
とは、このイオンン主人のトh)に、ポリシリコン層6
も、フィールド酪化シリ=1>層2の被覆されていない
81E分も、h! l1ffl 1のυ)jILloの
部分とこの開孔の全表面のみにP型物質か注入されるた
めのマスクどして使用されていることである。このため
、マスク11を、ポリシリコン層6を越えて広ける必要
はない。
第9図に示しIこように、P型18!I質の2違い層1
3を基板1に拡散Jる。これは、1200”C等の比較
的高温下、50時間等の長時間、窒素等の非す1的な舅
°囲気下で行われる。その結果、畝淵反1〜−ブのP−
ウェル14が得られる。ウェル14は、ゲート酸化物5
の下)5、フィールド鹸化シリ−〕〕・−2の下に横に
広がっている。
3を基板1に拡散Jる。これは、1200”C等の比較
的高温下、50時間等の長時間、窒素等の非す1的な舅
°囲気下で行われる。その結果、畝淵反1〜−ブのP−
ウェル14が得られる。ウェル14は、ゲート酸化物5
の下)5、フィールド鹸化シリ−〕〕・−2の下に横に
広がっている。
この拡散を行った後、ポリシリコン層6の中に穴15お
よび16が生じているがもしれない。これらの穴は、こ
のポリシリコン層・6を通って延ひ、下に横たわってい
るグー1〜廐化物5に達している。
よび16が生じているがもしれない。これらの穴は、こ
のポリシリコン層・6を通って延ひ、下に横たわってい
るグー1〜廐化物5に達している。
110図に示したように、いわゆるN+マスン11を、
左側にある方のフィールド敞化シリコン廟2、お」:ひ
基板1の開孔9 、 jjよひボリシリニ1ン層6の一
部分を覆うように形成する。このマスク17は、主に次
に11うリンなどN型物質を開孔10を通してU(反1
にアレデポジションする際に、U板1台区護するための
らのである。この第2のプレ7−ポジション(J、図の
矢印18で示した方向にイオン注入を1:iうしのであ
る。そして基板1の上表面の十にN潤物質のavい層1
9か形成される。しかし、穴15かあるためにポリシリ
コン層6がN型11に子の匪/、>lンの陣皇どGらな
いのC1このトJ型物質の;illい層19(1、基板
1の上表面の開孔19の部分のみてむくケ−1・Ia
11; 11iJ 5の下にも広かる。このN型物質の
訃い1Ji91.j、N型原子の陰イオンで製造される
のでマrノスj−1号で示した。このN型物質の薄い層
19(J尚irJ庶1−ピング層である。
左側にある方のフィールド敞化シリコン廟2、お」:ひ
基板1の開孔9 、 jjよひボリシリニ1ン層6の一
部分を覆うように形成する。このマスク17は、主に次
に11うリンなどN型物質を開孔10を通してU(反1
にアレデポジションする際に、U板1台区護するための
らのである。この第2のプレ7−ポジション(J、図の
矢印18で示した方向にイオン注入を1:iうしのであ
る。そして基板1の上表面の十にN潤物質のavい層1
9か形成される。しかし、穴15かあるためにポリシリ
コン層6がN型11に子の匪/、>lンの陣皇どGらな
いのC1このトJ型物質の;illい層19(1、基板
1の上表面の開孔19の部分のみてむくケ−1・Ia
11; 11iJ 5の下にも広かる。このN型物質の
訃い1Ji91.j、N型原子の陰イオンで製造される
のでマrノスj−1号で示した。このN型物質の薄い層
19(J尚irJ庶1−ピング層である。
ここ(注目りパ′\きことは、この、イン1ン)主人の
間に、ポリシリ−]ン層6もフィールド酸化シリコン1
Li2の被覆されていない部分もマスクとして使用ざ1
しることである。このマスクは、大部分を例外どして、
N型物質か基板表面の開孔10の部分にのみ注入fる」
:うにJ−るためのものである。こうしてポリシリ二1
ンー6によって、1型物質の薄い層13およびN型物質
の薄い層10は確実にしルファシCメン1−で注入され
る。、ザな1)ち、これらの肩は正確に同じ開孔10の
中に形成されるのである。
間に、ポリシリ−]ン層6もフィールド酸化シリコン1
Li2の被覆されていない部分もマスクとして使用ざ1
しることである。このマスクは、大部分を例外どして、
N型物質か基板表面の開孔10の部分にのみ注入fる」
:うにJ−るためのものである。こうしてポリシリ二1
ンー6によって、1型物質の薄い層13およびN型物質
の薄い層10は確実にしルファシCメン1−で注入され
る。、ザな1)ち、これらの肩は正確に同じ開孔10の
中に形成されるのである。
第11図に示したように、N型物質の;Wい層19の上
記P−ウェル14/\の拡散を前記ど同様に行う。
記P−ウェル14/\の拡散を前記ど同様に行う。
ぞの結果、N+領域20が得られる。このN+f貢域2
0は、穴15より注入されたイン1ンに」、−)で、T
7 r−ルIJM化シリコン層2の下とグー1〜廐化物
5の下に広がり、「)−ウェル14の1jユ界に遅して
いる。
0は、穴15より注入されたイン1ンに」、−)で、T
7 r−ルIJM化シリコン層2の下とグー1〜廐化物
5の下に広がり、「)−ウェル14の1jユ界に遅して
いる。
こうして、N”Bul!20とウェル14との間のヂt
’ネル艮は縮小、し、ゼロになっている。N+鎮トシ¥
20と口板1はそれぞれDMOSトランシスクのソース
および]−レインどして使用されるので、このようにル
ー洩によってソースとドレインが接触しているIIで(
iトレインは明らかに作用しない。
’ネル艮は縮小、し、ゼロになっている。N+鎮トシ¥
20と口板1はそれぞれDMOSトランシスクのソース
および]−レインどして使用されるので、このようにル
ー洩によってソースとドレインが接触しているIIで(
iトレインは明らかに作用しない。
また、PMO8l・ランジスタを製迅する場合は、第1
2図および第13図に示したようにしてその製造を行な
うことができる。以下これについて曲単に説明する。
2図および第13図に示したようにしてその製造を行な
うことができる。以下これについて曲単に説明する。
まず、上述の装造工(♀にわ°Cいて11)最初の上狛
造工19で、鶴脳の上にP+マスク21を形成する(、
a! 12図)。このマスク21は主に開孔10を1
!護りる。、この後、矢印22で示したようにP型物質
を1用孔9に注入゛りる。こうして、プラス符号で示し
たP M ja itの薄い層23がU仮1の表面の下
に形成される。しかし穴1GがあるためにこのP型物質
のiW L’ fiJ 23はu +a iの開孔9の
中だけでなくゲート鈷化物5の下にも広がっている。
造工19で、鶴脳の上にP+マスク21を形成する(、
a! 12図)。このマスク21は主に開孔10を1
!護りる。、この後、矢印22で示したようにP型物質
を1用孔9に注入゛りる。こうして、プラス符号で示し
たP M ja itの薄い層23がU仮1の表面の下
に形成される。しかし穴1GがあるためにこのP型物質
のiW L’ fiJ 23はu +a iの開孔9の
中だけでなくゲート鈷化物5の下にも広がっている。
追加の第2の主製造工程では、第10図に示した」−う
にP型物質の薄い層23を鉦根1の中に拡散づる。その
結果、P1領1i124が19られる。P1領I我24
は、フイ・−ルド融化シリコン層2の下とゲート鎗化物
5の下に横方向に広がり、ぞこでP−ウェル14の境界
に達する。こうして穴16による漏洩/I(あると、P
’ FJI la 24とウェル14との間のチャネ
ルソーン艮か短縮ざ11てゼロになる p +″領域2
4どつエル+41J、、 pNios l・ランジスタ
のソースとトレインとじC1史用されるものなので、こ
のような漏洩ににつで両省が接触している仙ばではトレ
イン1j明らかに作用しない。
にP型物質の薄い層23を鉦根1の中に拡散づる。その
結果、P1領1i124が19られる。P1領I我24
は、フイ・−ルド融化シリコン層2の下とゲート鎗化物
5の下に横方向に広がり、ぞこでP−ウェル14の境界
に達する。こうして穴16による漏洩/I(あると、P
’ FJI la 24とウェル14との間のチャネ
ルソーン艮か短縮ざ11てゼロになる p +″領域2
4どつエル+41J、、 pNios l・ランジスタ
のソースとトレインとじC1史用されるものなので、こ
のような漏洩ににつで両省が接触している仙ばではトレ
イン1j明らかに作用しない。
本発明に係る製造り法では、N1領域20とx−−m板
1との間等に前記の漏洩が生じることを避けるために、
第9図に示したP型物質の拡散の開始前に、酸化シリコ
ン層25を装置の上表面に形成し、ざらにこの酸化シリ
コン層25の−Lに第1図が示すよう4M化シリコン層
26を形成する。このようにすると、ポリシリコン噛6
が、拡散にJ、る望ましくない彰−から保護されるので
、ポリシリコン層6に穴が生しない:その結果、前記第
10口に対応する工程の終了後において、給2図か示゛
すように囮19は開孔10を越えて広がることはない。
1との間等に前記の漏洩が生じることを避けるために、
第9図に示したP型物質の拡散の開始前に、酸化シリコ
ン層25を装置の上表面に形成し、ざらにこの酸化シリ
コン層25の−Lに第1図が示すよう4M化シリコン層
26を形成する。このようにすると、ポリシリコン噛6
が、拡散にJ、る望ましくない彰−から保護されるので
、ポリシリコン層6に穴が生しない:その結果、前記第
10口に対応する工程の終了後において、給2図か示゛
すように囮19は開孔10を越えて広がることはない。
したかっ−C,第3図に示した次に行う拡散の工程で、
N+偵域20どN−−7144し1どの間に漏洩2δが
生じることはなく、この領域およびU板をそれぞれソー
スおよびドレインどし゛(使用−りる0N10Sトラン
ジスタのソース、トレインの間にb沃d洩は生じない。
N+偵域20どN−−7144し1どの間に漏洩2δが
生じることはなく、この領域およびU板をそれぞれソー
スおよびドレインどし゛(使用−りる0N10Sトラン
ジスタのソース、トレインの間にb沃d洩は生じない。
上記の製造方法は、それぞれの方向に対して300vの
電圧をブロックできる高電圧両方向性ルリ御スイッチの
Inや、r E E E r ntcrnationa
lS olid−−S Late Cil’ct3it
s C01l’rev(!nQe[)ijest or
Papers 、N、Y、LISA 18−20 1
981.2月、11r1.238〜239に揚収されL
’vV 、 It 、 A 、 M attl+eus
著の400Vs ’+ViCl18S ror 3 u
l+5criber L ine 1 nter −r
acOに記さiL /こ一般の型のスイッチの製造に使
用され、;61足−4’ /・、き結果が得られた。
電圧をブロックできる高電圧両方向性ルリ御スイッチの
Inや、r E E E r ntcrnationa
lS olid−−S Late Cil’ct3it
s C01l’rev(!nQe[)ijest or
Papers 、N、Y、LISA 18−20 1
981.2月、11r1.238〜239に揚収されL
’vV 、 It 、 A 、 M attl+eus
著の400Vs ’+ViCl18S ror 3 u
l+5criber L ine 1 nter −r
acOに記さiL /こ一般の型のスイッチの製造に使
用され、;61足−4’ /・、き結果が得られた。
以上、本発明の原理を上記の特定の装置に関しで説明し
たが、上記の説明は〜実M例を述べたに過き4°、本発
明の範囲を限定するものでけむい。
たが、上記の説明は〜実M例を述べたに過き4°、本発
明の範囲を限定するものでけむい。
41面の一ψb説明
第1図乃至第3図は本発明に係る半導体装置の!f’J
J’175法を説明fるための半導体ajN置の断面
模式図τあり、第4図15至第11図はON=l OS
+・ランシスシの製造方法をN1明するための半導体
装置の811面し1式11第1.20および第13図は
P M OSトランジスタのvに^右方法説明するため
の半導体装l17めW;面(ム> ′XL3’rある。
J’175法を説明fるための半導体ajN置の断面
模式図τあり、第4図15至第11図はON=l OS
+・ランシスシの製造方法をN1明するための半導体
装置の811面し1式11第1.20および第13図は
P M OSトランジスタのvに^右方法説明するため
の半導体装l17めW;面(ム> ′XL3’rある。
1・・’MIfi、2・・・フィールド融化シリコン層
、3・・・′マスク、5・・・ケート融化物、6・・・
ポリシリコン層、7・・・マスク、8・・・フォ!・レ
ジストマスク、9.10・・・開孔、11・・・P−マ
スク、13・・・P型物質の薄い層、14・・・ウェル
へ、15.16・・・穴、17・・・N +マスク、1
9・・・N型物質のaい層、2o・・・N+領領域21
・・・P+マスク、23・・・P型vJJ賀の薄い層、
24・・・叡P+領域、25・・・酸化シリコン層、2
6・・・窒化シリコン層。
、3・・・′マスク、5・・・ケート融化物、6・・・
ポリシリコン層、7・・・マスク、8・・・フォ!・レ
ジストマスク、9.10・・・開孔、11・・・P−マ
スク、13・・・P型物質の薄い層、14・・・ウェル
へ、15.16・・・穴、17・・・N +マスク、1
9・・・N型物質のaい層、2o・・・N+領領域21
・・・P+マスク、23・・・P型vJJ賀の薄い層、
24・・・叡P+領域、25・・・酸化シリコン層、2
6・・・窒化シリコン層。
出願人代理人 弁理士 鈴汀武r
Claims (7)
- (1)mlの導電型−の基板の上にポリシリコンクーl
−を形成りる工程ど、 上記基(反に第2の導電型物質の第1プレテボジシ」ン
を行う工程と、 上記基板中に上記第2の導電型のウェルか形成さ4する
」、うに、V記基板中に上記第2の導電型物°日の第1
j広敞を行う工程と、 上記口1+、? lこ不純物の第2プレデポジシヨンお
J、ひ第2 I17: 駁をf7なって、上記ポリシリ
コンゲートの下に形成さ口るチ11ネルゾーンににって
上記つ1ルのjJl界と隔Cられた領域を形成する工程
と、少b りどし上記の第1拡散の間はポリシリコン′
f−1を窒化シリ−]コンで被1!ケる工程とからなる
ことを特敞どする半導体S!i装置のII!造方法。 - (2) 」−記の第1拡散を窒素雰囲気下で行なう特ム
′[請求の範囲第1頂記級の製造方法。 - (3) 上記基板を酸化物層て預い、その鹸化物層に開
孔を設け、この開孔を通して上記ウ−[ルを形成し、さ
らにこの開孔を通し、て上記領域を上記ウェルの中に形
成して、上記U仮をeihの1・しrンとし、゛この形
成した領域をlのソースとりる′vi許晶求の範囲第1
項記載の’JA造方法。 - (4) 上記第1の導電型物質がN型物質であり、上記
第2の導電型物質がP型物質である特8′1品求の範囲
第1項記載の製造方法。 - (5) 上記U仮を鹸化物層でvNい、その鹸化物層に
第1の開孔を設け−Cその開孔を通して装置のトレイン
となるウェルを形成し、さらにぞの鹸化物口に第2の開
孔を設けてその第2の開孔を使用し′C装置のソースど
なる領域を形成する特許請求の範囲第1項記載の製造方
法。 - (6)・上記第2の導電型物質おJ:ひ上記不ηロ物が
P型物質である特許請求の範囲第5項記載のI°1造方
法。 - (7) 第1のプレデポジションを−(′Aン江入法て
行うV1訂請求の範囲第1墳記収の製)b方)人。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE2/60137A BE897139A (nl) | 1983-06-27 | 1983-06-27 | Proces voor het maken van een halfgeleider-inrichting en inrichting hierdoor verkregen |
BE260137 | 1983-06-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6042869A true JPS6042869A (ja) | 1985-03-07 |
JPH0646658B2 JPH0646658B2 (ja) | 1994-06-15 |
Family
ID=3865640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59131194A Expired - Lifetime JPH0646658B2 (ja) | 1983-06-27 | 1984-06-27 | 半導体装置の製造方法 |
Country Status (19)
Country | Link |
---|---|
US (1) | US4626293A (ja) |
EP (1) | EP0133204B1 (ja) |
JP (1) | JPH0646658B2 (ja) |
KR (1) | KR850000786A (ja) |
AT (1) | ATE29625T1 (ja) |
AU (1) | AU570692B2 (ja) |
BE (1) | BE897139A (ja) |
BR (1) | BR8402888A (ja) |
CA (1) | CA1223975A (ja) |
DD (1) | DD223018A5 (ja) |
DE (1) | DE3466132D1 (ja) |
ES (1) | ES8604369A1 (ja) |
HU (1) | HUT37690A (ja) |
PH (1) | PH20860A (ja) |
PT (1) | PT78788B (ja) |
RO (1) | RO91547B (ja) |
TR (1) | TR21961A (ja) |
YU (1) | YU111284A (ja) |
ZA (1) | ZA844513B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5931336A (en) * | 1996-05-31 | 1999-08-03 | Nissan Motor Co., Ltd. | Receptacle |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1987004548A1 (en) * | 1986-01-22 | 1987-07-30 | Hughes Aircraft Company | Optical analog data processing systems for handling bipolar and complex data |
JPH0812918B2 (ja) * | 1986-03-28 | 1996-02-07 | 株式会社東芝 | 半導体装置の製造方法 |
JP2604777B2 (ja) * | 1988-01-18 | 1997-04-30 | 松下電工株式会社 | 二重拡散型電界効果半導体装置の製法 |
CH677558A5 (en) * | 1988-11-28 | 1991-05-31 | Asea Brown Boveri | Deep PN junction mfr. for power thyristor - has oxide layer applied to surface of substrate during diffusion process for doping material |
US5668026A (en) * | 1996-03-06 | 1997-09-16 | Megamos Corporation | DMOS fabrication process implemented with reduced number of masks |
JP3111947B2 (ja) * | 1997-10-28 | 2000-11-27 | 日本電気株式会社 | 半導体装置、その製造方法 |
JP3487844B1 (ja) * | 2002-06-14 | 2004-01-19 | 沖電気工業株式会社 | Ldmos型半導体装置の製造方法 |
US8821141B2 (en) | 2011-06-23 | 2014-09-02 | Wright Flow Technologies Limited | Positive displacement rotary pumps with improved cooling |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52143759A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Impurity diffusion method for semiconductor wafers |
JPS5533037A (en) * | 1978-08-28 | 1980-03-08 | Nec Corp | Manufacture of semiconductor device |
JPS5556663A (en) * | 1978-10-23 | 1980-04-25 | Nec Corp | Insulating-gate type field-effect transistor |
JPS57170570A (en) * | 1981-04-15 | 1982-10-20 | Toshiba Corp | Field effect transistor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3919008A (en) * | 1970-12-02 | 1975-11-11 | Hitachi Ltd | Method of manufacturing MOS type semiconductor devices |
US3895390A (en) * | 1972-11-24 | 1975-07-15 | Signetics Corp | Metal oxide semiconductor structure and method using ion implantation |
US3996655A (en) * | 1973-12-14 | 1976-12-14 | Texas Instruments Incorporated | Processes of forming insulated gate field effect transistors with channel lengths of one micron in integrated circuits with component isolated and product |
US3909320A (en) * | 1973-12-26 | 1975-09-30 | Signetics Corp | Method for forming MOS structure using double diffusion |
US4038107B1 (en) * | 1975-12-03 | 1995-04-18 | Samsung Semiconductor Tele | Method for making transistor structures |
US4179312A (en) * | 1977-12-08 | 1979-12-18 | International Business Machines Corporation | Formation of epitaxial layers doped with conductivity-determining impurities by ion deposition |
DE2802838A1 (de) * | 1978-01-23 | 1979-08-16 | Siemens Ag | Mis-feldeffekttransistor mit kurzer kanallaenge |
US4199774A (en) * | 1978-09-18 | 1980-04-22 | The Board Of Trustees Of The Leland Stanford Junior University | Monolithic semiconductor switching device |
DE2947350A1 (de) * | 1979-11-23 | 1981-05-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von mnos-speichertransistoren mit sehr kurzer kanallaenge in silizium-gate-technologie |
US4344081A (en) * | 1980-04-14 | 1982-08-10 | Supertex, Inc. | Combined DMOS and a vertical bipolar transistor device and fabrication method therefor |
GB2100507A (en) * | 1981-06-17 | 1982-12-22 | Philips Electronic Associated | Method of making a vertical igfet |
JPH0635272B2 (ja) * | 1988-04-04 | 1994-05-11 | 日産車体株式会社 | ステアリング支持装置 |
GB9120299D0 (en) * | 1991-09-24 | 1991-11-06 | Latchways Ltd | Load attachment system, and parts fittings therefor |
-
1983
- 1983-06-27 BE BE2/60137A patent/BE897139A/nl not_active IP Right Cessation
-
1984
- 1984-06-08 HU HU842231A patent/HUT37690A/hu unknown
- 1984-06-12 EP EP84106690A patent/EP0133204B1/de not_active Expired
- 1984-06-12 DE DE8484106690T patent/DE3466132D1/de not_active Expired
- 1984-06-12 AT AT84106690T patent/ATE29625T1/de not_active IP Right Cessation
- 1984-06-13 BR BR8402888A patent/BR8402888A/pt unknown
- 1984-06-14 ZA ZA844513A patent/ZA844513B/xx unknown
- 1984-06-20 CA CA000456985A patent/CA1223975A/en not_active Expired
- 1984-06-25 PT PT78788A patent/PT78788B/pt unknown
- 1984-06-25 AU AU29828/84A patent/AU570692B2/en not_active Ceased
- 1984-06-26 DD DD84264524A patent/DD223018A5/de unknown
- 1984-06-26 RO RO115007A patent/RO91547B/ro unknown
- 1984-06-26 PH PH30889A patent/PH20860A/en unknown
- 1984-06-26 TR TR21961A patent/TR21961A/xx unknown
- 1984-06-26 YU YU01112/84A patent/YU111284A/xx unknown
- 1984-06-27 US US06/625,723 patent/US4626293A/en not_active Expired - Lifetime
- 1984-06-27 KR KR1019840003649A patent/KR850000786A/ko not_active Application Discontinuation
- 1984-06-27 ES ES533752A patent/ES8604369A1/es not_active Expired
- 1984-06-27 JP JP59131194A patent/JPH0646658B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52143759A (en) * | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Impurity diffusion method for semiconductor wafers |
JPS5533037A (en) * | 1978-08-28 | 1980-03-08 | Nec Corp | Manufacture of semiconductor device |
JPS5556663A (en) * | 1978-10-23 | 1980-04-25 | Nec Corp | Insulating-gate type field-effect transistor |
JPS57170570A (en) * | 1981-04-15 | 1982-10-20 | Toshiba Corp | Field effect transistor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5931336A (en) * | 1996-05-31 | 1999-08-03 | Nissan Motor Co., Ltd. | Receptacle |
Also Published As
Publication number | Publication date |
---|---|
DD223018A5 (de) | 1985-05-29 |
ES533752A0 (es) | 1985-12-01 |
AU2982884A (en) | 1985-01-03 |
ATE29625T1 (de) | 1987-09-15 |
CA1223975A (en) | 1987-07-07 |
US4626293A (en) | 1986-12-02 |
YU111284A (en) | 1988-02-29 |
RO91547A (ro) | 1987-04-30 |
PT78788B (en) | 1986-07-11 |
DE3466132D1 (en) | 1987-10-15 |
HUT37690A (en) | 1986-01-23 |
JPH0646658B2 (ja) | 1994-06-15 |
EP0133204B1 (de) | 1987-09-09 |
ES8604369A1 (es) | 1985-12-01 |
ZA844513B (en) | 1985-02-27 |
PT78788A (en) | 1984-07-01 |
PH20860A (en) | 1987-05-19 |
RO91547B (ro) | 1987-05-01 |
BR8402888A (pt) | 1985-05-21 |
TR21961A (tr) | 1985-12-10 |
AU570692B2 (en) | 1988-03-24 |
BE897139A (nl) | 1983-12-27 |
EP0133204A1 (de) | 1985-02-20 |
KR850000786A (ko) | 1985-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4063967A (en) | Method of producing a doped zone of one conductivity type in a semiconductor body utilizing an ion-implanted polycrystalline dopant source | |
US3607449A (en) | Method of forming a junction by ion implantation | |
DE2654482A1 (de) | Verfahren zum herstellen eines halbleiterbauelementes | |
JPS6042869A (ja) | 半導体装置の製造方法 | |
WO1996026536A1 (en) | Semiconductor apparatus with crystal defects and process for its fabrication | |
US3789503A (en) | Insulated gate type field effect device and method of making the same | |
JPH0235460B2 (ja) | ||
JPH039571A (ja) | 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置 | |
KR960005943A (ko) | 반도체 소자의 격리방법 | |
JPS61252645A (ja) | 半導体装置の製造方法 | |
JPS6327063A (ja) | 半導体装置の製造方法 | |
JPH0361335B2 (ja) | ||
KR100217899B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
JPS60198813A (ja) | 半導体への不純物拡散法 | |
JPS60106125A (ja) | 半導体装置の製造方法 | |
KR960015492B1 (ko) | 반도체 소자의 텅스텐 폴리사이드 제조방법 | |
JPS61284961A (ja) | 半導体装置 | |
JPH02159023A (ja) | 半導体装置の製造方法 | |
JPS61198746A (ja) | 半導体装置の製造方法 | |
JPH0256960A (ja) | Mos型半導体記憶装置の製造方法 | |
JPS6185851A (ja) | 半導体装置 | |
JPH02191357A (ja) | 埋込み酸化膜の形成方法 | |
JPS5821325A (ja) | 半導体装置の製造方法 | |
KR20050066821A (ko) | 섀도우 이펙트를 이용한 반도체 소자의 제조 방법 | |
JPH01192131A (ja) | 半導体装置の製造方法 |